JPH0585091A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0585091A JPH0585091A JP3276825A JP27682591A JPH0585091A JP H0585091 A JPH0585091 A JP H0585091A JP 3276825 A JP3276825 A JP 3276825A JP 27682591 A JP27682591 A JP 27682591A JP H0585091 A JPH0585091 A JP H0585091A
- Authority
- JP
- Japan
- Prior art keywords
- card
- chip
- shield
- integrated circuit
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【構成】 メモリ２、アドレスカウンタ３、発振器４等
からなる半導体集積回路チップ１の表面に、パッド部６
も含めて、静電シールド材となる導電材よりなるシール
ドリング５を被着することによって、半導体集積回路内
部でシールドを行うことになる。 【効果】 上記半導体集積回路チップを内部に有する半
導体装置を、例えばＩＣカードに適用することによっ
て、静電気の動的変化を含む強電界や放電などによる誘
導電流が引き起こす障害を除去できる。
からなる半導体集積回路チップ１の表面に、パッド部６
も含めて、静電シールド材となる導電材よりなるシール
ドリング５を被着することによって、半導体集積回路内
部でシールドを行うことになる。 【効果】 上記半導体集積回路チップを内部に有する半
導体装置を、例えばＩＣカードに適用することによっ
て、静電気の動的変化を含む強電界や放電などによる誘
導電流が引き起こす障害を除去できる。
Description
【０００１】
【産業上の利用分野】本発明は、例えばＩＣカード等に
適用される半導体装置に関する。
適用される半導体装置に関する。
【０００２】
【従来の技術】近年、カード状構造体の内部にＩＣいわ
ゆる半導体集積回路を内蔵しているＩＣカードが注目さ
れている。上記ＩＣカードは、種々の用途に用いられる
が、例えばタグ（付け札）状に形成して物流システムに
おける物品の認識のために用いたり、カード状に形成し
て（個人認識票）としてゲート等の入退出管理等のセキ
ュリティシステムにおけるチェック等のために使用され
ている。ＩＣカードのうち、マイクロ波による非接触Ｉ
Ｃカードいわゆるマイクロ波カードには、反射型または
能動型のものがある。上記反射型のＩＣカードは、本体
に電波反射用のアンテナを設けて認識装置から送信され
た電波をアンテナで反射させて認識装置に送り返すよう
にしたものである。また、能動型のＩＣカードは認識装
置からの電波を受信してその電波に呼応した認識用のデ
ータ信号の発生及び送信を各回路で行い認識装置に送り
返すようにしたものである。
ゆる半導体集積回路を内蔵しているＩＣカードが注目さ
れている。上記ＩＣカードは、種々の用途に用いられる
が、例えばタグ（付け札）状に形成して物流システムに
おける物品の認識のために用いたり、カード状に形成し
て（個人認識票）としてゲート等の入退出管理等のセキ
ュリティシステムにおけるチェック等のために使用され
ている。ＩＣカードのうち、マイクロ波による非接触Ｉ
Ｃカードいわゆるマイクロ波カードには、反射型または
能動型のものがある。上記反射型のＩＣカードは、本体
に電波反射用のアンテナを設けて認識装置から送信され
た電波をアンテナで反射させて認識装置に送り返すよう
にしたものである。また、能動型のＩＣカードは認識装
置からの電波を受信してその電波に呼応した認識用のデ
ータ信号の発生及び送信を各回路で行い認識装置に送り
返すようにしたものである。
【０００３】上記反射型のＩＣカードとして、本出願人
は、先に特開平１−１８２７２号の明細書及び図面にお
いて、マイクロ波による非接触ＩＣカードいわゆるマイ
クロ波カードを提案した。この提案における概略構成
は、例えば入射する2.45〔GHz〕のマイクロ波を反射さ
せるアンテナと、送信データの発生回路と、上記送信デ
ータに対応させて上記アンテナのインピーダンスを変化
させるインピーダンス変化回路と、電池とを具備してな
り、アンテナの反射特性がアンテナのインピーダンスの
変化に応じて変わるのを利用してデータを送信すること
を特徴としている。この構成をとることによってＩＣカ
ードは、極めて薄型にすることができる。ここで、上記
送信データの発生回路と上記インーダンス変化回路と
は、いわゆる識別コード発生器として、発振器、アドレ
スカウンタ、メモリ、ＦＥＴトランジスタが一体的に組
み込まれた半導体集積回路（ＩＣ）で構成されている。
は、先に特開平１−１８２７２号の明細書及び図面にお
いて、マイクロ波による非接触ＩＣカードいわゆるマイ
クロ波カードを提案した。この提案における概略構成
は、例えば入射する2.45〔GHz〕のマイクロ波を反射さ
せるアンテナと、送信データの発生回路と、上記送信デ
ータに対応させて上記アンテナのインピーダンスを変化
させるインピーダンス変化回路と、電池とを具備してな
り、アンテナの反射特性がアンテナのインピーダンスの
変化に応じて変わるのを利用してデータを送信すること
を特徴としている。この構成をとることによってＩＣカ
ードは、極めて薄型にすることができる。ここで、上記
送信データの発生回路と上記インーダンス変化回路と
は、いわゆる識別コード発生器として、発振器、アドレ
スカウンタ、メモリ、ＦＥＴトランジスタが一体的に組
み込まれた半導体集積回路（ＩＣ）で構成されている。
【０００４】
【発明が解決しようとする課題】ところで、一般的にＩ
Ｃにおいては、入出力端子の保護は、ダイオードや基板
を含めたトランジスタ構造によって保護しているが、静
電気の動的変化も含む強電界や放電などによる誘導電流
が近接して与える障害を防ぐ手段をＩＣ内でおこなって
いなかった。また、一部のＣＭＯＳ（Complementary MO
S)は、キャリア濃度が低く（抵抗値大）、強電界等によ
る衝撃の後、チャージアップしやすく回路動作が暫く停
止するいわゆる眠り込み現象が起こりやすい。
Ｃにおいては、入出力端子の保護は、ダイオードや基板
を含めたトランジスタ構造によって保護しているが、静
電気の動的変化も含む強電界や放電などによる誘導電流
が近接して与える障害を防ぐ手段をＩＣ内でおこなって
いなかった。また、一部のＣＭＯＳ（Complementary MO
S)は、キャリア濃度が低く（抵抗値大）、強電界等によ
る衝撃の後、チャージアップしやすく回路動作が暫く停
止するいわゆる眠り込み現象が起こりやすい。
【０００５】また、例えばカード構造体内部にＩＣを有
してなる上記ＩＣカードのうち、マイクロ波カードにお
いては、ＩＣをガラスエポキシ基板上にボンディングさ
せ約１mm程度の薄型構造にしてあり、オキサイドラプチ
ャーという物理的損傷を与える２〜３kv/mm を１桁越え
る電界が容易にかかる。これに対して、カード構造体に
シールド構造を施すなどの手段を用いても約10kv/mm 程
度の電界に耐えられるぐらいにしかならない。これは、
一般の環境における静電気量が、乾燥した空気( 湿度50
% 以下) 中にある電子機器に帯電した人体( 静電容量10
0 〜300pF)から静電気が放電した場合、一般に、その静
電気帯電電圧が、絨毯を歩く人で12kv、ビニル・タイル
の床を歩く人で4kv に達し、上記の場合の静電帯電電圧
の最大値が13〜39kvに達することから考慮すると問題と
なる。
してなる上記ＩＣカードのうち、マイクロ波カードにお
いては、ＩＣをガラスエポキシ基板上にボンディングさ
せ約１mm程度の薄型構造にしてあり、オキサイドラプチ
ャーという物理的損傷を与える２〜３kv/mm を１桁越え
る電界が容易にかかる。これに対して、カード構造体に
シールド構造を施すなどの手段を用いても約10kv/mm 程
度の電界に耐えられるぐらいにしかならない。これは、
一般の環境における静電気量が、乾燥した空気( 湿度50
% 以下) 中にある電子機器に帯電した人体( 静電容量10
0 〜300pF)から静電気が放電した場合、一般に、その静
電気帯電電圧が、絨毯を歩く人で12kv、ビニル・タイル
の床を歩く人で4kv に達し、上記の場合の静電帯電電圧
の最大値が13〜39kvに達することから考慮すると問題と
なる。
【０００６】そこで本発明は、上述の問題点に鑑み、動
的変化も含む静電気あるいは誘導電流によるメモリの消
失変化、回路誤動作及び素子破壊を防ぐ半導体装置の提
供を目的とする。
的変化も含む静電気あるいは誘導電流によるメモリの消
失変化、回路誤動作及び素子破壊を防ぐ半導体装置の提
供を目的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
は、半導体集積回路チップを内部に有する半導体装置に
おいて、上記半導体集積回路チップ表面の周辺にリング
状の静電シールド材となる導電材を被着形成してなり上
述の課題を解決する。
は、半導体集積回路チップを内部に有する半導体装置に
おいて、上記半導体集積回路チップ表面の周辺にリング
状の静電シールド材となる導電材を被着形成してなり上
述の課題を解決する。
【０００８】
【作用】本発明に係る半導体装置は、内部に有する半導
体集積回路チップの表面の周辺に静電シールド材となる
導電材を被着することによって、半導体集積回路内部で
シールドを行うことになり、静電気の動的変化を含む強
電界や放電などによる誘導電流が引き起こす障害等を除
去する。
体集積回路チップの表面の周辺に静電シールド材となる
導電材を被着することによって、半導体集積回路内部で
シールドを行うことになり、静電気の動的変化を含む強
電界や放電などによる誘導電流が引き起こす障害等を除
去する。
【０００９】
【実施例】以下、本発明に係る半導体装置の具体的な実
施例を説明する。現在、例えばＩＣカードの静電耐圧を
向上させるために、従来ガラスエポキシ基板のパターン
のない部分に配設していたＩＣを電源電圧ＶDDにつなが
るパターン上にのせ、基板（サブストレート）との間を
導通性接着剤で導通させようと試みられている。これに
対し本発明は、ＩＣチップ表面側でも周囲に直接リング
状のシールド材となる導電材を被着させ動的電界変化や
誘導電流による電位差の発生を押さえ、チップ表裏の導
通もとり上記眠り込みによるチャージも逃そうとするも
のである。
施例を説明する。現在、例えばＩＣカードの静電耐圧を
向上させるために、従来ガラスエポキシ基板のパターン
のない部分に配設していたＩＣを電源電圧ＶDDにつなが
るパターン上にのせ、基板（サブストレート）との間を
導通性接着剤で導通させようと試みられている。これに
対し本発明は、ＩＣチップ表面側でも周囲に直接リング
状のシールド材となる導電材を被着させ動的電界変化や
誘導電流による電位差の発生を押さえ、チップ表裏の導
通もとり上記眠り込みによるチャージも逃そうとするも
のである。
【００１０】図１は、例えば上記ＩＣカードに適用され
る半導体装置のパッケージ内部に収納された半導体集積
回路チップの構成を示す図である。図１において、半導
体集積回路チップ（ＩＣチップ）１は、メモリ２、アド
レスカウンタ３、発振器４及び図示しないＦＥＴトラン
ジスタ等で構成される。ここで、静電シールド材となる
導電材よりなるシールドリング５を、発振器４の周波数
を決めるＣＲ（図示せず）はもちろんパッド部６まで含
む全回路の外側に一周させる。これは、図２に示すよう
に、ＩＣチップ１の多くのポイントでＮ- のサブストレ
ート７内にＮ+ のウエル８で導通をとり、上記ＩＣチッ
プを等電位化し、かつショートリングとしての効果をあ
げようとするものである。
る半導体装置のパッケージ内部に収納された半導体集積
回路チップの構成を示す図である。図１において、半導
体集積回路チップ（ＩＣチップ）１は、メモリ２、アド
レスカウンタ３、発振器４及び図示しないＦＥＴトラン
ジスタ等で構成される。ここで、静電シールド材となる
導電材よりなるシールドリング５を、発振器４の周波数
を決めるＣＲ（図示せず）はもちろんパッド部６まで含
む全回路の外側に一周させる。これは、図２に示すよう
に、ＩＣチップ１の多くのポイントでＮ- のサブストレ
ート７内にＮ+ のウエル８で導通をとり、上記ＩＣチッ
プを等電位化し、かつショートリングとしての効果をあ
げようとするものである。
【００１１】この図２は、パッド部６を含めた全回路の
外側をシールドリング５で囲み、チップ内部でシールド
をとったＣＭＯＳの構造を示している。上記ＣＭＯＳ
は、Ｎチャンネル（電流通路）ＭＯＳトランジスタとＰ
チャンネル（電流通路）ＭＯＳトランジスタが直列に接
続されたものである。上記静電シールド材となる導電材
よりなるシールドリング５を上記ＩＣチップ１内部に配
設する場合、その外部回路の接地（グランド）や電源イ
ンピーダンスによってパッド部６の電源電圧端子ＶDD、
電源電圧端子ＶSSのどちらに接続した方が有利であるか
が決定される。図１に示されたＩＣチップ１は、パッド
部６の電源電圧端子ＶDDにシールドリング５が接続され
ている。
外側をシールドリング５で囲み、チップ内部でシールド
をとったＣＭＯＳの構造を示している。上記ＣＭＯＳ
は、Ｎチャンネル（電流通路）ＭＯＳトランジスタとＰ
チャンネル（電流通路）ＭＯＳトランジスタが直列に接
続されたものである。上記静電シールド材となる導電材
よりなるシールドリング５を上記ＩＣチップ１内部に配
設する場合、その外部回路の接地（グランド）や電源イ
ンピーダンスによってパッド部６の電源電圧端子ＶDD、
電源電圧端子ＶSSのどちらに接続した方が有利であるか
が決定される。図１に示されたＩＣチップ１は、パッド
部６の電源電圧端子ＶDDにシールドリング５が接続され
ている。
【００１２】ここで、もしシールドリング５をパッド部
６の電源電圧端子ＶSSに接続する場合には、図２に破線
で示したシールドリング部５を主とした部分９を、図３
に示すような部分１０に置き換えればよい。この図３に
おいて、シールドリング５は、図２におけパッド部６の
電源電圧端子ＶSSに接続される。このとき、Ｐ+ のウエ
ル１１を下に敷くとサブストレートを電源電圧端子ＶDD
と同じ電位にした場合、サブストレートのＮ- 中に生じ
た電子ｅは電界をかけられることになり速く減退する効
果がある。また、シールドリング５とサブストレート５
に逆電圧をかけることにより空乏層１２をリング状に発
生させてもよい。すなわち、ＩＣ内に何らかの原因で発
生した電荷ｅを早期に吸収、減退させることができる。
６の電源電圧端子ＶSSに接続する場合には、図２に破線
で示したシールドリング部５を主とした部分９を、図３
に示すような部分１０に置き換えればよい。この図３に
おいて、シールドリング５は、図２におけパッド部６の
電源電圧端子ＶSSに接続される。このとき、Ｐ+ のウエ
ル１１を下に敷くとサブストレートを電源電圧端子ＶDD
と同じ電位にした場合、サブストレートのＮ- 中に生じ
た電子ｅは電界をかけられることになり速く減退する効
果がある。また、シールドリング５とサブストレート５
に逆電圧をかけることにより空乏層１２をリング状に発
生させてもよい。すなわち、ＩＣ内に何らかの原因で発
生した電荷ｅを早期に吸収、減退させることができる。
【００１３】以上、シールドリング５をパッド６の電源
電圧端子ＶDD、ＶSSのどちらに接続しても、本発明に係
る半導体装置に適用されるＩＣチップ１は、表面の周囲
がパッド部６の外側までシールドリング５によって囲ま
れるため、ＩＣチップ１の表面全体に渡って等電位化と
誘導による電流のショートが可能となる。
電圧端子ＶDD、ＶSSのどちらに接続しても、本発明に係
る半導体装置に適用されるＩＣチップ１は、表面の周囲
がパッド部６の外側までシールドリング５によって囲ま
れるため、ＩＣチップ１の表面全体に渡って等電位化と
誘導による電流のショートが可能となる。
【００１４】なお、本発明に係る半導体装置は、上述し
たような構成のＩＣチップを用いるだけでなく、例えば
図４に示すような、現在ＣＭＯＳ等においてポリシリコ
ン膜を介して多層配線が行われている技術を応用すれば
チップ表面で外部への引き出しを必要とするパット部１
６を一部除かせてそれ以外は全てシールド１５で覆って
しまう構成にしてもよい。これは、静電気障害に対する
さらに強力な保護となる上に、遮光作用により通常パッ
ケージの薄型化にもつながる。さらには、２層、３層構
造の伝送路（ストリップライントリプレット）１７とな
り、ＩＣカードに適用する場合、マイクロ波のアンテナ
を直接ＣＭＯＳに導き開閉するＳＰカードタイプの場合
の整合にも役立つと思われる。
たような構成のＩＣチップを用いるだけでなく、例えば
図４に示すような、現在ＣＭＯＳ等においてポリシリコ
ン膜を介して多層配線が行われている技術を応用すれば
チップ表面で外部への引き出しを必要とするパット部１
６を一部除かせてそれ以外は全てシールド１５で覆って
しまう構成にしてもよい。これは、静電気障害に対する
さらに強力な保護となる上に、遮光作用により通常パッ
ケージの薄型化にもつながる。さらには、２層、３層構
造の伝送路（ストリップライントリプレット）１７とな
り、ＩＣカードに適用する場合、マイクロ波のアンテナ
を直接ＣＭＯＳに導き開閉するＳＰカードタイプの場合
の整合にも役立つと思われる。
【００１５】次に、上記第１図に示したＩＣチップを内
部に有する半導体装置が適用され、配設されるＩＣカー
ドの具体例を図５を参照して説明する。図５は、ＩＣカ
ードのカード全体の構成を示している。図５において、
ＩＣ素子３０は、ＩＣカード基板２２上の所定位置に配
設され、ペーパーバッテリ２８の電源電圧端子に接続さ
れる。ＩＣカード基板２２は、シート材を枠状に打ち抜
いて形成された枠体２３の枠内に収納される。これに対
してシート部材２４はＩＣカード基板２２の部品搭載す
る上面から感熱型の接着材で接着される。次に、ＩＣカ
ード基板２２の部品搭載面の反対側すなわち基板の裏側
にあるシート部材２５は、上記ＩＣカード２１の使用上
の注意書等の印刷が下面に施され、感熱型の接着材で接
着される。上記シート部材２４、２５は、静電気障害を
防止するため、高抵抗部材が使用され、また、光による
障害を防ぐため、光遮断材料が塗布されている。
部に有する半導体装置が適用され、配設されるＩＣカー
ドの具体例を図５を参照して説明する。図５は、ＩＣカ
ードのカード全体の構成を示している。図５において、
ＩＣ素子３０は、ＩＣカード基板２２上の所定位置に配
設され、ペーパーバッテリ２８の電源電圧端子に接続さ
れる。ＩＣカード基板２２は、シート材を枠状に打ち抜
いて形成された枠体２３の枠内に収納される。これに対
してシート部材２４はＩＣカード基板２２の部品搭載す
る上面から感熱型の接着材で接着される。次に、ＩＣカ
ード基板２２の部品搭載面の反対側すなわち基板の裏側
にあるシート部材２５は、上記ＩＣカード２１の使用上
の注意書等の印刷が下面に施され、感熱型の接着材で接
着される。上記シート部材２４、２５は、静電気障害を
防止するため、高抵抗部材が使用され、また、光による
障害を防ぐため、光遮断材料が塗布されている。
【００１６】図６は、ＩＣカード２１の内部に位置する
ＩＣカード基板２２を示している。ＩＣカード基板２２
は、厚さ0.1mm の配線基板２６と厚さ0.35mmの補強板２
７を積層して形成される。配線基板２６は、上面にアン
テナパターン２７ａ等が形成される。ペーパーバッテリ
２８接続用の電極には、正負電極２８ａ、２８ｂがレー
ザ溶接され、ペーパーバッテリ２８は、ペーパーバッテ
リ収納用の角孔２７ｂに収納される。
ＩＣカード基板２２を示している。ＩＣカード基板２２
は、厚さ0.1mm の配線基板２６と厚さ0.35mmの補強板２
７を積層して形成される。配線基板２６は、上面にアン
テナパターン２７ａ等が形成される。ペーパーバッテリ
２８接続用の電極には、正負電極２８ａ、２８ｂがレー
ザ溶接され、ペーパーバッテリ２８は、ペーパーバッテ
リ収納用の角孔２７ｂに収納される。
【００１７】上述したＩＣカード２１は、カードを形成
する構造体自体にシールド効果を施すことで、ある程度
の静電気障害を防ぎ、さらにＩＣカード基板２２上の所
定位置に配設されるＩＣ素子３０内のＩＣチップ（上記
図１のＩＣチップ１）の表面にもシールドリング５を配
設することによって日常生活で起こる静電気障害に耐え
られる構造となる。
する構造体自体にシールド効果を施すことで、ある程度
の静電気障害を防ぎ、さらにＩＣカード基板２２上の所
定位置に配設されるＩＣ素子３０内のＩＣチップ（上記
図１のＩＣチップ１）の表面にもシールドリング５を配
設することによって日常生活で起こる静電気障害に耐え
られる構造となる。
【００１８】図７は、上記ＩＣカードとして、上記シー
ルドリング５を電源電圧ＶDD側に接続したＣＭＯＳのＩ
Ｃを適用した場合の回路図である。図７において、シー
ルドリング５は、電源電圧ＶDDに接続されている。ま
た、出力端子ＶOUT は、ＩＣカードのアンテナ３１に接
続されている。
ルドリング５を電源電圧ＶDD側に接続したＣＭＯＳのＩ
Ｃを適用した場合の回路図である。図７において、シー
ルドリング５は、電源電圧ＶDDに接続されている。ま
た、出力端子ＶOUT は、ＩＣカードのアンテナ３１に接
続されている。
【００１９】なお、現在、約１０ｋｖ／mm程度の耐静電
圧特性を有するＩＣカードの具体例としては、図８に示
すような構成をとるものがある。図８において、ＩＣカ
ード基板４２上には、アンテナ４３、ペーパーバッテリ
４４、及びＩＣを覆うパターン形状、例えばシリコン樹
脂４５が配設される。ここで、帯電防止されたシールド
用のフィルム片４６が、ＩＣを配置している領域を含む
局所的な部分すなわち少なくともＩＣを覆うパターン形
状、例えばシリコン樹脂４５を含む形状に切り取られた
フィルム片を表側から裏側に回り込ませ、さらにシール
ドの一部をペーパーバッテリ４４のパターンに接触させ
ている。すなわち、それ自体としては、シールドされて
いないＩＣを、図８に示す４５の位置にのせ、例えばワ
イヤーボンドしているＩＣカードにおいて、静電気のチ
ャージや外部での放電でデータ変化や誤動作が起きない
ようにシールド部４６をペーパーバッテリ部４４へまた
がせ、約１０ｋｖ／mm程度の耐静電圧特性を持たせてい
る。
圧特性を有するＩＣカードの具体例としては、図８に示
すような構成をとるものがある。図８において、ＩＣカ
ード基板４２上には、アンテナ４３、ペーパーバッテリ
４４、及びＩＣを覆うパターン形状、例えばシリコン樹
脂４５が配設される。ここで、帯電防止されたシールド
用のフィルム片４６が、ＩＣを配置している領域を含む
局所的な部分すなわち少なくともＩＣを覆うパターン形
状、例えばシリコン樹脂４５を含む形状に切り取られた
フィルム片を表側から裏側に回り込ませ、さらにシール
ドの一部をペーパーバッテリ４４のパターンに接触させ
ている。すなわち、それ自体としては、シールドされて
いないＩＣを、図８に示す４５の位置にのせ、例えばワ
イヤーボンドしているＩＣカードにおいて、静電気のチ
ャージや外部での放電でデータ変化や誤動作が起きない
ようにシールド部４６をペーパーバッテリ部４４へまた
がせ、約１０ｋｖ／mm程度の耐静電圧特性を持たせてい
る。
【００２０】なお、本発明に係る半導体装置は、上記Ｉ
Ｃカードにのみ適用が限定されるものではなく、半導体
装置を必要とする多くの機器についても適用される。
Ｃカードにのみ適用が限定されるものではなく、半導体
装置を必要とする多くの機器についても適用される。
【００２１】
【発明の効果】本発明に係る半導体装置は、表面の周辺
にリング状の静電シールド材となる導電材を被着形成さ
れた半導体集積回路（ＩＣ）チップを内部に有する構成
とすることによって、ＩＣ自体の静電耐圧を向上させデ
ータ変化、誤動作、物理破壊等の静電障害を防ぎ、チャ
ージアップによる動作停止時間いわゆる眠り込み時間を
短縮し、電磁妨害を抑え、特にＩＣが化合物半導体であ
るときは、防湿性にすぐれる。また、ＩＣカードに上記
ＩＣを配設した場合は、厚さ約１mmの薄型であっても、
静電耐圧が大幅に向上される。
にリング状の静電シールド材となる導電材を被着形成さ
れた半導体集積回路（ＩＣ）チップを内部に有する構成
とすることによって、ＩＣ自体の静電耐圧を向上させデ
ータ変化、誤動作、物理破壊等の静電障害を防ぎ、チャ
ージアップによる動作停止時間いわゆる眠り込み時間を
短縮し、電磁妨害を抑え、特にＩＣが化合物半導体であ
るときは、防湿性にすぐれる。また、ＩＣカードに上記
ＩＣを配設した場合は、厚さ約１mmの薄型であっても、
静電耐圧が大幅に向上される。
【図１】本発明に係る半導体装置に配設されるＩＣチッ
プの構成図である。
プの構成図である。
【図２】図１に示されたＩＣチップの一方の構造図であ
る。
る。
【図３】図１に示されたＩＣチップの他方の構造図であ
る。
る。
【図４】本発明に係る半導体装置に配設されるＩＣチッ
プの他の実施例の構造図である。
プの他の実施例の構造図である。
【図５】本発明に係る半導体装置を適用したＩＣカード
の構成図である。
の構成図である。
【図６】図５に示されたＩＣカードの要部の構成図であ
る。
る。
【図７】図５に示されたＩＣカードの回路図である。
【図８】シールドをとったＩＣカードの他の例である。
１・・・・・ＩＣチップ ２・・・・・メモリ ３・・・・・アドレスカウンタ ４・・・・・発振器 ５・・・・・シールドリング ６・・・・・パッド部
Claims (1)
- 【請求項１】 半導体集積回路チップを内部に有する半
導体装置において、上記半導体集積回路チップ表面の周
辺にリング状の静電シールド材となる導電材を被着形成
してなる半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276825A JPH0585091A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276825A JPH0585091A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0585091A true JPH0585091A (ja) | 1993-04-06 |
Family
ID=17574929
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3276825A Withdrawn JPH0585091A (ja) | 1991-09-27 | 1991-09-27 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0585091A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354661A (ja) * | 2004-05-11 | 2005-12-22 | Nec Corp | 非接触通信装置の電子回路保護構造、方法及び折り畳み携帯電話機 |
-
1991
- 1991-09-27 JP JP3276825A patent/JPH0585091A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005354661A (ja) * | 2004-05-11 | 2005-12-22 | Nec Corp | 非接触通信装置の電子回路保護構造、方法及び折り畳み携帯電話機 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0634152Y2 (ja) | 多機能カード | |
| US5360941A (en) | Magnetically permeable electrostatic shield | |
| US7106201B2 (en) | Communication devices, remote intelligent communication devices, electronic communication devices, methods of forming remote intelligent communication devices and methods of forming a radio frequency identification device | |
| US6825754B1 (en) | Radio frequency identification device for increasing tag activation distance and method thereof | |
| JPH0643158B2 (ja) | Ｉｃモジュ−ル付識別カ−ド | |
| EP1008951A1 (en) | Ic card | |
| CA2429997A1 (en) | Rectifying and charge storing element | |
| KR100426232B1 (ko) | 전자 부품 및 상기 전자 부품에 내장된 보호 구조체의 용도 | |
| CN111095178A (zh) | 指纹传感器、指纹识别模组和指纹识别系统 | |
| JP3141389B2 (ja) | 非接触型ｉｃカード | |
| JP4176244B2 (ja) | チップカード | |
| JPH0334658B2 (ja) | ||
| JPH0585092A (ja) | 半導体装置 | |
| JPH0585091A (ja) | 半導体装置 | |
| JP2000299440A (ja) | 電界効果トランジスタ及びそれを用いた集積化電圧発生回路 | |
| JPH0243098A (ja) | 保護スクリーンを有するｉｃカード | |
| CN210155684U (zh) | 指纹传感器、指纹识别模组和指纹识别系统 | |
| JP2543688B2 (ja) | 電子機器 | |
| JPS60161655A (ja) | 半導体装置 | |
| US7332778B2 (en) | Semiconductor device and method of manufacturing same | |
| US6462400B1 (en) | Chip outline band (COB) structure for integrated circuits | |
| JPH09199940A (ja) | 平面アンテナ付き電子回路装置及び製造方法 | |
| CN112132116B (zh) | 一种基于隐藏式激励环的指纹传感器 | |
| WO2008015213A1 (en) | Distributed esd protection | |
| JPH0548760B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19981203 |