JPH0587647U - バス調停回路 - Google Patents
バス調停回路Info
- Publication number
- JPH0587647U JPH0587647U JP2620292U JP2620292U JPH0587647U JP H0587647 U JPH0587647 U JP H0587647U JP 2620292 U JP2620292 U JP 2620292U JP 2620292 U JP2620292 U JP 2620292U JP H0587647 U JPH0587647 U JP H0587647U
- Authority
- JP
- Japan
- Prior art keywords
- bus
- priority
- request
- counter
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bus Control (AREA)
Abstract
(57)【要約】
【目的】 バス調停において、あらかじめ設定された優
先度によりバス調停を行えるとともに複数バス要求があ
った時にそのバス要求数とバス獲得回数に応じてバスを
獲得する優先度を可変に行えるバス調停回路を得る。 【構成】 バス要求数とバス獲得回数をカウントできる
カウンタ2a,2bと、バス調停の優先度を可変にする
バス要求数の基準値をあらかじめ設定するレジスタ3
と、このカウンタ2aとレジスタ3の値を比較する比較
器4と、この比較器4の制御により優先度を判定する優
先度判定回路5を設けた。 【効果】 すべてのバスマスタが必要なデータを転送で
きかつバス負荷の分散が行えるという効果がある。
先度によりバス調停を行えるとともに複数バス要求があ
った時にそのバス要求数とバス獲得回数に応じてバスを
獲得する優先度を可変に行えるバス調停回路を得る。 【構成】 バス要求数とバス獲得回数をカウントできる
カウンタ2a,2bと、バス調停の優先度を可変にする
バス要求数の基準値をあらかじめ設定するレジスタ3
と、このカウンタ2aとレジスタ3の値を比較する比較
器4と、この比較器4の制御により優先度を判定する優
先度判定回路5を設けた。 【効果】 すべてのバスマスタが必要なデータを転送で
きかつバス負荷の分散が行えるという効果がある。
Description
【0001】
この考案は、マイクロプロセッサ等で制御されるシステムバスの制御に関する ものである。
【0002】
図3は従来のバス調停回路を示すブロック図である。図において、6はバスの 制御を獲得し、バス上でのデータ転送を要求するバスマスタ群、7は前記バスマ スタ群6からバス獲得の要求を示すバス要求線、8は前記バス調停回路からバス の使用を許可することを示すバス獲得許可線、11は優先度判定回路、12は従 来のバス調停回路である。
【0003】 次に従来例の動作について説明する。バス獲得の優先度はバスマスタ6aが最 高位とする。従来の優先度判定回路11は図4に8入力の場合を示しているがプ ライオリティエンコーダ13とデコーダ14で構成されている。バス要求が1つ の場合はそのバス要求線に従ってまずプライオリティエンコーダ13にてその要 求番号を示すコードが生成され、続いてそのコードがデコードされるのでバス要 求線7の番号に従ったバス獲得許可線がバスの獲得を許可する信号を出力する。 これにより、バス獲得を要求したバスマスタ6はバスの制御を行い所望のバスに よるデータ転送を行う。一方、同時に複数のバスマスタ6がバス獲得の要求があ るときは、複数のバス要求線7にバス要求を示す信号が出力される。バス調停回 路12では、その複数のバス要求線7を入力し、プライオリティエンコーダ13 により優先度の一番高いバス要求線7に対してその要求番号を示すコードが生成 され、続いてそのコードがデコードされるので優先度の一番高いバス要求線の番 号に従ったバス獲得許可線がバスの獲得を許可する信号を出力する。これにより 、優先度の一番高いバス獲得を要求したバスマスタ6はバスの制御を行い所望の バスによるデータ転送を行う。
【0004】
以上のように、従来のバス調停回路では複数のバスマスタがバス獲得のために バス要求を行った場合、常に優先度の一番高いマスタがバスを獲得する。そのた めに、優先度の低いバスマスタはバスによるデータ転送量が不足したり、規定時 間内にデータ転送を完了できないという課題がある。
【0005】 この考案は、係る課題を解消するためになされたもので、バス優先度の優先順 位をバス獲得の要求数を判別しあらかじめ設定した以上のバス要求がある場合に はバス優先度を可変にし、すべてのバスマスタが必要なデータを転送できかつ規 定時間内にデータ転送を完了できるバス調停を得ることを目的とする。
【0006】
この考案のバス調停回路は、バス優先度を可変にするための基準値を保持でき るレジスタ、バス獲得の要求数を判別するカウンタ、レジスタとカウンタの出力 を比較しその結果を制御信号として出力する比較器、さらに比較器からの制御信 号によりバス要求に対するバス獲得の許可を判定しバス獲得許可信号を出力する 優先度判定回路を備え、すべてのバスマスタが必要なデータを転送できかつ規定 時間内にデータ転送を完了できるバス調停を行えるバス調停回路を提供するもの である。
【0007】
この考案は、バス獲得のための判定回路がバス要求数に応じてバス獲得の優先 度判定を可変に行えるので、すべてのバスマスタが必要なデータを転送でき、か つバス負荷の分散を行うことのできるバス転送が可能になる。
【0008】
実施例1. 図1はこの考案の一実施例を示す図であり、図において1は比較器から出力さ れる制御信号に応じてバス獲得の優先度判定を可変に行う優先度判定回路、2a はバス要求が同時にあるバス要求線の数をカウントする第1のカウンタ、2bは 外部から入力される複数のバス要求線を入力しそれぞれのバス獲得要求回数をカ ウントする第2のカウンタ、3は任意の数値(バス要求線の数)を保持しその数 値を出力するレジスタ、4は第1のカウンタ2aとレジスタ3の出力信号を入力 しその比較を行い制御信号を優先度判定回路1に出力する比較器、5は上記優先 度判定回路1、カウンタ2a,2b、レジスタ3、比較器4で構成されるバス調 停回路である。6〜8は上記従来例と同一または相当部分である。
【0009】 以上のように構成されたこの実施例の動作を説明する。初期状態としてバス獲 得の優先度はバスマスタ6の6a側が最高位とする。バス要求が1つの場合はカ ウンタ2aが1つの要求しかないことを判定し比較器に1を出力する。そして比 較器4はカウンタ2aの出力が1の場合はバス獲得のためのバスマスタ6間では 競合がないので、レジスタ3の値との比較を行わずさらに優先度判定回路1には バス要求線7に応じたバス獲得許可線8を出力するように制御信号を出力する。 この時カウンタ2bはこの許可されたバス獲得の回数をバス獲得許可線ごとにカ ウントする。そして、バス獲得を要求したバスマスタ6はバスの制御を行い所望 のバスによるデータ転送を行う。
【0010】 一方、同時に複数のバスマスタ6がバス獲得の要求があるときは複数のバス要 求線7にバス要求を示す信号が出力される。カウンタ2aはバス要求線の数をカ ウントしその値を比較器4へ出力する。レジスタ3にはバス要求がある数以上同 時に発生したら初期状態のバス優先度によらないバス優先度判定を行わせるかそ の数値をあらかじめ設定しておく。比較器4ではカウンタ2aとレジスタ3に比 較を行い、カウンタ2aの値がレジスタ3の値より大きいときに所定の制御信号 を出力する。優先度判定回路1は比較器4からの制御信号を入力するとカウンタ 2bに保持されているバス獲得回数の比較を行い、その時にバス獲得回数の一番 少ないバスマスタまたは同一回数の場合は初期状態のバス優先度によりバス獲得 許可を出力する。同時に、カウンタ2bはバス獲得されたバス獲得許可線7の獲 得回数を更新する。そして、この時にバス獲得許可の与えられたバスマスタ6は バスの制御を行い所望のバスによるデータ転送を行う。
【0011】 実施例2. 図2はこの考案の他の実施例を示す図であり、図において9は比較器4がカウ ンタ2aとレジスタ3の値が大きいことを示す制御信号を入力しバスマスタ6に バス要求を一時的に禁止するバス要求制限信号を出力するバス負荷制御回路であ る。この実施例でもバス要求が1つの場合は上記の実施例1と同様な動作を行う 。また、同時に複数のバスマスタ6がバス獲得の要求があるときも実施例1と同 様なバス優先度判定を行うと同時に比較器4がカウンタ2aとレジスタ3の値が 大きい場合には大きいことを示す制御信号をバス負荷制御回路9に出力する。そ して、バス負荷制御回路9はバス要求を制限する信号をバスを獲得しているバス マスタ6とバスを要求しているすべてのバスマスタ6に出力する。そして、バス マスタ6がバス要求制限信号を入力するとバスが解放される。これにより、バス 要求が一時的に競合した場合、または1つのバスマスタが複数データを連続して 転送するバースト転送において、1つのバスマスタが連続してバス獲得を行うこ とにより他のバスマスタがデータ転送を行えないという状態を回避でき、バス負 荷の分散が行える。
【0012】 この考案は以上のようなバス調停回路となっているので、バス要求数に応じて バス獲得の優先度判定を可変に行えるので、すべてのバスマスタが必要なデータ を転送でき、かつバス負荷の分散が行える。
【0013】 さて、上記説明ではバスの調停回路について述べたが、バス以外の同様な調停 が必要とされる装置であれば上記実施例と同様な効果が期待できる。
【0014】
以上説明したとおり、この考案のバス調停回路はバス獲得のための判定回路が バス要求数に応じてバス獲得の優先度判定を可変に行えるので、すべてのバスマ スタが必要なデータを転送でき、かつバス負荷の分散が行えるという効果がある 。
【図1】この考案の実施例を示すブロック図である。
【図2】この考案の他の実施例を示すブロック図であ
る。
る。
【図3】従来のバス調停回路を説明するためのブロック
図である。
図である。
【図4】従来のバス調停回路における優先度判定回路を
説明するためのブロック図である。
説明するためのブロック図である。
1 優先度判定回路 2 カウンタ 3 レジスタ 4 比較器 5 バス調停回路 6 バスマスタ 7 バス要求線 8 バス獲得許可線 9 バス負荷制御回路 10 バス要求制限信号 11 優先度判定回路 12 バス調停回路 13 プライオリティエンコーダ 14 デコーダ
Claims (2)
- 【請求項1】 外部から入力される複数のバス要求線を
入力しそのバス要求の数を計数する第1のカウンタと、
バス要求線の数を設定し、バス調停の優先度を可変にす
るためのレジスタと、前記カウンタと前記レジスタの出
力信号の比較を行い、前記レジスタの値よりも前記カウ
ンタの値が大きいとき制御信号を出力する比較器と、前
記比較器からの制御信号と外部から入力される複数のバ
ス要求線を入力し、バス獲得回数の最も少ないバス要求
線に対し、バス獲得の許可を与える優先度判定回路と、
この優先度判定回路の出力を受け、バス獲得の許可され
た数を計数し、その出力を優先度判定回路へフィードバ
ックする第2のカウンタとを備えたことを特徴とするバ
ス調停回路。 - 【請求項2】 比較器から出力される制御信号を入力し
バス要求制限信号をバス要求線に出力するバス負荷制御
回路を備えたことを特徴とする請求項第1項記載のバス
調停回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2620292U JPH0587647U (ja) | 1992-04-22 | 1992-04-22 | バス調停回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2620292U JPH0587647U (ja) | 1992-04-22 | 1992-04-22 | バス調停回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0587647U true JPH0587647U (ja) | 1993-11-26 |
Family
ID=12186889
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2620292U Pending JPH0587647U (ja) | 1992-04-22 | 1992-04-22 | バス調停回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0587647U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006201999A (ja) * | 2005-01-20 | 2006-08-03 | Nec Access Technica Ltd | バスシステム、スレーブ装置、バスシステム制御方法及びプログラム |
-
1992
- 1992-04-22 JP JP2620292U patent/JPH0587647U/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006201999A (ja) * | 2005-01-20 | 2006-08-03 | Nec Access Technica Ltd | バスシステム、スレーブ装置、バスシステム制御方法及びプログラム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5546548A (en) | Arbiter and arbitration process for a dynamic and flexible prioritization | |
| US5862353A (en) | Systems and methods for dynamically controlling a bus | |
| WO1983003910A1 (en) | Method and apparatus for limiting bus utilization | |
| US20030221033A1 (en) | Bus arbiter for integrated circuit systems | |
| US5450591A (en) | Channel selection arbitration | |
| JPH0587647U (ja) | バス調停回路 | |
| JPH03263158A (ja) | 共通バス調停制御方式 | |
| JPH0124657Y2 (ja) | ||
| JP2003006139A (ja) | Dma転送装置 | |
| JP4282297B2 (ja) | バス調停機能を備える装置及び数値制御装置 | |
| KR100605867B1 (ko) | 동적 우선순위 조정기능을 갖는 버스 중재기와 버스 중재방법 | |
| JPH0433065B2 (ja) | ||
| JP2827301B2 (ja) | データ処理システムの階層バス制御装置 | |
| JP2529720B2 (ja) | ダイレクトメモリアクセス装置 | |
| JPH10334042A (ja) | バス調停制御装置及びバス調停制御方法並びにバス調停制御プログラムを記録した記録媒体 | |
| JPH03116351A (ja) | 通信順序決定装置 | |
| JPH05242021A (ja) | バス調停回路 | |
| JPH04322353A (ja) | バス・システム | |
| JPH0227461A (ja) | データ転送制御装置 | |
| JPH0338761A (ja) | バス競合整理方式 | |
| JPH05173950A (ja) | バス獲得制御方式 | |
| JP2737179B2 (ja) | バスシステム | |
| KR940004926B1 (ko) | 버스 리퀘스트 방법 | |
| JPS63104163A (ja) | バス共有システム | |
| KR970049656A (ko) | 주 전산기 시스템에서 공유 버스의 공평한 분배 장치 및 제어 방법 |