JPH0588663A

JPH0588663A - 画像信号入出力装置

Info

Publication number: JPH0588663A
Application number: JP3249334A
Authority: JP
Inventors: Norifumi Ito; 憲文伊藤
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1991-09-27
Filing date: 1991-09-27
Publication date: 1993-04-09

Abstract

(57)【要約】【目的】ビデオＲＡＭのような高価なＲＡＭを用いる
ことなく、アクセス速度の遅い通常の安価なＤＲＡＭ使
用で高速アクセス化を図り、ＣＰＵ動作を制約すること
なく、高速データ転送を可能とすること。【構成】制御手段５により制御されるＤＲＡＭ構成の
ページバッファ３と、このページバッファ３のデータ幅
と画像読取・形成用の外部装置６に対するデータバス幅
とを変換するデータ幅変換回路７とを備え、制御手段５
によりデータ幅変換回路７を介してバス調停を行ない外
部装置６とページバッファ３との間で画像信号を入出力
するものにおいて、ＤＲＡＭのニブルモードに基づきペ
ージバッファ３の入出力タイミングが設定されたアドレ
スタイミング発生回路８を設け、ニブルモードによる入
出力処理により見掛け上のアクセス速度を速くし、制御
手段５の動作に影響するバス獲得時間を短縮させつつ、
高速データ転送を行なえるようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、プリンタコントローラ
とレーザビームプリンタ（ＬＢＰ）とを接続する装置、
画像読取装置からページバッファに画像信号を読込む装
置、といったような画像信号入出力装置に関する。

【０００２】

【従来の技術】従来、例えば高速、高密度のＬＢＰで
は、電子写真技術を利用しているため、ホストコンピュ
ータからの様々な印刷指令を実行するためには、出力途
中で機械を停止させることができないため、転写紙１ペ
ージ分の大きさに相当するページバッファを持ち、デー
タが揃った時点でこの内容を印刷出力するようにしてい
る。

【０００３】ここに、ページバッファとプリンタ等の外
部装置とを接続する手段としては、例えば、ＣＲＴとペ
ージバッファとを接続するための専用ＲＡＭ（一般に、
読み書きポートが独立したデュアルポートＲＡＭ又はビ
デオＲＡＭと称される）を使用するのが一般的である。
このため、一部のグラフィック・ディスプレイ・コント
ローラ（以下、ＧＤＣという）にはビデオＲＡＭを制御
する機能が内蔵されている（例えば、三菱集積回路＜Ａ
ＳＳＰ＞ “Ｍ６６２５０Ｐ／ＦＰ”、第五版、’８８
年１１月、５１２０語×８ビット高速ラインメモリの
暫定資料参照）。

【０００４】一方、ＣＰＵバスに接続されたメモリと外
部装置とを効率よく接続し、画像データを入出力する手
段として、ダイレクト・メモリ・アクセス・コントロー
ラ（以下、ＤＭＡＣという）があり、これを用いる方法
も一般的である。

【０００５】

【発明が解決しようとする課題】ビデオＲＡＭを使用す
る場合、タイミング回路はほぼ不要となるため、回路構
成は簡単で済む。しかし、メモリのコストは年々下がっ
てきてはいるが、このようなアクセス速度の速いビデオ
ＲＡＭは通常のダイナミックＲＡＭ（以下、ＤＲＡＭと
いう）に比較して同じ記憶容量でビット単価で約１．５
〜２倍も高価なものである。ＣＲＴ表示用のように記憶
容量が少ない場合（例えば、１０２４ドット×１０２４
ドット×４＝５２４Ｋバイトで１６色表示ができる）
は、このようなビデオＲＡＭでもよいが、高密度のＬＢ
Ｐ用の場合には、例えば４００ＤＰＩの密度でＡ４サイ
ズ１ページに必要な容量は２１０mm×４００÷２５．４
×２９７mm×４００÷２５．４≒２Ｍバイトで白黒２色
しか表現できないため、極めてコスト高となってしま
う。

【０００６】一方、ＤＭＡＣを使用した場合、１バイト
（＝ビット）又は１ワード（＝１６ビット）単位でのデ
ータ転送となり、転送速度が制限されてしまう。また、
ＤＭＡＣがＣＰＵバスを使用している時はＣＰＵ動作が
制限されるため、装置全体の処理速度を低下させるもの
となる。

【０００７】ちなみに、ＤＲＡＭを通常にリード／ライ
トアクセスするタイミングを図１８及び図１９に示す。
殆どのＣＰＵ、ＧＤＣ又はＤＭＡＣが各々のバス幅単位
でデータを入出力するため、ＤＲＡＭをアクセスする時
にはこのタイミングに従って回路を設計することにな
る。

【０００８】図中、各時間ｔはｔ_RC：ランダムリード／ライトサイクル時間ｔ_RAC：/ＲＡＳアクセス時間（‘/’はバーを示す…以下、他の信号でも同じ）ｔ_CAC：/ＣＡＳアクセス時間ｔ_OFF：出力バッファターンオフ遅れ時間ｔ_RP：/ＲＡＳプリチャージ時間ｔ_RAS：/ＲＡＳパルス幅ｔ_RSH：/ＲＡＳホールド時間ｔ_CSH：/ＣＡＳホールド時間ｔ_CAS：/ＣＡＳパルス幅ｔ_RCD：（/ＲＡＳ）−（/ＣＡＳ）遅れ時間ｔ_CRP：（/ＣＡＳ）−（/ＲＡＳ）プリチャージ時間ｔ_ASR：ローアドレスセットアップ時間ｔ_RAH：ローアドレスホールド時間ｔ_ASC：カラムアドレスセットアップ時間ｔ_CAH：カラムアドレスホールド時間ｔ_AR：カラムアドレスホールド時間（/ＲＡＳ基準）ｔ_RCS：リードコマンドセットアップ時間ｔ_RCH：リードコマンドホールド時間（/ＣＡＳ基準）ｔ_RRH：リードコマンドホールド時間（/ＲＡＳ基準）ｔ_WCH：ライトコマンドホールド時間ｔ_WCR：ライトコマンドホールド時間（/ＲＡＳ基準）ｔ_WP：ライトコマンドパルス数ｔ_RWL：（ライトコマンド）−（/ＲＡＳリード時間）ｔ_CWL：（ライトコマンド）−（/ＣＡＳリード時間）ｔ_DS：データ入力セットアップ時間ｔ_DH：データ入力ホールド時間ｔ_DHR：データ入力ホールド時間（/ＲＡＳ基準）である。また、タイミングチャート中、斜線を施して示
す部分はＨ，Ｌに無関係なことを示す。

【０００９】これは、東芝製のＴＭＭ４１２５ＡＰ−１
０のデータブックから引用したものであり、最低でも、
１９０nsecかかるが、実際は、ＣＰＵクロックの都合等
により、この最低値よりも幾分長くかかってしまう。

【００１０】また、一般に、ＬＢＰは転写紙の搬送方向
と垂直方向にレーザビームを走査させ、この時にレーザ
ビームをオン／オフさせることにより印字を行なうもの
であり、ページバッファはこの時の１ページ分のオン／
オフ信号を記憶するものである。このようなＬＢＰで
は、通常、図２０に示すように、ページバッファ１を読
出す方向とレーザビームの走査方向とを一致させ、図２
１に示すように画像信号を回転させる必要がある場合に
は、予め回転させた画像信号をページバッファ１に用意
しておくようにしている。２は転写紙である。即ち、図
２０では転写紙２を縦方向に搬送させる場合のページバ
ッファ１の内容を示し、図２１では転写紙２を横方向に
搬送させる場合のページバッファ１の内容を示す。図２
１から分るように、文字“ＡＢＣ”を回転させてページ
バッファ１に用意している。

【００１１】一方、図２２に示すようにページバッファ
１の画像信号は常に同一とし、同図(ｂ)(ｃ)に示すよう
に縦、横両方の搬送方向に対して対処させることも可能
ではある。即ち、ページバッファ１からの信号読出しを
同図(ｂ)の場合はの方向から行ない、同図(ｃ)の場合
にはの方向から行なうように切換えればよい。つま
り、ページバッファ１の読出し／書込みアドレスを制御
することにより、両方向の処理に対処し得るものとな
る。しかし、通常のＤＲＡＭ構成のページバッファでは
アクセス時間がかかるため、転送が間に合わなくなって
しまうことがある。

【００１２】

【課題を解決するための手段】ＣＰＵ又はグラフィック
・ディスプレイ・コントローラによる制御手段により制
御されるＤＲＡＭによるページバッファと、このページ
バッファのデータ幅と画像読取・形成用の外部装置に対
するデータバス幅とを変換するデータ幅変換回路とを備
え、前記制御手段により前記データ幅変換回路を介して
バス調停を行ない前記外部装置と前記ページバッファと
の間で画像信号を入出力するようにした画像信号入出力
装置において、請求項１記載の発明では、ＤＲＡＭのニ
ブルモードに基づき前記ページバッファの入出力タイミ
ングが設定されたアドレスタイミング発生回路を設け、
請求項２記載の発明では、ニブルモードに代えてＤＲＡ
Ｍのページモードによるものとし、請求項３記載の発明
では、ニブルモードに代えてスタティックカラムモード
によるものとした。

【００１３】請求項４記載の発明では、これらのニブル
モード、ページモード又はスタティックカラムモードに
基づきページバッファの入出力タイミングが設定された
アドレスタイミング発生回路を設けるとともに、このア
ドレスタイミング発生回路のモードをニブルモード、ペ
ージモード又はスタティックカラムモードの内から何れ
か一つを選択設定する外部選択手段を設けた。

【００１４】一方、請求項５記載の発明では、ＣＰＵ又
はグラフィック・ディスプレイ・コントローラによる制
御手段により制御されるＤＲＡＭによるページバッファ
と、画像読取・形成用の外部装置の入出力データを少な
くとも前記ページバッファのデータバス幅分のライン数
だけ記憶するラインバッファとを備え、前記制御手段に
より前記ラインバッファを介してバス調停を行ない前記
外部装置と前記ページバッファとの間で画像信号を入出
力するようにした画像信号入出力装置において、ＤＲＡ
Ｍのアドレス本数以上の値をｎとしたとき、前記ページ
バッファの１ライン分のビット数を２のｎ乗単位とし、
前記ラインバッファとの間の画像信号の転送に際してア
ドレスの歩進量とデータ読出し方向とが設定される（デ
ータバス幅）×（データバス幅）の記憶容量を持つレジ
スタブロックを設け、前記ページバッファとこのレジス
タブロックとの間の画像信号の入出力を前記ＤＲＡＭの
ページモードにより行なうアドレスタイミング発生回路
を設け、請求項６記載の発明では、ページモードに代え
てスタティックカラムモードによるものとした。

【００１５】請求項７記載の発明では、これらのページ
モード又はスタティックカラムモードにより行なうアド
レスタイミング発生回路を設けるとともに、このアドレ
スタイミング発生回路のモードをページモード又はスタ
ティックカラムモードの何れか一方を選択設定する外部
選択手段を設けた。

【００１６】また、請求項８記載の発明では、ラインバ
ッファを、一方のラインバッファとレジスタブロック経
由のページバッファとの間で画像信号の転送を行なって
いる間に、他方のラインバッファと外部装置との間で画
像信号の転送を行なうトグル式の２個のラインバッファ
とした。

【００１７】

【作用】請求項１ないし３記載の発明によれば、アクセ
ス速度の遅い通常の安価なＤＲＡＭを使用するが、その
入出力タイミングをニブルモード、ページモード又はス
タティックカラムモードによるものとし、制御手段動作
に影響するバス獲得時間を短縮しているので、見掛け上
のアクセス速度を速くすることができ、高速データ転送
が可能となる。この際、請求項４記載の発明によれば、
アドレスタイミング発生回路を全てのモード対応に構成
しておき外部選択手段により選択可能としているので、
ＤＲＡＭの種類を選ばず汎用性を持つものとなる。

【００１８】一方、請求項５又は６記載の発明による場
合も、請求項１ないし３記載の発明と同様にＤＲＡＭを
用いつつ高速データ転送が可能な上、ＤＲＡＭを高速ア
クセスするモードとラインバッファとレジスタブロック
との組合せにより、転送時に画像信号の回転処理も高速
で行なうことが可能となり、処理能力が向上する。この
際、請求項７記載の発明による場合も、請求項４記載の
発明と同様に、ＤＲＡＭの種類を選ばず汎用性を持つも
のとなる。さらに、請求項８記載の発明によれば、ライ
ンバッファを２つ用意してトグル方式により交互に入出
使用するので、連続的に画像信号を転送させることがで
きる。

【００１９】

【実施例】本発明の第一の実施例を図１ないし図１３に
基づいて説明する。図１８及び図１９で示した時間等と
同一のものは同一表記を用いて示す。まず、本実施例
は、通常のＤＲＡＭをページバッファに用いつつ、その
ニブルモードに着目して画像信号の入出力タイミングの
高速化を図るようにしたものである。図２にニブルモー
ドのライトサイクルのアクセスタイミング、図３にニブ
ルモードのリードサイクルのアクセスタイミングを示
す。図示するモードは連続する４個のデータ（ＶＡＬＩ
ＤＤＡＴＡ）を高速で読出すモードである。図中、ｔ_NC ：ニブルモードサイクル時間ｔ_NCAS ：ニブルモードアクセス時間ｔ_NWRSH：ニブルモードライト／リードモディファイラ
イトサイクル時間ｔ_NRRSH：ニブルモードリード／リードモディファイラ
イトサイクル時間である。

【００２０】このニブルモードでは、最初の信号/ＲＡ
Ｓ及び/ＣＡＳによって指定されたアドレスを元に、信
号/ＣＡＳを４回変化させることにより、４個の連続し
たデータをリード又はライトするものである。例えば、
４個のデータをライトするのに必要な時間は、図２に示
す例においては、（ｔ_CSH＋ｔ_NC×３）で計算される。
ここに、前述した東芝製のＴＭＭ４１２５ＡＰ−１０の
データブックによれば、ｔ_CSH＝１００nsec，ｔ_NC＝５
０nsecであるので、この時間は２５０nsecとなる。実際
の回路設計においては、この値より長くなるが、１個当
たりのデータライトに要する時間は、２５０÷４≒７０
nsecとなり、図１９に示した通常アクセスに比べて約１
／３に時間を短縮できるものとなる。よって、ＤＲＡＭ
のニブルモードを利用することにより、高速データ転送
が可能なことが分る。

【００２１】ところで、ページバッファを利用する装置
は、ＣＲＴ、プリンタ、ファクシミリ等種々あり、か
つ、各装置もその仕様により回路構成が変わってくるた
め、ここでは、代表的なＬＢＰを例にとり、その回路構
成を説明する。

【００２２】まず、ＬＢＰはレーザビームのオン／オフ
により感光体上に静電潜像を形成し、転写紙に画像を転
写形成する電子写真方式のプリンタであり、ページバッ
ファ上の各ビットの１／０をレーザビームのオン／オフ
に対応させることにより転写紙上に任意の図形を形成で
きるものである。図４及び図５に、ページバッファ３の
各ビットが１の時、転写紙４上に黒画像が形成される様
子を示す。

【００２３】図１はこのようなＬＢＰに用いられる画像
信号入出力装置の構成例を示すもので、ＤＲＡＭ構成の
ページバッファ３はＣＰＵ又はＧＤＣによる制御手段５
にアドレスバス、データバス及びＲＡＳ，ＣＡＳ及びＷ
Ｅの各信号線により接続されている。また、画像読取・
形成用のスキャナ・プリンタなる外部装置６が設けら
れ、この外部装置６と制御手段５、ページバッファ３と
は、データ幅変換回路７及びデータバスを介して接続さ
れている。例えば図４及び図５に示したようなＬＢＰの
例であれば、データ幅が１ビットであるので、このデー
タ幅変換回路７では図６中に示すように転送クロックＣ
ＬＯＣＫ毎にデータを１ビット転送するように変換すれ
ばよい。さらに、アドレスタイミング発生回路８が設け
られている。このアドレスタイミング発生回路８は前記
制御手段５に対してＨＯＬＤＡ，ＨＯＬＤ，ＲＡＳ，Ｃ
ＡＳ，ＷＥの各信号線及びアドレスバスにより接続さ
れ、前記データ幅変換回路７とは外部装置６側と同様
に、ＰＭＳＹＮＣ，ＦＧＡＴＥ，ＬＳＹＮＣ，ＬＧＡＴ
Ｅ，ＣＬＯＣＫの各タイミング信号線により接続されて
おり、ＤＲＡＭによるページバッファ３のニブルモード
により入出力タイミングが設定されたものである。

【００２４】ここに、図１に示した制御手段５、ページ
バッファ３及びアドレスタイミング発生回路８の関係に
ついて、図７を参照して説明する。図７はＧＤＣの一例
としてテキサスインスツルメント社製のＴＭ３４０１０
のバス解放動作のタイミングを示すものであり、通常、
アドレス、データバス、ＲＡＳ、ＣＡＳその他の制御信
号はＧＤＣによって制御されている。しかし、アドレス
タイミング発生回路８でこれらの信号を使用したい時、
図７に示すＨＯＬＤ信号をＬレベルにすると、ＧＤＣは
ＨＬＤＡ信号を発生し、バスその他の制御信号を解放
（図７ではＨｉ−Ｚ状態）する。アドレスタイミング発
生回路８はＨＬＤＡ信号によってバス解放を知り、本発
明のアドレスタイミングを発生することになる。

【００２５】ところで、前述した説明では、請求項１記
載の発明対応として、ＤＲＡＭのニブルモードを利用し
たアドレスタイミング発生回路８としたが、ＤＲＡＭの
ページモード（請求項２記載の発明に対応）や、スタテ
ィックカラムモード（請求項３記載の発明に対応）を利
用したものとしてもよい。

【００２６】図８にページモードのリードサイクル、図
９にページモードのライトサイクルのタイミングチャー
トを示す。図中、ｔ_PCはページモードサイクル時間で
ある。このページモードでは、最初に指定したＲow Ａd
dress をＲＡＳにより固定し、ＣＡＳの立下り毎に指定
されるＣolumn Ａddressの内容がリード／ライトされ
る。図１０にスタティックカラムモードのライトサイ
クル、図１１にスタティックカラムモードのリードサイ
クルのタイミングチャートを示す。図中、ｔ_SCはスタテ
ィックカラムモードサイクル時間である。このスタティ
ックカラムモードはリード時はＲow Ａddress をＲＡＳ
を固定し、ＣＳ，ＯＥをＬレベルにし、ＷＲＩＴＥをＨ
レベルに固定し、Ｃolumn Ａddressを変化させることに
よりデータを出力する。一方、ライト時にはＲow Ａddr
ess をＲＡＳを固定し、ＷＲＩＴＥがＬレベルの時にＣ
Ｓが立下ったアドレスにデータが書込まれる。これらの
ページモードやスタティックカラムモードは、上記のニ
ブルモードと異なり、４個の連続したデータに限らず高
速アクセスが可能となる。

【００２７】これらのニブルモード、ページモード及び
スタティックカラムモードは互いに似た点もあるが、Ｄ
ＲＡＭの種類が違うため、どのタイプでも使用可能な回
路構成とすれば、汎用性を持たせることができる。そこ
で、請求項４記載の発明では、アドレスタイミング発生
回路８を予めニブルモード、ページモード及びスタティ
ックカラムモードの何れでも使用可能に設定しておき、
外部選択手段（図示せず）により何れか一つのモードを
選択するようにしたが、実際は、各々のモード毎に回路
を設計したほうが効率よい、しかし、最近のゲートアレ
イのように集積度の高い回路設計を行なう場合は、全て
のモード対応回路を一つのパッケージに設計し、外部よ
り選択するようにすることも、ＤＲＡＭの種類を選ばな
い点でメリットを持つ。

【００２８】ところで、ＤＲＡＭのアクセスタイミング
は図２、図３、図８ないし図１１に示したが、ＧＤＣか
らバスの使用権を得るタイミングについて、図４及び図
１２を参照して説明する。図４におけるページバッファ
３は、１６ビットのデータバス幅を持つため、アドレス
１つにつきデータが１６個並ぶ。今、Ａ４サイズの転写
紙２分のページバッファ３を４００ＤＰＩの密度で持つ
ためには、横方向（長さ２１０mm）に２１０×４００÷
２５．４÷１６＝２０６ワード、縦方向（長さ２９７m
m）に２９７×４００÷２５．４＝４６７７ライン分の
メモリを必要とする。つまり、第１ラインの先頭を０番
地とすると、第２ラインの先頭は２０７番地、以下、各
ライン先頭は４１４，６２１番地のようになる。このよ
うに構成されたページバッファ３の横方向の長さをＬＧ
ＡＴＥ信号で、縦方向の長さをＦＧＡＴＥ信号で制御す
る。

【００２９】このようなＦＧＡＴＥ信号とＬＧＡＴＥ信
号との関係を図１２に示す。ＬＢＰは、前述したように
レーザビームを走査するため、特定期間は画像形成でき
ない。このため、ＬＧＡＴＥでこの期間中のデータ送出
を禁止している。つまり、データ転送可能な期間は、Ｌ
ＧＡＴＥ、ＦＧＡＴＥがともに有効（図示例では、Ｈレ
ベル）の期間だけである。このデータ転送可能期間中
に、例えばニブルモードであれば４ワード（＝６４ビッ
ト＝図６の転送クロック６４個分）毎にＧＤＣに対して
バス使用権要求を行ない、バスを獲得した後、必要なタ
イミングを発生させ、データをデータ幅変換回路５に転
送する。

【００３０】ページモードやスタティックカラムモード
による場合も、ニブルモードの場合とほぼ同様な動作を
行なうが、ニブルモードがデータバス幅４個単位である
のに対して、大量のデータを一括して転送することがで
きるが、ＤＲＡＭのリフレシュ、ＧＤＣの動作（バス解
放時に動作できない）を考慮し、最適設計する。

【００３１】一方、ＤＲＡＭのリフレシュサイクルの一
例を図１３に示すが、ごく簡単であり、タイミングも８
msecに５１２回行なえばよいものである。従って、アド
レスタイミング発生回路８にＤＲＡＭリフレシュ機能を
追加しても、それ程複雑になるものではない。このよう
な機能を持たせることにより、ＤＲＡＭリフレシュ機能
を持たない制御手段５等によりページバッファ３を制御
することができる。ここに、リフレシュ動作は常に行な
う必要があり、データ転送サイクルと競合した場合は、
転送サイクルを優先させる構成とする。

【００３２】なお、上述した説明は、プリンタコントロ
ーラのようにページバッファ３側からデータ幅変換回路
７側へのデータ転送例で説明したが、逆に、データ幅変
換回路７側からページバッファ３側へのデータ転送はペ
ージバッファ３へのリード／ライト動作の違いをアドレ
スタイミング発生回路８で生成すればよい。

【００３３】つづいて、発明の第二の実施例を図１４な
いし図１７により説明する。本実施例は、画像信号の回
転をも可能としたものであり、前記実施例のデータ幅変
換回路７に代えてラインバッファ９が設けられ、かつ、
このラインバッファ９と制御手段５、ページバッファ３
との間にはレジスタブロック１０が介在されている。こ
こに、ラインバッファ９は少なくともページバッファ３
のデータ幅分のライン数を記憶し得るものである。ま
た、ページバッファ３はアドレスタイミング発生回路８
によりページモード（図８、図９参照）又はスタティッ
クカラムモード（図１０、図１１参照）により高速アク
セスさせるものであり、本実施例では、図１５に示すよ
うに１ライン分のビット数を２のｎ乗（ｎはＤＲＡＭの
アドレス数以上の値であり、図示例では、２の１０乗）
となるように構成されている。よって、図２２に示した
方向のアクセス時にも、ページモード又はスタティッ
クカラムモードが使用できるように設定されている。あ
るいは、何れのモードにも対応可能とされ、外部選択手
段により何れか一方のモードを選択し得るように構成さ
れている。また、ページモード、スタティックカラムモ
ードはＲowアドレスを固定し、Ｃolumn アドレスを変化
させることにより特定ブロックのデータをアクセスする
ため、１回にアクセスする間にＲowアドレスを跨るよう
なことがあってはならない。このためには、１回にアク
セスする回数も２のべき乗となるようにするが、このベ
き乗数は、ＤＲＡＭのアドレス本数以下である。ここで
は、レジスタブロック１０はデータバス幅×データバス
幅分の記憶容量を持つものとされている。このようなＤ
ＲＡＭの高速アクセスモードとラインバッファ９とレジ
スタブロック１０との組合せにより、高速で回転処理を
伴う画像信号の入出力を可能としたものである。

【００３４】このような構成において、例えば図２２に
示したような縦、横搬送対応の画像信号入出力処理につ
いて説明する。ラインバッファ９としては、例えば前述
した三菱集積回路＜ＡＳＳＰ＞中のＦＩＦＯ（ファース
トイン・ファーストアウト）メモリが用いられる。ま
た、図１５に示したようなページバッファ３において、
データ幅を８ビットとした場合、レジスタブロック１０
は例えば図１６に示すように縦搬送用処理部１０ａと横
搬送用処理部１０ｂとデータセレクタ１０ｃとにより構
成される。ページバッファ３とレジスタブロック１０と
の間のデータ転送は、前述したようなページモード又は
スタティックカラムモードによる高速アクセスとされて
いる。このため、レジスタブロック１０のアクセスを縦
搬送用処理部１０ａに示す順番で行なう。即ち、図１５
でＬowアドレスを０に固定し、Ｃolumn アドレスを０，
１０２４，２０４８，〜，７１６８と変化させて８回の
データ転送を行なう。

【００３５】一方、レジスタブロック１０とラインバッ
ファ９との間のデータ転送は、縦搬送用処理部１０ａと
横搬送用処理部１０ｂとによる２通りの転送を選択でき
る。この時、縦搬送用処理部１０ａによる転送時には、
次の転送アドレスを８１９２番地から行ない、以下、８
１９２番地単位でブロック転送を所定回数行なう。これ
により、ラインバッファ９には８ライン分の画像信号が
転送される。以下、開始点を１番地ずつ増加させ、同様
の転送を所定回数繰返すことにより、１ページ分の画像
信号が転送される。横搬送用処理部１０ｂの転送時に
は、アドレスを１番地ずつ増加させ、８ライン分の転送
を行ない、開始点を８１９２番地単位で増加させ、１ペ
ージ分の画像信号が転送される。

【００３６】ところで、ラインバッファ９はこれを２個
用意し、トグル方式で交互に使用するようにすれば、一
方のラインバッファがページバッファ３との間でデータ
転送を行なっている間に、他方のラインバッファは外部
装置６側とのデータ転送が可能となるため、データ転送
の高速処理が可能となる。図１７はトグル方式の２つの
ラインバッファを用いた場合のデータ転送処理例を示す
フローチャートである。

【００３７】ところで、上述した手順で画像信号の回転
処理が可能となるが、９０°回転させる場合は、実際に
は、ページバッファ３の左下を始点とし、−１０２４番
地単位のブロック転送を行なう。ただし、ラインバッフ
ァ９をＬＩＦＯ（ラストイン・ファーストアウト）メモ
リとした場合には、その必要はない。１８０°，２７０
°回転させる場合も同様である。

【００３８】

【発明の効果】本発明は、上述したように構成したの
で、請求項１ないし３記載の発明によれば、アクセス速
度の遅い通常の安価なＤＲＡＭを使用するが、その入出
力タイミングをニブルモード、ページモード又はスタテ
ィックカラムモードによるものとし、制御手段動作に影
響するバス獲得時間を短縮できるようにしたので、見掛
け上のアクセス速度を速くすることができ、高速データ
転送を可能とすることができ、この際、請求項４記載の
発明によれば、アドレスタイミング発生回路を全てのモ
ード対応に構成しておき外部選択手段により選択可能と
したので、ＤＲＡＭの種類を選ばず汎用性を持たせるこ
とができる。

【００３９】一方、請求項５又は６記載の発明による場
合も、請求項１ないし３記載の発明と同様にＤＲＡＭを
用いつつ高速データ転送が可能な上、このようなＤＲＡ
Ｍを高速アクセスするモードとラインバッファとレジス
タブロックとの組合せにより、転送時に画像信号の回転
処理も高速で行なうことが可能となり、処理能力を向上
させることができ、この際、請求項７記載の発明によれ
ば、請求項４記載の発明と同様に、ＤＲＡＭの種類を選
ばず汎用性を持つものとなり、さらに、請求項８記載の
発明によれば、ラインバッファを２つ用意してトグル方
式により交互に入出使用するようにしたので、連続的に
画像信号を転送させることができるものとなる。

【図面の簡単な説明】

【図１】本発明の第一の実施例を示すブロック図であ
る。

【図２】ニブルモードのライトサイクルを示すタイミン
グチャートである。

【図３】ニブルモードのリードサイクルを示すタイミン
グチャートである。

【図４】ページバッファと転写紙との関係を示す説明図
である。

【図５】ページバッファの一部を示す説明図である。

【図６】転送クロックとデータ出力との関係を示すタイ
ミングチヤートである。

【図７】バスのコントロール解放例を示すタイミングチ
ャートである。

【図８】ページモードのリードサイクルを示すタイミン
グチャートである。

【図９】ページモードのライトサイクルを示すタイミン
グチャートである。

【図１０】スタティックカラムモードのライトサイクル
を示すタイミングチャートである。

【図１１】スタティックカラムモードのリードサイクル
を示すタイミングチャートである。

【図１２】ＦＧＡＴＥとＬＧＡＴＥとの関係を示すタイ
ミングチャートである。

【図１３】リフレッシュ動作を示すタイミングチャート
である。

【図１４】本発明の第二の実施例を示すブロック図であ
る。

【図１５】ページバッファ構成例を示す説明図である。

【図１６】レジスタブロック構成例を示すブロック図で
ある。

【図１７】ラインバッファのトグル処理を示すフローチ
ャートである。

【図１８】ＤＲＡＭの通常のリードサイクルを示すタイ
ミングチャートである。

【図１９】ＤＲＡＭの通常のライトサイクルを示すタイ
ミングチャートである。

【図２０】ページバッファの読出し方向と転写紙搬送方
向との関係を示す説明図である。

【図２１】ページバッファの読出し方向と転写紙搬送方
向との関係を示す説明図である。

【図２２】ページバッファの読出し方向と転写紙搬送方
向との関係を示す説明図である。

【符号の説明】

３ＤＲＡＭ構成のページバッファ５制御手段６外部装置７データ幅変換回路８アドレスタイミング発生回路９ラインバッファ１０レジスタブロック

Claims

【特許請求の範囲】

【請求項１】ＣＰＵ又はグラフィック・ディスプレイ
・コントローラによる制御手段により制御されるダイナ
ミックＲＡＭによるページバッファと、このページバッ
ファのデータ幅と画像読取・形成用の外部装置に対する
データバス幅とを変換するデータ幅変換回路とを備え、
前記制御手段により前記データ幅変換回路を介してバス
調停を行ない前記外部装置と前記ページバッファとの間
で画像信号を入出力するようにした画像信号入出力装置
において、前記ダイナミックＲＡＭのニブルモードに基
づき前記ページバッファの入出力タイミングが設定され
たアドレスタイミング発生回路を設けたことを特徴とす
る画像信号入出力装置。
【請求項２】ＣＰＵ又はグラフィック・ディスプレイ
・コントローラによる制御手段により制御されるダイナ
ミックＲＡＭによるページバッファと、このページバッ
ファのデータ幅と画像読取・形成用の外部装置に対する
データバス幅とを変換するデータ幅変換回路とを備え、
前記制御手段により前記データ幅変換回路を介してバス
調停を行ない前記外部装置と前記ページバッファとの間
で画像信号を入出力するようにした画像信号入出力装置
において、前記ダイナミックＲＡＭのページモードに基
づき前記ページバッファの入出力タイミングが設定され
たアドレスタイミング発生回路を設けたことを特徴とす
る画像信号入出力装置。
【請求項３】ＣＰＵ又はグラフィック・ディスプレイ
・コントローラによる制御手段により制御されるダイナ
ミックＲＡＭによるページバッファと、このページバッ
ファのデータ幅と画像読取・形成用の外部装置に対する
データバス幅とを変換するデータ幅変換回路とを備え、
前記制御手段により前記データ幅変換回路を介してバス
調停を行ない前記外部装置と前記ページバッファとの間
で画像信号を入出力するようにした画像信号入出力装置
において、前記ダイナミックＲＡＭのスタティックカラ
ムモードに基づき前記ページバッファの入出力タイミン
グが設定されたアドレスタイミング発生回路を設けたこ
とを特徴とする画像信号入出力装置。
【請求項４】ＣＰＵ又はグラフィック・ディスプレイ
・コントローラによる制御手段により制御されるダイナ
ミックＲＡＭによるページバッファと、このページバッ
ファのデータ幅と画像読取・形成用の外部装置に対する
データバス幅とを変換するデータ幅変換回路とを備え、
前記制御手段により前記データ幅変換回路を介してバス
調停を行ない前記外部装置と前記ページバッファとの間
で画像信号を入出力するようにした画像信号入出力装置
において、前記ダイナミックＲＡＭのニブルモード、ペ
ージモード又はスタティックカラムモードに基づき前記
ページバッファの入出力タイミングが設定されたアドレ
スタイミング発生回路を設け、このアドレスタイミング
発生回路のモードをニブルモード、ページモード又はス
タティックカラムモードの内から何れか一つに選択設定
する外部選択手段を設けたことを特徴とする画像信号入
出力装置。
【請求項５】ＣＰＵ又はグラフィック・ディスプレイ
・コントローラによる制御手段により制御されるダイナ
ミックＲＡＭによるページバッファと、画像読取・形成
用の外部装置の入出力データを少なくとも前記ページバ
ッファのデータバス幅分のライン数だけ記憶するライン
バッファとを備え、前記制御手段により前記ラインバッ
ファを介してバス調停を行ない前記外部装置と前記ペー
ジバッファとの間で画像信号を入出力するようにした画
像信号入出力装置において、ダイナミックＲＡＭのアド
レス本数以上の値をｎとしたとき、前記ページバッファ
の１ライン分のビット数を２のｎ乗単位とし、前記ライ
ンバッファとの間の画像信号の転送に際してアドレスの
歩進量とデータ読出し方向とが設定される（データバス
幅）×（データバス幅）の記憶容量を持つレジスタブロ
ックを設け、前記ページバッファとこのレジスタブロッ
クとの間の画像信号の入出力を前記ダイナミックＲＡＭ
のページモードにより行なうアドレスタイミング発生回
路を設けたことを特徴とする画像信号入出力装置。
【請求項６】ＣＰＵ又はグラフィック・ディスプレイ
・コントローラによる制御手段により制御されるダイナ
ミックＲＡＭによるページバッファと、画像読取・形成
用の外部装置の入出力データを少なくとも前記ページバ
ッファのデータバス幅分のライン数だけ記憶するライン
バッファとを備え、前記制御手段により前記ラインバッ
ファを介してバス調停を行ない前記外部装置と前記ペー
ジバッファとの間で画像信号を入出力するようにした画
像信号入出力装置において、ダイナミックＲＡＭのアド
レス本数以上の値をｎとしたとき、前記ページバッファ
の１ライン分のビット数を２のｎ乗単位とし、前記ライ
ンバッファとの間の画像信号の転送に際してアドレスの
歩進量とデータ読出し方向とが設定される（データバス
幅）×（データバス幅）の記憶容量を持つレジスタブロ
ックを設け、前記ページバッファとこのレジスタブロッ
クとの間の画像信号の入出力を前記ダイナミックＲＡＭ
のスタティックカラムモードにより行なうアドレスタイ
ミング発生回路を設けたことを特徴とする画像信号入出
力装置。
【請求項７】ＣＰＵ又はグラフィック・ディスプレイ
・コントローラによる制御手段により制御されるダイナ
ミックＲＡＭによるページバッファと、画像読取・形成
用の外部装置の入出力データを少なくとも前記ページバ
ッファのデータバス幅分のライン数だけ記憶するライン
バッファとを備え、前記制御手段により前記ラインバッ
ファを介してバス調停を行ない前記外部装置と前記ペー
ジバッファとの間で画像信号を入出力するようにした画
像信号入出力装置において、ダイナミックＲＡＭのアド
レス本数以上の値をｎとしたとき、前記ページバッファ
の１ライン分のビット数を２のｎ乗単位とし、前記ライ
ンバッファとの間の画像信号の転送に際してアドレスの
歩進量とデータ読出し方向とが設定される（データバス
幅）×（データバス幅）の記憶容量を持つレジスタブロ
ックを設け、前記ページバッファとこのレジスタブロッ
クとの間の画像信号の入出力を前記ダイナミックＲＡＭ
のページモード又はスタティックカラムモードにより行
なうアドレスタイミング発生回路を設け、このアドレス
タイミング発生回路のモードをページモード又はスタテ
ィックカラムモードの何れか一方に選択設定する外部選
択手段を設けたことを特徴とする画像信号入出力装置。
【請求項８】ラインバッファを、一方のラインバッフ
ァとレジスタブロック経由のページバッファとの間で画
像信号の転送を行なっている間に、他方のラインバッフ
ァと外部装置との間で画像信号の転送を行なうトグル式
の２個のラインバッファとしたことを特徴とする請求項
５又は６記載の画像信号入出力装置。