JPH0588802A - Ｖ．２４／ｖ．２８ ・ｖ．３５ 兼用インタフエース回路 - Google Patents
Ｖ．２４／ｖ．２８ ・ｖ．３５ 兼用インタフエース回路Info
- Publication number
- JPH0588802A JPH0588802A JP3276451A JP27645191A JPH0588802A JP H0588802 A JPH0588802 A JP H0588802A JP 3276451 A JP3276451 A JP 3276451A JP 27645191 A JP27645191 A JP 27645191A JP H0588802 A JPH0588802 A JP H0588802A
- Authority
- JP
- Japan
- Prior art keywords
- control
- driver
- receiver
- data
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 3
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【目的】 １枚のプリント基板にＶ.24/Ｖ.28 ドライバ
・レシーバ回路とＶ.35ドライバ・レシーバ回路を任意
に構成することを可能にしたインタフェース回路を得
る。 【構成】 クロック出力端子１、データ出力端子２、及
びデータ入力端子５に夫々Ｖ.35 用及びＶ.24/Ｖ.28 用
の各クロック出力ドライバ１６，１７、データ出力ドラ
イバ１８，１９、データ入力レシーバ２２，２３を並列
に接続し、かつ各ドライバとレシーバを夫々Ｖ.35 ポー
ト及びＶ.24/Ｖ.28 ポートに設けたクロック出力端子
６，１１、データ出力端子７，１２、及びデータ入力端
子１０，１５に接続し、一方制御出力端子３及び制御入
力端子４にはＶ.35 用及びＶ.24/Ｖ.28 用で兼用する制
御用ドライバ２０と制御用レシーバ２１を接続し、かつ
これらを各ポートの制御出力端子８，１３及び制御入力
端子９，１４に夫々接続する。
・レシーバ回路とＶ.35ドライバ・レシーバ回路を任意
に構成することを可能にしたインタフェース回路を得
る。 【構成】 クロック出力端子１、データ出力端子２、及
びデータ入力端子５に夫々Ｖ.35 用及びＶ.24/Ｖ.28 用
の各クロック出力ドライバ１６，１７、データ出力ドラ
イバ１８，１９、データ入力レシーバ２２，２３を並列
に接続し、かつ各ドライバとレシーバを夫々Ｖ.35 ポー
ト及びＶ.24/Ｖ.28 ポートに設けたクロック出力端子
６，１１、データ出力端子７，１２、及びデータ入力端
子１０，１５に接続し、一方制御出力端子３及び制御入
力端子４にはＶ.35 用及びＶ.24/Ｖ.28 用で兼用する制
御用ドライバ２０と制御用レシーバ２１を接続し、かつ
これらを各ポートの制御出力端子８，１３及び制御入力
端子９，１４に夫々接続する。
Description
【０００１】
【産業上の利用分野】本発明はＶ.24/Ｖ.28 ドライバ・
レシーバ回路と、Ｖ.35 ドライバ・レシーバ回路とを同
一プリント基板に構成可能なインタフェース回路に関す
る。
レシーバ回路と、Ｖ.35 ドライバ・レシーバ回路とを同
一プリント基板に構成可能なインタフェース回路に関す
る。
【０００２】
【従来の技術】従来、Ｖ.24/Ｖ.28 ドライバ・レシーバ
回路は、図３のように、クロック出力端子１、データ出
力端子２、制御出力端子３、制御入力端子４、データ入
力端子５の夫々に専用のクロック出力ドライバ１７、デ
ータ出力ドライバ１９、制御用ドライバ２０、制御用レ
シーバ２１、データ入力レシーバ２３を接続し、夫々を
Ｖ.24/Ｖ.28 ポートの各端子１１〜１５に接続してい
る。又、同様にＶ.35 ドライバ・レシーバ回路は、図４
のように各端子１〜５に夫々出力ドライバ１６、データ
出力ドライバ１８、制御用ドライバ２０、制御用レシー
バ２１、データ入力レシーバ２２を接続し、Ｖ.35 ポー
トの各端子６〜１０に接続を行っている。そして、これ
らＶ.24/Ｖ.28 ドライバ・レシーバ回路とＶ.35 ドライ
バ・レシーバ回路の各コネクタは、図５及び図６に示す
ように規格が異なっている。
回路は、図３のように、クロック出力端子１、データ出
力端子２、制御出力端子３、制御入力端子４、データ入
力端子５の夫々に専用のクロック出力ドライバ１７、デ
ータ出力ドライバ１９、制御用ドライバ２０、制御用レ
シーバ２１、データ入力レシーバ２３を接続し、夫々を
Ｖ.24/Ｖ.28 ポートの各端子１１〜１５に接続してい
る。又、同様にＶ.35 ドライバ・レシーバ回路は、図４
のように各端子１〜５に夫々出力ドライバ１６、データ
出力ドライバ１８、制御用ドライバ２０、制御用レシー
バ２１、データ入力レシーバ２２を接続し、Ｖ.35 ポー
トの各端子６〜１０に接続を行っている。そして、これ
らＶ.24/Ｖ.28 ドライバ・レシーバ回路とＶ.35 ドライ
バ・レシーバ回路の各コネクタは、図５及び図６に示す
ように規格が異なっている。
【０００３】
【発明が解決しようとする課題】このように従来のＶ.2
4/Ｖ.28 ドライバ・レシーバ回路と、Ｖ.35 ドライバ・
レシーバ回路は、コネクタの規格が相違するために夫々
を同一のプリント基板に構成することは困難である。そ
のため、これらの回路を構成するためには２枚のプリン
ト基板を夫々設計、製造する必要がある。又、両回路が
別のプリント基板に構成されるため、両回路に共通する
制御用ドライバ２０や制御用レシーバ２１が存在するの
にも係わらず、これらを兼用することができず、回路構
成を簡略化する上で不利になる。本発明の目的は、１枚
のプリント基板にＶ.24/Ｖ.28 ドライバ・レシーバ回路
とＶ.35 ドライバ・レシーバ回路を任意に構成すること
を可能にしたインタフェース回路を提供することにあ
る。
4/Ｖ.28 ドライバ・レシーバ回路と、Ｖ.35 ドライバ・
レシーバ回路は、コネクタの規格が相違するために夫々
を同一のプリント基板に構成することは困難である。そ
のため、これらの回路を構成するためには２枚のプリン
ト基板を夫々設計、製造する必要がある。又、両回路が
別のプリント基板に構成されるため、両回路に共通する
制御用ドライバ２０や制御用レシーバ２１が存在するの
にも係わらず、これらを兼用することができず、回路構
成を簡略化する上で不利になる。本発明の目的は、１枚
のプリント基板にＶ.24/Ｖ.28 ドライバ・レシーバ回路
とＶ.35 ドライバ・レシーバ回路を任意に構成すること
を可能にしたインタフェース回路を提供することにあ
る。
【０００４】
【課題を解決するための手段】本発明のインタフェース
回路は、クロック出力端子、データ出力端子、及びデー
タ入力端子に夫々Ｖ.35 用及びＶ.24/Ｖ.28 用の各クロ
ック出力ドライバ、データ出力ドライバ、データ入力レ
シーバを並列に接続し、かつ各ドライバとレシーバを夫
々Ｖ.35 ポート及びＶ.24/Ｖ.28 ポートに設けたクロッ
ク出力端子、データ出力端子、及びデータ入力端子に接
続し、一方制御出力端子及び制御入力端子にはＶ.35 用
及びＶ.24/Ｖ.28 用で兼用する制御用ドライバと制御用
レシーバを接続し、かつこれらを各ポートの制御出力端
子及び制御入力端子に夫々接続する。又、１枚のプリン
ト基板に前記兼用インタフェース回路を搭載し、かつこ
のプリント基板にはＶ.35 用及びＶ.24/Ｖ.28 用の各コ
ネクタを選択的に搭載可能な実装穴を開設する。
回路は、クロック出力端子、データ出力端子、及びデー
タ入力端子に夫々Ｖ.35 用及びＶ.24/Ｖ.28 用の各クロ
ック出力ドライバ、データ出力ドライバ、データ入力レ
シーバを並列に接続し、かつ各ドライバとレシーバを夫
々Ｖ.35 ポート及びＶ.24/Ｖ.28 ポートに設けたクロッ
ク出力端子、データ出力端子、及びデータ入力端子に接
続し、一方制御出力端子及び制御入力端子にはＶ.35 用
及びＶ.24/Ｖ.28 用で兼用する制御用ドライバと制御用
レシーバを接続し、かつこれらを各ポートの制御出力端
子及び制御入力端子に夫々接続する。又、１枚のプリン
ト基板に前記兼用インタフェース回路を搭載し、かつこ
のプリント基板にはＶ.35 用及びＶ.24/Ｖ.28 用の各コ
ネクタを選択的に搭載可能な実装穴を開設する。
【０００５】
【作用】本発明によれば、１枚のプリント基板にＶ.35
用回路とＶ.24/Ｖ.28 用回路を構成し、かつ両者に共通
な回路を兼用させ、しかもいずれかのコネクタを選択し
て搭載することで、設計、製造の容易化が可能となる。
用回路とＶ.24/Ｖ.28 用回路を構成し、かつ両者に共通
な回路を兼用させ、しかもいずれかのコネクタを選択し
て搭載することで、設計、製造の容易化が可能となる。
【０００６】
【実施例】次に、本発明を図面を参照して説明する。図
１は本発明の一実施例の回路構成を示すブロック図であ
る。クロック出力端子１にはＶ.35 用クロック出力ドラ
イバ１６とＶ.24/Ｖ.28 用クロック出力ドライバ１７を
並列に接続し、夫々をＶ.35 ポートのクロック出力端子
６、Ｖ.24/Ｖ.28 ポートのクロック出力端子１１に接続
している。又、データ出力端子２には、Ｖ.35 用データ
出力ドライバ１８とＶ.24/Ｖ.28 用データ出力ドライバ
１９を並列に接続し、夫々を各ポートのデータ出力端子
７，１２に接続している。更に、データ入力端子５に
も、Ｖ.35 用データ入力レシーバ２２とＶ.24/Ｖ.28 用
データ入力レシーバ２３を並列接続し、夫々を各ポート
のデータ入力端子１０，１５に接続している。
１は本発明の一実施例の回路構成を示すブロック図であ
る。クロック出力端子１にはＶ.35 用クロック出力ドラ
イバ１６とＶ.24/Ｖ.28 用クロック出力ドライバ１７を
並列に接続し、夫々をＶ.35 ポートのクロック出力端子
６、Ｖ.24/Ｖ.28 ポートのクロック出力端子１１に接続
している。又、データ出力端子２には、Ｖ.35 用データ
出力ドライバ１８とＶ.24/Ｖ.28 用データ出力ドライバ
１９を並列に接続し、夫々を各ポートのデータ出力端子
７，１２に接続している。更に、データ入力端子５に
も、Ｖ.35 用データ入力レシーバ２２とＶ.24/Ｖ.28 用
データ入力レシーバ２３を並列接続し、夫々を各ポート
のデータ入力端子１０，１５に接続している。
【０００７】一方、制御出力端子３には１つの制御用ド
ライバ２０をＶ.35用及びＶ.24/Ｖ.28 用に兼用して設
けており、その上で各ポートの制御出力端子８，１３に
夫々接続している。同様に制御入力端子４には１つの制
御用レシーバ２１を両者に兼用して設けており、その上
で各ポートの制御入力端子９，１４に夫々接続してい
る。又、この回路を搭載するプリント基板は、図２に示
す規格で構成し、Ｖ.35 用及びＶ.24/Ｖ.28 用のいずれ
のコネクタも取着可能に構成している。
ライバ２０をＶ.35用及びＶ.24/Ｖ.28 用に兼用して設
けており、その上で各ポートの制御出力端子８，１３に
夫々接続している。同様に制御入力端子４には１つの制
御用レシーバ２１を両者に兼用して設けており、その上
で各ポートの制御入力端子９，１４に夫々接続してい
る。又、この回路を搭載するプリント基板は、図２に示
す規格で構成し、Ｖ.35 用及びＶ.24/Ｖ.28 用のいずれ
のコネクタも取着可能に構成している。
【０００８】この構成によれば、データ通信速度に制約
を受けない制御用ドライバ２０と制御用レシーバ２１を
Ｖ.35 とＶ.24/Ｖ.28 の両方に兼用し、データ通信速度
に制約を受けるクロックやデータのドライバ１６〜１９
とレシーバ２２，２３をＶ.35 とＶ.24/Ｖ.28 で区別す
ることで、両回路を１枚のプリント基板に構成した場合
には、制御用ドライバ２０と制御用レシーバ２１を夫々
１つずつ省略することが可能となる。そして、Ｖ.35 用
又はＶ.24/Ｖ.28 用のいずれかのコネクタを搭載した上
で、各端子に対する接続を行えば、１枚のプリント基板
をＶ.35 用或いはＶ.24/Ｖ.28 用として任意に設定する
ことが可能となる。
を受けない制御用ドライバ２０と制御用レシーバ２１を
Ｖ.35 とＶ.24/Ｖ.28 の両方に兼用し、データ通信速度
に制約を受けるクロックやデータのドライバ１６〜１９
とレシーバ２２，２３をＶ.35 とＶ.24/Ｖ.28 で区別す
ることで、両回路を１枚のプリント基板に構成した場合
には、制御用ドライバ２０と制御用レシーバ２１を夫々
１つずつ省略することが可能となる。そして、Ｖ.35 用
又はＶ.24/Ｖ.28 用のいずれかのコネクタを搭載した上
で、各端子に対する接続を行えば、１枚のプリント基板
をＶ.35 用或いはＶ.24/Ｖ.28 用として任意に設定する
ことが可能となる。
【０００９】
【発明の効果】以上説明したように本発明は、データ通
信速度に制約を受けない制御用ドライバとレシーバを
Ｖ.35 とＶ.24/Ｖ.28 の両方に兼用し、データ通信速度
に制約を受けるクロックやデータのドライバとレシーバ
を両者で区別することで、１枚のプリント基板にＶ.35
用ドライバ・レシーバ回路と、Ｖ.24/Ｖ.28 用ドライバ
・レシーバ回路を構成することができ、プリント基板の
設計、製造は１種類で済み、かつ制御用ドライバとレシ
ーバを省略することができる効果がある。
信速度に制約を受けない制御用ドライバとレシーバを
Ｖ.35 とＶ.24/Ｖ.28 の両方に兼用し、データ通信速度
に制約を受けるクロックやデータのドライバとレシーバ
を両者で区別することで、１枚のプリント基板にＶ.35
用ドライバ・レシーバ回路と、Ｖ.24/Ｖ.28 用ドライバ
・レシーバ回路を構成することができ、プリント基板の
設計、製造は１種類で済み、かつ制御用ドライバとレシ
ーバを省略することができる効果がある。
【図１】本発明の一実施例の回路構成を示すブロック図
である。
である。
【図２】本発明の一実施例におけるプリント基板の実装
穴寸法図である。
穴寸法図である。
【図３】従来のＶ.24/Ｖ.28 用回路のブロック図であ
る。
る。
【図４】従来のＶ.35 用回路のブロック図である。
【図５】従来のＶ.24/Ｖ.28 用プリント基板の実装穴寸
法図である。
法図である。
【図６】従来のＶ.35 用プリント基板の実装穴寸法図で
ある。
ある。
１ クロック出力端子 ２ データ出力端子 ３ 制御出力端子 ４ 制御入力端子 ５ データ入力端子
Claims (2)
- 【請求項１】 クロック出力端子、データ出力端子、及
びデータ入力端子に夫々Ｖ.35 用及びＶ.24/Ｖ.28 用の
各クロック出力ドライバ、データ出力ドライバ、データ
入力レシーバを並列に接続し、かつ各ドライバとレシー
バを夫々Ｖ.35 ポート及びＶ.24/Ｖ.28 ポートに設けた
クロック出力端子、データ出力端子、及びデータ入力端
子に接続し、一方制御出力端子及び制御入力端子には
Ｖ.35 用及びＶ.24/Ｖ.28 用で兼用する制御用ドライバ
と制御用レシーバを接続し、かつこれらを各ポートの制
御出力端子及び制御入力端子に夫々接続したことを特徴
とするＶ.24/Ｖ.28 ・Ｖ.35 兼用インタフェース回路。 - 【請求項２】 １枚のプリント基板に前記兼用インタフ
ェース回路を搭載し、かつこのプリント基板にはＶ.35
用及びＶ.24/Ｖ.28 用の各コネクタを選択的に搭載可能
な実装穴を開設してなる請求項１のＶ.24/Ｖ.28 ・Ｖ.3
5 兼用インタフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276451A JP2833890B2 (ja) | 1991-09-30 | 1991-09-30 | Ｖ．２４／ｖ．２８ ・ｖ．３５ 兼用インタフェース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3276451A JP2833890B2 (ja) | 1991-09-30 | 1991-09-30 | Ｖ．２４／ｖ．２８ ・ｖ．３５ 兼用インタフェース回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0588802A true JPH0588802A (ja) | 1993-04-09 |
| JP2833890B2 JP2833890B2 (ja) | 1998-12-09 |
Family
ID=17569620
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3276451A Expired - Fee Related JP2833890B2 (ja) | 1991-09-30 | 1991-09-30 | Ｖ．２４／ｖ．２８ ・ｖ．３５ 兼用インタフェース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2833890B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255038A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | Ｖ２４／ｖ２８、ｖ３５共有インタフェース・システム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204714A (ja) * | 1990-01-08 | 1991-09-06 | Hitachi Ltd | 情報処理装置の周辺機器接続用コネクタ |
-
1991
- 1991-09-30 JP JP3276451A patent/JP2833890B2/ja not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204714A (ja) * | 1990-01-08 | 1991-09-06 | Hitachi Ltd | 情報処理装置の周辺機器接続用コネクタ |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08255038A (ja) * | 1995-03-17 | 1996-10-01 | Nec Corp | Ｖ２４／ｖ２８、ｖ３５共有インタフェース・システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2833890B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3800937B2 (ja) | ブリッジボード | |
| JPH0588802A (ja) | Ｖ．２４／ｖ．２８ ・ｖ．３５ 兼用インタフエース回路 | |
| JPH0582958A (ja) | プリント基板における回路形成方法 | |
| JP3059306B2 (ja) | Ｄｉｐスイッチ付きコネクタ | |
| JPH114049A (ja) | 電子回路基板 | |
| JPH0719164Y2 (ja) | Ｉｃの端子構造 | |
| JP2503463Y2 (ja) | シ―ケンスコントロ―ラの周辺装置接続回路 | |
| JPH11329639A (ja) | コントローラの実装方法 | |
| JP2002352882A (ja) | 表面実装コネクタの実装方法 | |
| JPH0567080B2 (ja) | ||
| JP3008198B2 (ja) | アダプタ | |
| JPH0347351Y2 (ja) | ||
| JPH0588801A (ja) | プログラム式インターフエイス回路 | |
| JPH04276698A (ja) | 共通バス分離型バックワイヤリングボード | |
| JPH06275974A (ja) | 電子回路基板集合体装置 | |
| JPS63172450A (ja) | 配線用モジユ−ル | |
| JPH05152704A (ja) | 混成集積回路の実装方法 | |
| JPS6366988A (ja) | 割り基板 | |
| JPS6237492B2 (ja) | ||
| JPH1132261A (ja) | 映像信号入力装置 | |
| JPH10170770A (ja) | 光送受信器用コネクタ | |
| JPH0387959A (ja) | バススロット構造 | |
| JPH01270385A (ja) | 共通信号入力用基板 | |
| JPH10294538A (ja) | 配線基板構造 | |
| JPH01283614A (ja) | 入出力インターフェースカード |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |