JPH0719164Y2 - Ｉｃの端子構造 - Google Patents
Ｉｃの端子構造Info
- Publication number
- JPH0719164Y2 JPH0719164Y2 JP9903691U JP9903691U JPH0719164Y2 JP H0719164 Y2 JPH0719164 Y2 JP H0719164Y2 JP 9903691 U JP9903691 U JP 9903691U JP 9903691 U JP9903691 U JP 9903691U JP H0719164 Y2 JPH0719164 Y2 JP H0719164Y2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- input terminal
- output terminal
- terminals
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】
【産業上の利用分野】本考案は、基板に実装されるＩＣ
の端子構造に関するものである。
の端子構造に関するものである。
【０００２】
【従来の技術】従来、基板に複数のＩＣを搭載して所望
の機能を有する装置を構成することが行われている。こ
の基板に搭載されるＩＣが複数のチャンネルのデータを
処理できるものである場合、一つの基板でそのチャンネ
ル数までのデータを処理でき、個々のチャンネル毎に基
板を用意するよりも小形に形成でき、また経済性も良い
装置を構成できる。
の機能を有する装置を構成することが行われている。こ
の基板に搭載されるＩＣが複数のチャンネルのデータを
処理できるものである場合、一つの基板でそのチャンネ
ル数までのデータを処理でき、個々のチャンネル毎に基
板を用意するよりも小形に形成でき、また経済性も良い
装置を構成できる。
【０００３】ところが、それで処理できるチャンネル数
以上のチャンネル数の信号を処理しなければならなくな
った場合、通常は同じ基板を増設する。しかし、そのま
ま増設したのでは取付スペースが倍になり、小型化でき
ない。そこで、図３に示すように同じ基板を用意し、そ
れにカバーを取り付けた上、対向させて重ね合わせ、そ
の両端にリードフレームを挿入することによって一つの
装置として構成している。このようにすると若干厚みは
増加するものの、取付スペースが増加するという問題が
起こらないので、小形に構成することができる。
以上のチャンネル数の信号を処理しなければならなくな
った場合、通常は同じ基板を増設する。しかし、そのま
ま増設したのでは取付スペースが倍になり、小型化でき
ない。そこで、図３に示すように同じ基板を用意し、そ
れにカバーを取り付けた上、対向させて重ね合わせ、そ
の両端にリードフレームを挿入することによって一つの
装置として構成している。このようにすると若干厚みは
増加するものの、取付スペースが増加するという問題が
起こらないので、小形に構成することができる。
【０００４】
【考案が解決しようとする課題】しかしながらこの装置
に使用するＩＣは表側の基板にも、裏側の基板にも同じ
ＩＣを使用するので、図４に示すように表側の基板と裏
側の基板はパターンが変わってしまい、また、入力信号
線がデータバスを横切るのでクロストークの問題が生ず
るという課題を有していた。
に使用するＩＣは表側の基板にも、裏側の基板にも同じ
ＩＣを使用するので、図４に示すように表側の基板と裏
側の基板はパターンが変わってしまい、また、入力信号
線がデータバスを横切るのでクロストークの問題が生ず
るという課題を有していた。
【０００５】本考案はこのような状況に鑑みてなされた
もので、入力信号線とデータバスの信号線が交差しない
ようにＩＣの端子を構成するものである。
もので、入力信号線とデータバスの信号線が交差しない
ようにＩＣの端子を構成するものである。
【０００６】
【課題を解決するための手段】このような課題を解決す
るために本考案は、第１の辺に配置された第１の入力端
子と第１の辺に対向する第２の辺に配置さ第１の出力端
子と、第２の辺に配置され第１の入力端子と同一機能を
有する第２の入力端子と、第１の辺に配置され第２の出
力端子と同一機能を有する第２の出力端子を備えたもの
である。
るために本考案は、第１の辺に配置された第１の入力端
子と第１の辺に対向する第２の辺に配置さ第１の出力端
子と、第２の辺に配置され第１の入力端子と同一機能を
有する第２の入力端子と、第１の辺に配置され第２の出
力端子と同一機能を有する第２の出力端子を備えたもの
である。
【０００７】
【作用】入力端子および出力端子は同一機能のものが対
向する辺に設けられているのでそれぞれ最も近い端子を
選択することにより、不要に迂回するルートを通過する
必要がなく、信号線の交差によるクロストークが発生し
ない。
向する辺に設けられているのでそれぞれ最も近い端子を
選択することにより、不要に迂回するルートを通過する
必要がなく、信号線の交差によるクロストークが発生し
ない。
【０００８】
【実施例】図１は本考案の一実施例を示す平面図であ
り、これは本考案をゲートアレイに適用したものであ
る。ゲートアレイの左側の辺（第１の辺）にはＡチャン
ネルの入力端子（第１の入力端子）およびＢチャンネル
の出力端子（第２の出力端子であり、この例ではチャン
ネルセレクタとして使用している）が設けられている。
り、これは本考案をゲートアレイに適用したものであ
る。ゲートアレイの左側の辺（第１の辺）にはＡチャン
ネルの入力端子（第１の入力端子）およびＢチャンネル
の出力端子（第２の出力端子であり、この例ではチャン
ネルセレクタとして使用している）が設けられている。
【０００９】ゲートアレイの右側の辺（第２の辺）には
Ｂチャンネルの入力端子（第２の入力端子）およびＡチ
ャンネルの出力端子（第１の出力端子）が設けられてい
る。
Ｂチャンネルの入力端子（第２の入力端子）およびＡチ
ャンネルの出力端子（第１の出力端子）が設けられてい
る。
【００１０】このように構成したゲートアレイは対向す
る辺のそれぞれに同一機能の入力端子および出力端子を
有しているので、図２に示すように表面の配線パターン
は左側の入力端子および右側の出力端子を使用し、裏面
の配線パターンは右側の入力端子および左側の出力端子
を使用する。
る辺のそれぞれに同一機能の入力端子および出力端子を
有しているので、図２に示すように表面の配線パターン
は左側の入力端子および右側の出力端子を使用し、裏面
の配線パターンは右側の入力端子および左側の出力端子
を使用する。
【００１１】前述したように、入力端子および出力端子
は同一機能のものであるからどちらの端子に接続しても
ゲートアレイの機能は同一となる。そしてこのように最
も近い端子を使用することによって従来発生していた入
力線とデータバスの交差が発生しなくなり、交差にとも
なうクロストークも発生しない。また、表面および裏面
の基板とも全く同一形状の配線を行うことができるの
で、特性も同じものを得ることができる。
は同一機能のものであるからどちらの端子に接続しても
ゲートアレイの機能は同一となる。そしてこのように最
も近い端子を使用することによって従来発生していた入
力線とデータバスの交差が発生しなくなり、交差にとも
なうクロストークも発生しない。また、表面および裏面
の基板とも全く同一形状の配線を行うことができるの
で、特性も同じものを得ることができる。
【００１２】なお、図１に示すようにデータバス用端子
は入力線および出力線が設けられる辺以外の辺、この例
では下側の辺に設けられている。これは図２に示すよう
に他のＩＣのデータバス用の端子も下側の辺に設けられ
ており、この端子に接続し易くするものであり、他のＩ
Ｃのデータバス用の端子が上側の辺に設けられていると
きは、図１のデータバス用端子も上側に設ければ良い。
は入力線および出力線が設けられる辺以外の辺、この例
では下側の辺に設けられている。これは図２に示すよう
に他のＩＣのデータバス用の端子も下側の辺に設けられ
ており、この端子に接続し易くするものであり、他のＩ
Ｃのデータバス用の端子が上側の辺に設けられていると
きは、図１のデータバス用端子も上側に設ければ良い。
【００１３】
【考案の効果】以上説明したように本考案は、対向する
辺に同一機能の端子を引き出すようにしたので、最も近
い配線ルートを選択して配線をする事ができるようにな
り、このため入出力線の交差が起こらず、これによって
配線の交差によるクロストークが発生しない。そして、
基板を重ねる構造の装置を製作する場合、両基板とも全
く同じ配線形状とする事ができることから、両基板の特
性を揃えることができるという効果を有する。
辺に同一機能の端子を引き出すようにしたので、最も近
い配線ルートを選択して配線をする事ができるようにな
り、このため入出力線の交差が起こらず、これによって
配線の交差によるクロストークが発生しない。そして、
基板を重ねる構造の装置を製作する場合、両基板とも全
く同じ配線形状とする事ができることから、両基板の特
性を揃えることができるという効果を有する。
【図１】本考案をゲートアレイに適用した時の一実施例
を示す平面図
を示す平面図
【図２】図１の構成のゲートアレイを用いて構成した装
置の配線パターンの一実施例を示す回路図
置の配線パターンの一実施例を示す回路図
【図３】基板を重ね合わせる装置の製作工程を表す工程
図
図
【図４】従来の端子構造を取るゲートアレイを用いて構
成した装置の配線パターンの一例を示す回路図
成した装置の配線パターンの一例を示す回路図
Claims (1)
- 【請求項１】 基板に実装されその基板を裏表重ねるこ
とによって使用する装置に使用されるＩＣの端子構造に
おいて、 第１の辺に配置された第１の入力端子と第１の辺に対向
する第２の辺に配置された第１の出力端子と、 前記第２の辺に配置され前記第１の入力端子と同一機能
を有する第２の入力端子と、 前記第１の辺に配置され前記第２の出力端子と同一機能
を有する第２の出力端子を備えたことを特徴とするＩＣ
の端子構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9903691U JPH0719164Y2 (ja) | 1991-11-06 | 1991-11-06 | Ｉｃの端子構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9903691U JPH0719164Y2 (ja) | 1991-11-06 | 1991-11-06 | Ｉｃの端子構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0541150U JPH0541150U (ja) | 1993-06-01 |
| JPH0719164Y2 true JPH0719164Y2 (ja) | 1995-05-01 |
Family
ID=14236192
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9903691U Expired - Lifetime JPH0719164Y2 (ja) | 1991-11-06 | 1991-11-06 | Ｉｃの端子構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719164Y2 (ja) |
-
1991
- 1991-11-06 JP JP9903691U patent/JPH0719164Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0541150U (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4942453A (en) | IC package | |
| JPH06334104A (ja) | 等長等負荷バス配線 | |
| US6703706B2 (en) | Concurrent electrical signal wiring optimization for an electronic package | |
| JPS61131498A (ja) | 終端回路配線構造 | |
| JPH07202359A (ja) | 回路基板 | |
| US4746965A (en) | Integrated semiconductor circuit device | |
| US4949057A (en) | Distributed constant type delay line device and a manufacturing method thereof | |
| JPH0541150U (ja) | Ｉｃの端子構造 | |
| JP2940045B2 (ja) | 半導体集積回路 | |
| JP2694880B2 (ja) | Ｉｃカード | |
| JPS62237750A (ja) | 半導体モジユ−ル素子 | |
| JP2877358B2 (ja) | 多段接続スイッチ網 | |
| JPS60134462A (ja) | 集積化半導体論理回路装置 | |
| JPH0475665B2 (ja) | ||
| JPS60127797A (ja) | 多層プリント配線基板 | |
| JPH0619692B2 (ja) | ラジアル・バス | |
| JP2857823B2 (ja) | 回路基板に対する電子部品の実装構造 | |
| JPH03179769A (ja) | 半導体接続方法 | |
| JPH01170087A (ja) | 印刷基板 | |
| JPS583398B2 (ja) | 信号線パタ−ン配列方法 | |
| JPH0666403B2 (ja) | 半導体素子の実装構造 | |
| JPS60254696A (ja) | 電子回路パツケ−ジ | |
| JPS62179735A (ja) | 電子回路チツプ | |
| JPH0682569B2 (ja) | 抵抗アレー | |
| JPH04112553A (ja) | 集積回路 |