JPH0588937A - アドレストレース回路 - Google Patents
アドレストレース回路Info
- Publication number
- JPH0588937A JPH0588937A JP3248640A JP24864091A JPH0588937A JP H0588937 A JPH0588937 A JP H0588937A JP 3248640 A JP3248640 A JP 3248640A JP 24864091 A JP24864091 A JP 24864091A JP H0588937 A JPH0588937 A JP H0588937A
- Authority
- JP
- Japan
- Prior art keywords
- address
- atm
- address trace
- memory
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【目的】アドレストレースの停止・再開個所を明確に
し、少量のアドレスメモリで長時間のアドレストレース
の停止状態も監視可能なアドレストレース回路を提供す
ること。 【構成】アドレストレース回路１０は、プログラムの実
行アドレスを格納するＡＴＭ１と、プロセッサによるプ
ログラムの読出し時、該当のプログラムのアドレスをＡ
ＴＭ１に格納するＡＴＭ書込み制御部２およびＡＴＭポ
インタ３と、ＡＴＭ１へのアドレス格納の開始および停
止を指示するＡＴＭ起動制御部４と、ＡＴＭ起動制御手
段４がＡＴＭ１にアドレス格納の停止を指示すると、Ａ
ＴＭ１にアドレスに代えて特定のパターン情報を出力し
ＡＴＭ書込み制御部２に対し、ＡＴＭ１への書込みを指
示するＡＴＭオフパターン制御部５と、コマンド列を格
納する制御メモリ６と、制御メモリ６から読出したコマ
ンドを実行するコマンド実行部７と、コマンドのアドレ
スを示すプログラムカウンタ８とからなる。
し、少量のアドレスメモリで長時間のアドレストレース
の停止状態も監視可能なアドレストレース回路を提供す
ること。 【構成】アドレストレース回路１０は、プログラムの実
行アドレスを格納するＡＴＭ１と、プロセッサによるプ
ログラムの読出し時、該当のプログラムのアドレスをＡ
ＴＭ１に格納するＡＴＭ書込み制御部２およびＡＴＭポ
インタ３と、ＡＴＭ１へのアドレス格納の開始および停
止を指示するＡＴＭ起動制御部４と、ＡＴＭ起動制御手
段４がＡＴＭ１にアドレス格納の停止を指示すると、Ａ
ＴＭ１にアドレスに代えて特定のパターン情報を出力し
ＡＴＭ書込み制御部２に対し、ＡＴＭ１への書込みを指
示するＡＴＭオフパターン制御部５と、コマンド列を格
納する制御メモリ６と、制御メモリ６から読出したコマ
ンドを実行するコマンド実行部７と、コマンドのアドレ
スを示すプログラムカウンタ８とからなる。
Description
【０００１】
【産業上の利用分野】本発明はアドレストレース回路に
関し、特にプロセッサがメモリ上のプログラムを読出し
順次処理する処理装置のアドレストレース回路に関す
る。
関し、特にプロセッサがメモリ上のプログラムを読出し
順次処理する処理装置のアドレストレース回路に関す
る。
【０００２】
【従来の技術】従来のアドレストレース回路は、プロセ
ッサによるメモリ上のプログラムの読出し時、該当のプ
ログラムのアドレスをアドレストレースメモリに順次格
納する手段と、アドレストレースメモリにアドレス格納
の開始および停止を指示する手段とを持っていた。
ッサによるメモリ上のプログラムの読出し時、該当のプ
ログラムのアドレスをアドレストレースメモリに順次格
納する手段と、アドレストレースメモリにアドレス格納
の開始および停止を指示する手段とを持っていた。
【０００３】
【発明が解決しようとする課題】上述した従来のアドレ
ストレース回路は、アドレストレースを停止所と再開し
た所とが連続しているので、装置の評価や障害時等、ア
ドレストレースの結果をみて解析するとき見難いという
問題点がある。又、図４のアドレストレースを実行する
プログラムの一例を示す流れ図のように、アドレス１０
１２から１０１４の間で分岐コマンドの条件がＹｅｓと
なるのを待つループ構造となっていて、条件がＹｅｓと
なるまでの待時間が長い場合には、アドレストレースを
停止していないとアドレスメモリがすべてループしてい
るアドレスで一杯になるので解析不可能となり、一方ア
ドレストレースを停止しているとループした回数が解ら
ないので分岐コマンドの条件がＹｅｓとなるまでの待時
間が解らず、待時間が重要な意味を持つ場合などはアド
レストレースによって評価や障害解析を行うことが不可
能になるという問題点がある。
ストレース回路は、アドレストレースを停止所と再開し
た所とが連続しているので、装置の評価や障害時等、ア
ドレストレースの結果をみて解析するとき見難いという
問題点がある。又、図４のアドレストレースを実行する
プログラムの一例を示す流れ図のように、アドレス１０
１２から１０１４の間で分岐コマンドの条件がＹｅｓと
なるのを待つループ構造となっていて、条件がＹｅｓと
なるまでの待時間が長い場合には、アドレストレースを
停止していないとアドレスメモリがすべてループしてい
るアドレスで一杯になるので解析不可能となり、一方ア
ドレストレースを停止しているとループした回数が解ら
ないので分岐コマンドの条件がＹｅｓとなるまでの待時
間が解らず、待時間が重要な意味を持つ場合などはアド
レストレースによって評価や障害解析を行うことが不可
能になるという問題点がある。
【０００４】本発明の目的は、アドレストレースを停止
した所と再開した所とを明確にし、少量のアドレスメモ
リで長時間のアドレストレースの停止状態も監視可能な
アドレストレース回路を提供することにある。
した所と再開した所とを明確にし、少量のアドレスメモ
リで長時間のアドレストレースの停止状態も監視可能な
アドレストレース回路を提供することにある。
【０００５】
【課題を解決するための手段】本発明のアドレストレー
ス回路は、プロセッサがメモリ上のプログラムを読出し
順次処理する処理装置のアドレストレース回路におい
て、前記プログラムの実行アドレスを格納するアドレス
トレースメモリと、前記プロセッサによるメモリ上のプ
ログラムの読出し時該当のプログラムのアドレスを前記
アドレストレースメモリに格納するアドレストレースメ
モリ書込み制御手段と、前記アドレストレースメモリへ
のアドレス格納の開始および停止を指示するアドレスト
レースメモリ起動制御手段と、前記アドレストレースメ
モリ起動制御手段が前記アドレストレースメモリにアド
レス格納の停止を指示すると前記アドレストレースメモ
リにアドレスに代えて特定のパターン情報を出力し前記
アドレストレースメモリ書込み制御手段に対し前記アド
レストレースメモリへの書込みを指示するアドレストレ
ースメモリオフパターン制御手段とを有する構成であ
る。
ス回路は、プロセッサがメモリ上のプログラムを読出し
順次処理する処理装置のアドレストレース回路におい
て、前記プログラムの実行アドレスを格納するアドレス
トレースメモリと、前記プロセッサによるメモリ上のプ
ログラムの読出し時該当のプログラムのアドレスを前記
アドレストレースメモリに格納するアドレストレースメ
モリ書込み制御手段と、前記アドレストレースメモリへ
のアドレス格納の開始および停止を指示するアドレスト
レースメモリ起動制御手段と、前記アドレストレースメ
モリ起動制御手段が前記アドレストレースメモリにアド
レス格納の停止を指示すると前記アドレストレースメモ
リにアドレスに代えて特定のパターン情報を出力し前記
アドレストレースメモリ書込み制御手段に対し前記アド
レストレースメモリへの書込みを指示するアドレストレ
ースメモリオフパターン制御手段とを有する構成であ
る。
【０００６】本発明のアドレストレース回路は、アドレ
ストレースメモリの停止中にプロセッサが処理したコマ
ンド数を計数し前記アドレストレースメモリに対して特
定のパターン情報を書込んだ後に前記計数した値の書込
みを指示するステップカウント制御手段を有してもよ
い。
ストレースメモリの停止中にプロセッサが処理したコマ
ンド数を計数し前記アドレストレースメモリに対して特
定のパターン情報を書込んだ後に前記計数した値の書込
みを指示するステップカウント制御手段を有してもよ
い。
【０００７】本発明のアドレストレース回路は、アドレ
ストレースメモリの停止中にプロセッサが処理したコマ
ンドの中の予め定める特定のコマンドのみを選択して計
数し前記アドレストレースメモリに対して特定のパター
ン情報を書込んだ後に前記計数した値の書込みを指示す
るループカウント制御手段を有してもよい。
ストレースメモリの停止中にプロセッサが処理したコマ
ンドの中の予め定める特定のコマンドのみを選択して計
数し前記アドレストレースメモリに対して特定のパター
ン情報を書込んだ後に前記計数した値の書込みを指示す
るループカウント制御手段を有してもよい。
【０００８】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【０００９】図１は本発明の第１の実施例のブロック図
である。
である。
【００１０】第１の実施例のアドレストレース回路１０
は、プログラムの実行アドレスを格納するアドレストレ
ースメモリ（以下ＡＴＭと記す）１と、プロセッサによ
るメモリ上のプログラムの読出し時該当のプログラムの
アドレスをＡＴＭ１に格納するＡＴＭ書込み制御手段を
構成するＡＴＭ書込み制御部２およびＡＴＭポインタ３
と、ＡＴＭ１へのアドレス格納の開始および停止を指示
するＡＴＭ起動制御手段を構成するＡＴＭ起動制御部４
と、ＡＴＭ起動制御手段４がＡＴＭ１にアドレス格納の
停止を指示すると、ＡＴＭ１にアドレスに代えて特定の
パターン情報を出力しＡＴＭ書込み制御部２に対し、Ａ
ＴＭ１への書込みを指示するＡＴＭオフパターン制御手
段を構成するＡＴＭオフパターン制御部５と、コマンド
列を格納する制御メモリ６と、制御メモリ６から読出し
たコマンドを実行するコマンド実行部７と、コマンドの
アドレスを示すプログラムカウンタ８とからなる。プロ
グラムカウンタの値は、コマンド実行部７がコマンドを
実行するごとに更新する。
は、プログラムの実行アドレスを格納するアドレストレ
ースメモリ（以下ＡＴＭと記す）１と、プロセッサによ
るメモリ上のプログラムの読出し時該当のプログラムの
アドレスをＡＴＭ１に格納するＡＴＭ書込み制御手段を
構成するＡＴＭ書込み制御部２およびＡＴＭポインタ３
と、ＡＴＭ１へのアドレス格納の開始および停止を指示
するＡＴＭ起動制御手段を構成するＡＴＭ起動制御部４
と、ＡＴＭ起動制御手段４がＡＴＭ１にアドレス格納の
停止を指示すると、ＡＴＭ１にアドレスに代えて特定の
パターン情報を出力しＡＴＭ書込み制御部２に対し、Ａ
ＴＭ１への書込みを指示するＡＴＭオフパターン制御手
段を構成するＡＴＭオフパターン制御部５と、コマンド
列を格納する制御メモリ６と、制御メモリ６から読出し
たコマンドを実行するコマンド実行部７と、コマンドの
アドレスを示すプログラムカウンタ８とからなる。プロ
グラムカウンタの値は、コマンド実行部７がコマンドを
実行するごとに更新する。
【００１１】次に動作について説明する。
【００１２】ここで図４に示すようなプログラムを実行
する場合を考えると、コマンド０でのアドレストレース
ＯＮ指示で、コマンド実行部７からＡＴＭ起動制御部４
に指示が出て、ＡＴＭ起動制御部４は、出力信号を
“１”に保持し、ＡＴＭ書込み制御部２を起動する。Ａ
ＴＭ書込み制御部２は、入力信号が“１”の間プログラ
ムカウンタ８の出力アドレスを、ＡＴＭポインタ３のア
ドレスでＡＴＭ１に書込み、ＡＴＭポインタ３の値を更
新することを繰返し、アドレストレースを実行してい
く。
する場合を考えると、コマンド０でのアドレストレース
ＯＮ指示で、コマンド実行部７からＡＴＭ起動制御部４
に指示が出て、ＡＴＭ起動制御部４は、出力信号を
“１”に保持し、ＡＴＭ書込み制御部２を起動する。Ａ
ＴＭ書込み制御部２は、入力信号が“１”の間プログラ
ムカウンタ８の出力アドレスを、ＡＴＭポインタ３のア
ドレスでＡＴＭ１に書込み、ＡＴＭポインタ３の値を更
新することを繰返し、アドレストレースを実行してい
く。
【００１３】このアドレストレースを実行している状態
の中で、図４のコマンド１１でアドレストレースＯＦＦ
の指示を受けると、ＡＴＭ起動制御部４は、出力信号を
“０”にしてこの状態を保持する。ＡＴＭ起動制御部４
の出力信号が“１”から“０”に変化すると、ＡＴＭオ
フパターン制御部５の出力が１クロックの間“１”とな
り、ＡＴＭ１への入力アドレスを１クロックの間“０”
に固定すると共に、ＡＴＭ書込み制御部２を起動して、
ＡＴＭ１にアドレス値が“オール０”のパターンを１つ
だけ書込んでＡＴＭポインタ３の値を更新した後、図４
のコマンド１４でＮＯに分岐している間アドレストレー
スは停止した状態となる。
の中で、図４のコマンド１１でアドレストレースＯＦＦ
の指示を受けると、ＡＴＭ起動制御部４は、出力信号を
“０”にしてこの状態を保持する。ＡＴＭ起動制御部４
の出力信号が“１”から“０”に変化すると、ＡＴＭオ
フパターン制御部５の出力が１クロックの間“１”とな
り、ＡＴＭ１への入力アドレスを１クロックの間“０”
に固定すると共に、ＡＴＭ書込み制御部２を起動して、
ＡＴＭ１にアドレス値が“オール０”のパターンを１つ
だけ書込んでＡＴＭポインタ３の値を更新した後、図４
のコマンド１４でＮＯに分岐している間アドレストレー
スは停止した状態となる。
【００１４】この後、図４のコマンド１４でＹｅｓに分
岐し、コマンド１５を実行してアドレストレースＯＮの
指示がでると、ＡＴＭ起動制御部４は、次に実行するコ
マンドから出力信号を“１”にし、この状態を保持して
アドレストレースを再開する。
岐し、コマンド１５を実行してアドレストレースＯＮの
指示がでると、ＡＴＭ起動制御部４は、次に実行するコ
マンドから出力信号を“１”にし、この状態を保持して
アドレストレースを再開する。
【００１５】図５は第１の実施例のアドレストレースメ
モリの格納内容を説明する説明図である。
モリの格納内容を説明する説明図である。
【００１６】一連のアドレス値の途中にアドレス値が
“オール０”のパターン（アドレストレースＯＦＦパタ
ーン）を示してある。ここが分岐の境目である。
“オール０”のパターン（アドレストレースＯＦＦパタ
ーン）を示してある。ここが分岐の境目である。
【００１７】図２は本発明の第２の実施例のブロック図
である。
である。
【００１８】第２の実施例のアドレストレース回路２０
は、第１の実施例の構成に、ＡＴＭ１の停止中にプロセ
ッサが処理したコマンド数を計数し、ＡＴＭ１に対して
特定のパターン情報を書込んだ後に、計数したコマンド
数の書込みを指示するステップカウント制御手段を構成
するステップカウント制御部１１と、コマンド数を計数
するカウンタ１２と、プログラムカウンタ８とカウンタ
１２とのいずれか一方の出力を選択するセレクタ１３と
を付加したものである。
は、第１の実施例の構成に、ＡＴＭ１の停止中にプロセ
ッサが処理したコマンド数を計数し、ＡＴＭ１に対して
特定のパターン情報を書込んだ後に、計数したコマンド
数の書込みを指示するステップカウント制御手段を構成
するステップカウント制御部１１と、コマンド数を計数
するカウンタ１２と、プログラムカウンタ８とカウンタ
１２とのいずれか一方の出力を選択するセレクタ１３と
を付加したものである。
【００１９】次に動作について説明する。
【００２０】ＡＴＭ１を起動してアドレストレースを実
行するまでは、第１の実施例と同様であるので説明を省
略する。
行するまでは、第１の実施例と同様であるので説明を省
略する。
【００２１】第１の実施例と同様に、図４に示すような
プログラムを実行する場合を考えると、図４のコマンド
１１でアドレストレースＯＦＦの指示を受けたＡＴＭ起
動制御部４は、出力信号を“０”にしてこの状態を保持
する。ＡＴＭ起動制御部４の出力信号が“１”から
“０”に変化すると、ＡＴＭオフパターン制御部５の出
力が１クロックの間“１”となり、ＡＴＭ１への入力ア
ドレスを１クロックの間“０”に固定すると共に、ＡＴ
Ｍ書込み制御部２を起動して、ＡＴＭ１にアドレス値が
“オール０”のパターンを１つだけ書込んでＡＴＭポイ
ンタ３の値を更新した後、図４のコマンド１４でＮＯに
分岐している間アドレストレースは停止した状態とな
る。
プログラムを実行する場合を考えると、図４のコマンド
１１でアドレストレースＯＦＦの指示を受けたＡＴＭ起
動制御部４は、出力信号を“０”にしてこの状態を保持
する。ＡＴＭ起動制御部４の出力信号が“１”から
“０”に変化すると、ＡＴＭオフパターン制御部５の出
力が１クロックの間“１”となり、ＡＴＭ１への入力ア
ドレスを１クロックの間“０”に固定すると共に、ＡＴ
Ｍ書込み制御部２を起動して、ＡＴＭ１にアドレス値が
“オール０”のパターンを１つだけ書込んでＡＴＭポイ
ンタ３の値を更新した後、図４のコマンド１４でＮＯに
分岐している間アドレストレースは停止した状態とな
る。
【００２２】ここで、ＡＴＭ起動制御部４の出力信号が
“１”から“０”に変化すると、ステップカウント制御
部１１は、カウンタ１２をリセット後、コマンド実行部
７の実行したコマンド数を計数すると共に、セレクタ１
３でＡＴＭ１への入力アドレスをカウンタ１２の出力に
切替え、ＡＴＭ起動制御部４の出力を無効とする。次
に、ステップカウント制御部１１は、ＡＴＭオフパター
ン制御部５の出力が“０”となり、ＡＴＭ１に対するア
ドレス値が“オール０”のパターンの書込みを完了した
後で、ＡＴＭ１に対する書込み制御信号への出力を
“１”とし、ＡＴＭポインタ３の示すＡＴＭ１の同一ア
ドレスの値をカウンタ１２の出力で更新し続ける。
“１”から“０”に変化すると、ステップカウント制御
部１１は、カウンタ１２をリセット後、コマンド実行部
７の実行したコマンド数を計数すると共に、セレクタ１
３でＡＴＭ１への入力アドレスをカウンタ１２の出力に
切替え、ＡＴＭ起動制御部４の出力を無効とする。次
に、ステップカウント制御部１１は、ＡＴＭオフパター
ン制御部５の出力が“０”となり、ＡＴＭ１に対するア
ドレス値が“オール０”のパターンの書込みを完了した
後で、ＡＴＭ１に対する書込み制御信号への出力を
“１”とし、ＡＴＭポインタ３の示すＡＴＭ１の同一ア
ドレスの値をカウンタ１２の出力で更新し続ける。
【００２３】この後、図４のコマンド１４でＹｅｓに分
岐し、コマンド１５を実行してアドレストレースＯＮの
指示がでると、ステップカウント制御部１１は、ＡＴＭ
１に対する書込み制御信号への出力を“０”とし、カウ
ンタ１２を停止させ、ＡＴＭポインタ３の値を更新した
後、セレクタ１３でＡＴＭ１への入力アドレスをプログ
ラムカウンタ８の出力に戻し、ＡＴＭ起動制御部４の出
力を有効とする。
岐し、コマンド１５を実行してアドレストレースＯＮの
指示がでると、ステップカウント制御部１１は、ＡＴＭ
１に対する書込み制御信号への出力を“０”とし、カウ
ンタ１２を停止させ、ＡＴＭポインタ３の値を更新した
後、セレクタ１３でＡＴＭ１への入力アドレスをプログ
ラムカウンタ８の出力に戻し、ＡＴＭ起動制御部４の出
力を有効とする。
【００２４】又、コマンド１５を実行してアドレストレ
ースＯＮの指示がでると、ＡＴＭ起動制御部４は、次の
コマンドから出力信号を“１”にしてこの状態を保持
し、アドレストレースを再開する。
ースＯＮの指示がでると、ＡＴＭ起動制御部４は、次の
コマンドから出力信号を“１”にしてこの状態を保持
し、アドレストレースを再開する。
【００２５】図６は第２の実施例のアドレストレースメ
モリの格納内容を説明する説明図である。
モリの格納内容を説明する説明図である。
【００２６】一連のアドレス値の途中にアドレス値が
“オール０”のパターン（アドレストレースＯＦＦパタ
ーン）が設けられ、続いてアドレストレースＯＦＦの間
に実行したステップ数を記録してある。
“オール０”のパターン（アドレストレースＯＦＦパタ
ーン）が設けられ、続いてアドレストレースＯＦＦの間
に実行したステップ数を記録してある。
【００２７】図３は本発明の第３の実施例のブロック図
である。
である。
【００２８】第３の実施例のアドレストレース回路３０
は、第２の実施例を構成するステップカウント制御手段
を、ＡＴＭ１の停止中にプロセッサが処理したコマンド
の中の予め定める特定のコマンドのみを選択して計数
し、ＡＴＭ１に対して特定のパターン情報を書込んだ
後、計数した値の書込みを指示するループカウント制御
手段を構成するループカウント制御部１４と、ループの
回数を計数するカウンタ１５と、プログラムカウンタ８
とカウンタ１５とのいずれか一方の出力を選択するセレ
クタ１６とで置換したものである。
は、第２の実施例を構成するステップカウント制御手段
を、ＡＴＭ１の停止中にプロセッサが処理したコマンド
の中の予め定める特定のコマンドのみを選択して計数
し、ＡＴＭ１に対して特定のパターン情報を書込んだ
後、計数した値の書込みを指示するループカウント制御
手段を構成するループカウント制御部１４と、ループの
回数を計数するカウンタ１５と、プログラムカウンタ８
とカウンタ１５とのいずれか一方の出力を選択するセレ
クタ１６とで置換したものである。
【００２９】アドレストレース回路３０の動作は、アド
レストレース回路２０の動作と比較してカウンタ１５の
動作が異なるのみであるので、他の動作の説明を省略す
る。
レストレース回路２０の動作と比較してカウンタ１５の
動作が異なるのみであるので、他の動作の説明を省略す
る。
【００３０】第１の実施例と同様に、図４に示すような
プログラムを実行する場合を考えると、図４のコマンド
１１をアドレストレースＯＦＦの指示コマンドとし、コ
マンド１２をカウンタ１５計数させるコマンドとしてお
くと、まず、コマンド１１でアドレストレースＯＦＦの
指示をループカウント制御部１４が受け起動されると、
カウンタ１５を初期化する。カウンタ１５は、コマンド
実行部７でコマンド１２が実行されるごとに計数し、第
２の実施例の場合と同様の動作により、ＡＴＭ１に対し
て計数した値を出力し記録する。
プログラムを実行する場合を考えると、図４のコマンド
１１をアドレストレースＯＦＦの指示コマンドとし、コ
マンド１２をカウンタ１５計数させるコマンドとしてお
くと、まず、コマンド１１でアドレストレースＯＦＦの
指示をループカウント制御部１４が受け起動されると、
カウンタ１５を初期化する。カウンタ１５は、コマンド
実行部７でコマンド１２が実行されるごとに計数し、第
２の実施例の場合と同様の動作により、ＡＴＭ１に対し
て計数した値を出力し記録する。
【００３１】図７は第３の実施例のアドレストレースメ
モリの格納内容を説明する説明図である。
モリの格納内容を説明する説明図である。
【００３２】一連のアドレス値の途中にアドレス値が
“オール０”のパターン（アドレストレースＯＦＦパタ
ーン）が設けられ、続いてアドレストレースＯＦＦの間
にコマンド１２を実行した回数（即ちループ回数）を記
録してある。
“オール０”のパターン（アドレストレースＯＦＦパタ
ーン）が設けられ、続いてアドレストレースＯＦＦの間
にコマンド１２を実行した回数（即ちループ回数）を記
録してある。
【００３３】
【発明の効果】以上説明したように、本発明は、プログ
ラムの実行アドレスを格納するアドレストレースメモリ
と、プロセッサによるメモリ上のプログラムの読出し時
該当のプログラムのアドレスをアドレストレースメモリ
に格納するアドレストレースメモリ書込み制御手段と、
アドレストレースメモリへのアドレス格納の開始および
停止を指示するアドレストレースメモリ起動制御手段
と、アドレストレースメモリ起動制御手段がアドレスト
レースメモリにアドレス格納の停止を指示するとアドレ
ストレースメモリにアドレスに代えて特定のパターン情
報を出力しアドレストレースメモリ書込み制御手段に対
しアドレストレースメモリへの書込みを指示するアドレ
ストレースメモリオフパターン制御手段とを有すること
により、アドレストレースを停止した所と再開した所と
を明確にし、少量のアドレスメモリで長時間のアドレス
トレースの停止状態も監視可能することができるという
効果が有る。
ラムの実行アドレスを格納するアドレストレースメモリ
と、プロセッサによるメモリ上のプログラムの読出し時
該当のプログラムのアドレスをアドレストレースメモリ
に格納するアドレストレースメモリ書込み制御手段と、
アドレストレースメモリへのアドレス格納の開始および
停止を指示するアドレストレースメモリ起動制御手段
と、アドレストレースメモリ起動制御手段がアドレスト
レースメモリにアドレス格納の停止を指示するとアドレ
ストレースメモリにアドレスに代えて特定のパターン情
報を出力しアドレストレースメモリ書込み制御手段に対
しアドレストレースメモリへの書込みを指示するアドレ
ストレースメモリオフパターン制御手段とを有すること
により、アドレストレースを停止した所と再開した所と
を明確にし、少量のアドレスメモリで長時間のアドレス
トレースの停止状態も監視可能することができるという
効果が有る。
【図１】本発明の第１の実施例のブロック図である。
【図２】本発明の第２の実施例のブロック図である。
【図３】本発明の第３の実施例のブロック図である。
【図４】アドレストレースを実行するプログラムの一例
を示す流れ図である。
を示す流れ図である。
【図５】第１の実施例のアドレストレースメモリの格納
内容を説明する説明図である。
内容を説明する説明図である。
【図６】第２の実施例のアドレストレースメモリの格納
内容を説明する説明図である。
内容を説明する説明図である。
【図７】第３の実施例のアドレストレースメモリの格納
内容を説明する説明図である。
内容を説明する説明図である。
１ アドレストレースメモリ（ＡＴＭ） ２ ＡＴＭ書込み制御部 ３ ＡＴＭポインタ ４ ＡＴＭ起動制御部 ５ ＡＴＭオフパターン制御部 ６ 制御メモリ ７ コマンド実行部 ８ プログラムカウンタ １０，２０，３０ アドレストレース回路 １１ ステップカウント制御部 １２，１５ カウンタ １３，１６ セレクタ １４ ループカウント制御部
Claims (3)
- 【請求項１】 プロセッサがメモリ上のプログラムを読
出し順次処理する処理装置のアドレストレース回路にお
いて、前記プログラムの実行アドレスを格納するアドレ
ストレースメモリと、前記プロセッサによるメモリ上の
プログラムの読出し時該当のプログラムのアドレスを前
記アドレストレースメモリに格納するアドレストレース
メモリ書込み制御手段と、前記アドレストレースメモリ
へのアドレス格納の開始および停止を指示するアドレス
トレースメモリ起動制御手段と、前記アドレストレース
メモリ起動制御手段が前記アドレストレースメモリにア
ドレス格納の停止を指示すると前記アドレストレースメ
モリにアドレスに代えて特定のパターン情報を出力し前
記アドレストレースメモリ書込み制御手段に対し前記ア
ドレストレースメモリへの書込みを指示するアドレスト
レースメモリオフパターン制御手段とを有することを特
徴とするアドレストレース回路。 - 【請求項２】 アドレストレースメモリの停止中にプロ
セッサが処理したコマンド数を計数し前記アドレストレ
ースメモリに対して特定のパターン情報を書込んだ後に
前記計数した値の書込みを指示するステップカウント制
御手段を有することを特徴とする請求項１記載のアドレ
ストレース回路。 - 【請求項３】 アドレストレースメモリの停止中にプロ
セッサが処理したコマンドの中の予め定める特定のコマ
ンドのみを選択して計数し前記アドレストレースメモリ
に対して特定のパターン情報を書込んだ後に前記計数し
た値の書込みを指示するループカウント制御手段を有す
ることを特徴とする請求項１記載のアドレストレース回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248640A JPH0588937A (ja) | 1991-09-27 | 1991-09-27 | アドレストレース回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3248640A JPH0588937A (ja) | 1991-09-27 | 1991-09-27 | アドレストレース回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0588937A true JPH0588937A (ja) | 1993-04-09 |
Family
ID=17181123
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3248640A Pending JPH0588937A (ja) | 1991-09-27 | 1991-09-27 | アドレストレース回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0588937A (ja) |
-
1991
- 1991-09-27 JP JP3248640A patent/JPH0588937A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03204737A (ja) | 信号処理プロセッサのデバッグ回路 | |
| US7971040B2 (en) | Method and device for saving and restoring a set of registers of a microprocessor in an interruptible manner | |
| JP3035828B2 (ja) | 情報処理装置 | |
| JP2812630B2 (ja) | バッファ記憶装置のテスト方法およびテスト装置 | |
| JPH0588937A (ja) | アドレストレース回路 | |
| JP2001175500A (ja) | インサーキットエミュレータのトレース方法、トレース手順を記録した記録媒体およびトレース回路 | |
| JP2809710B2 (ja) | プログラム例外コード制御回路 | |
| JPH02197924A (ja) | 中央演算処理装置 | |
| JPH06324861A (ja) | Ｃｐｕ制御システム及び制御方法 | |
| JPH0447851B2 (ja) | ||
| JP2001005689A (ja) | トレース採取回路 | |
| JPH0772908A (ja) | プログラマブルコントローラ | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH07281924A (ja) | トレース装置及びこれを備えたエミュレータ | |
| JPS595931B2 (ja) | 演算処理システムのアドレス停止方式 | |
| JP2002024012A (ja) | マイクロプロセッサ | |
| JPH10240569A (ja) | 計算機のトレース装置 | |
| JPH10187212A (ja) | プログラマブルコントローラ | |
| JPH0916433A (ja) | マイクロプロセッサの命令トレース情報収集方式 | |
| JPH05298144A (ja) | データトレース方式 | |
| JPH0630056B2 (ja) | 信号処理装置 | |
| JP2000056991A (ja) | マルチタスク機能を備えたマイクロコンピュ―タプログラマブルコントロ―ラ及びその制御方法 | |
| JPH04309126A (ja) | ハードウェア制御ソフトウェア起動方式 | |
| JPS6215645A (ja) | 中央処理装置 | |
| JPH0261725A (ja) | マイクロブランチ方式 |