JPH058910B2

JPH058910B2 -

Info

Publication number: JPH058910B2
Application number: JP60221788A
Authority: JP
Inventors: Sadayuki Narisawa
Original assignee: Yamaha Corp
Current assignee: Yamaha Corp
Priority date: 1985-10-07
Filing date: 1985-10-07
Publication date: 1993-02-03
Also published as: JPS6282774A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、ビデオデイスク再生装置におい
て、スーパインポーズ（例えばピクチヤ番号の表
示）を行なう場合に、非同期系（デイスク等から
得られる信号系）での時間軸のゆらぎが同期系
（装置内部でのピクチヤ番号等の発生系）で拡大
することを防止したものに関する。

〔従来の技術〕

ビデオデイスク再生装置において、デイスクか
ら再生したビデオ信号（非同期系の外部信号）に
装置内部で生成したピクチヤ番号等の内部画像信
号（同期系の内部信号）をスーパインポーズする
場合、この２つの画像信号の同期が一致しないと
画像のずれなどの障害を生じる。このためビデオ
信号に含まれる同期信号を検出して、このタイミ
ングに合わせて内部信号を外部信号に重畳させて
いる。

ところが、内部信号の画像生成をデイジタル処
理で行なうとき、必然的に時間軸の量子化（デイ
ジタル化）が必要となるが、元来デイスクからの
外部信号にはジツタ（時間軸のゆらぎ）が含まれ
るので、量子化に際してこれが拡大されて１クロ
ツク分の誤差を生じ、これがテレビ画面上で内部
信号の画像にゆらぎを生じさせる問題がある。

第２図は、従来のビデオデイスク装置にスーパ
インポーズ機能を付加する場合の概略を示したも
のである。

光ヘツド１０で検出したデイスク１２の再生信
号（この信号は光ヘツド１０のタンジエンシヤル
サーボでジツタ成分はある程度減少している。）
は、FM検波回路１４で複合映像信号に復調さ
れ、同期分離回路１６で同期信号が分離される。
分離された同期信号は、デイジタル処理を行なう
ため、２相クロツクφ₁，φ₂で駆動されるレジス
タ１８で時間軸の量子化が行なわれる。垂直・水
平同期検出回路２０では、デイジタル化された同
期信号中から垂直同期信号VSYNCと水平同期信
号HSYNCを抽出する。モータ制御回路２２で
は、デイスクモータ２４の回転制御として、デイ
スクモータ２４に直結したFG（Frequency
Generator）２６からの回転検出パルスと水晶発
振出力に基づく基準クロツクφ_h1との周波数、位
相比較により粗い制御をするとともに、抽出され
た垂直同期信号VSYNCまたは水平同期信号
HSYNCと水晶発振出力に基づく基準クロツク
φ_h2との位相比較により、比較的高精度の制御を
する。

TBC（Time Base Correcter）２５は、複合映
像信号中に残存する微少なジツタを吸収する回路
で、可変遅延線等のアナログ回路で構成される。
TBC制御回路２７は、TBC２５の出力信号から
カラーバースト信号を抽出し、これをカラーバー
ストのサブキヤリアに対応した3.58MHzの水晶発
振出力に基づく基準クロツクφ_cと位相比較し、そ
の位相誤差に応じてTBC２５の遅延時間を可変
制御することにより、外部信号中の微少なジツタ
を吸収する。

TBC２５から出力される外部信号は、合成回
路２８を介して出力される。

画像生成回路３０は、スーパインポーズする内
部信号を記憶しており、外部信号から検出された
垂直同期信号VSYNCおよび水平同期信号
HSYNCにより外部信号に同期したタイミングで
内部信号を読み出す。読み出された内部信号は、
合成回路２８で外部信号と合成されて出力され
る。このようにして、外部信号の画像の所定位置
に内部信号の画像がスーパインポーズされる。

ところで、非同期系と同期系を結ぶレジスタ１
８では、第３図に示すように、２相クロツクφ₁，
φ₂（水晶発振出力に基づくクロツクで、１水平走
査期間Ｈに例えば455回立ち上がるものとする。）
を用いて、クロツクφ₁で入力信号（水平同期信
号）を取り込み、クロツクφ₂でこれを出力する。

したがつて、クロツクφ₁，φ₂の１クロツクの
範囲内で量子化誤差が生じる。この場合、入力信
号のジツタが第３図に示すように、を中心に
，のように振れれば、入力信号の変化位置は
クロツクφ₁の立下り位置t₁から次のクロツクφ₁の
立下り位置t₂の間に入つているので、入力信号の
変化はクロツクφ_1aで取り込まれ、クロツクφ_2aで
出力されて、出力信号はいずれもとなる。した
がつて、この場合は、入力信号のジツタは吸収さ
れてしまい、出力信号の周期は常に正規の455ク
ロツク分の長さとなる。ジツタの中心がt₁とt₂の
ちょうど中心位置にあれば、ジツタマージンはＰ
−Ｐ値（ピークツーピーク値）でクロツクφ₁，
φ₂のクロツク分（カラーバーストのサブキヤリ
アの半周期分に相当する140ns）となる。

しかし、入力信号とクロツクφ₁，φ₂との位相
は、が中心になるとは限らず、例えば、や
を中心に振れた場合は、入力信号のジツタ成分が
微少であつたとしても、出力信号としてはこれが
逆に拡大されて、１周期が454クロツク分（短縮）
あるいは456クロツク分（伸長）となつてしまう。

例えば、第４図は入力信号が，に示すよう
にごくわずかなジツタτ₁を持つた例であるが、こ
のとき、はクロツクφ_1a立下りの前に入力信号
が変化しているので、この変化はクロツクφ_1aで
取り込まれ、クロツクφ_2aで出力される。これに
対し、はクロツクφ_1a立下りの後に入力信号が
変化しているので、この変化は次のクロツクφ_1b
まで待つて取り込まれ、クロツクφ_2bで出力され
る。したがつて、入力信号としてはごくわずかな
ジツタτ_iであるにもかかわらず、出力信号として
はこれが拡大されてτ₀となる。このため、出力信
号の周期は基準の455クロツク分から±１クロツ
ク変動して、454クロツク分または456クロツク分
となる。

この結果、前記第２図のように、同期系で検出
した水平同期信号HSYNCを用いて画像生成回路
３０から内部信号を読み出して、合成回路２８で
外部信号に合成すると、テレビ画面上では第５図
に示すように内部信号の映像の縦の直線ラインで
ある場合、非同期系では○イに示すように入力信号
のジツタτ_iに相当する分の微少なゆらぎである
が、同期系ではこれが拡大されて○ロに示すように
前の走査線に対して１クロツク分ずれて表示され
る。

また、ジツタ成分の主要因がデイスク偏心量の
残留分とすると、ジツタはデイスクの半周（すな
わちフイールドごと）ごとに反転するから、同期
系では１クロツク分のずれになり、縦の直線が画
面では第６図に示すように、走査線ごとにぎざぎ
ざに表示されて、目立つてしまう。

非同期系での時間軸のゆらぎが同期系で拡大す
るのを防止する方法として、ウインドを用いるこ
とが考えられる。これは、同期系で非同期系の同
期信号タイミングを予想し、その予想タイミング
を含むように前記同期系でウインドを設定し、そ
のウインドに前記非同期系の同期信号が得られた
ら、前記予想タイミングを前記非同期系の同期信
号タイミングとみなして、前記同期系を制御する
ものである。これによれば、同期系に設けられた
ウインド内に非同期系からの同期信号が得られた
ときは、同期系から見てたとえそれが予想タイミ
ングからずれていたとしても、予想タイミングを
同期系の同期信号として扱うので、スーパインポ
ーズ時に非同期系での時間軸のゆらぎが同期系で
拡大するのを防止することができる。

〔発明が解決しようとする課題〕

ビデオデイスク再生信号に含まれるジツタの主
成分は、デイスクのフウフラツタによるTBCの
残留ジツタ成分であり、デイスク回転に同期して
周期的に変動する。このような特有の性質を有す
るビデオデイスク再生信号について常時前述のウ
インドを用いた同期系の同期信号生成を行なう
と、本来的には充分な同期がとられているにもか
かわらず、同期修正動作が頻繁に生じてしまい、
同期系の同期信号に不要な同期変動が生じてしま
う。

この発明は、上述の点に鑑みてなされたもの
で、特にCAV（回転速度一定）デイスクについて
同期系の水平同期信号の不要な周期変動を効果的
に防止することができるビデオデイスク再生装置
の同期回路を提供しようとするものである。

〔課題を解決するための手段〕

この発明は、回転速度一定方式デイスク再生信
号に含まれる非同期系水平同期信号を検出する非
同期系水平同期信号検出手段と、基準クロツクを
カウントしてその特定のカウント値のタイミング
を同期系水平同期信号のタイミングの情報として
生成するカウンタと、前記同期系水平同期信号の
タイミングを含む所定の期間をウインドとして生
成するウインド生成手段と、前記ビデオデイスク
再生信号を構成する２フイールド１フレーム内の
特定の位相を検出するフレーム内位相検出手段
と、前記フレーム内の特定の位相が検出されるタ
イミングで前記非同期系水平同期信号が前記ウイ
ンド内に検出されるか前記ウインド外に検出され
るかを検出する非同期系水平同期信号位置検出手
段と、前記フレーム内の特定の位相が検出される
タイミングで前記ウインド内に前記非同期系水平
同期信号が検出された時は前記同期系水平同期信
号が正規の周期で得られるように当該同期系水平
同期信号のタイミングに基づいて前記カウンタを
リセツト制御し、前記ウインド外に前記非同期系
水平同期信号が検出された時はその後検出される
前記非同期系水平同期信号が前記ウインド内に入
るように前記カウンタをリセツト制御し、前記フ
レーム内の特定の位相が検出されるタイミング以
外では前記同期系水平同期信号が正規の周期で得
られるように当該同期系水平同期信号のタイミン
グに基づいて前記カウンタをリセツト制御するリ
セツト制御手段とを具備してなるものである。

〔作用〕

CAV方式のビデオデイスクの場合２フイール
ド１フレームがデイスクの１回転に記録されてお
り、ワウフラツタによるジツタの変動周期とフレ
ーム周期が一致する。したがつて、同期修正動作
を１フレーム内の特定の位相に限定して行なうよ
うにすれば、ワウフラツタによるジツタの変動の
影響がなくなる。したがつて、同期修正動作が頻
繁に行なわれるのが防止され、同期系の同期信号
に不要な同期変動が生じるのが防止される。

また、このように同期修正動作を行なう区間を
限定すると、この区間以外では非同期系水平同期
信号と無関係に同期系水平同期信号が生成される
ことになるが、デイスク回路の安定状態では非同
期系水平同期信号のタイミングはあくまでも目安
で、非同期系水平同期信号と同期系水平同期信号
が大きく外れていなければよいから、このような
区間を限定した同期修正動作でも充分である。

〔実施例〕

以下、この発明の一実施例を添付図面を参照し
て説明する。

第７図は、この発明によるスーパインポーズ機
能を具えたビデオデイスク装置の信号処理回路の
全体構成を示したものである。

第７図において、外部信号（ビデオデイスク再
生信号）は、メインTBC３２に入力される。

メインTBC３２は、デイスク再生信号中に含
まれるジツタ（時間軸のゆらぎ）を除去するもの
で、二値化信号の連続可変遅延回路で構成され
る。二値化信号の連続可変遅延回路としては例え
ば特願昭59−160784号明細書に記載のCMOSゲ
ート回路は用いたものが利用できる。CMOS回
路は、ＰチヤンネルMOS−FETとＮチヤンネル
MOS−FETで構成されるもので、出力側に形成
される負荷容量により、出力反転時に充放電電流
が流れ、遅延特性が得られる。そして、この遅延
時間は、電源電圧に応じて変化する（素子のコン
ダクタンスが変化するため）。CMOSゲート回路
による二値化信号の連続可変遅延回路は、この性
質を利用して二値化信号を遅延するものである。

メインTBC３２は外部信号中の水平同期信号
と、正規の水平同期信号に対応した周期の基準ク
ロツクとを位相比較して、それらの位相誤差に応
じて電源電圧を制御して（CMOSゲート回路で
構成した場合）、遅延時間を制御し、外部信号中
のジツタを吸収する。

メインTBC３２から出力される外部信号は、
BPF（バンドパススフイルタ）３４で映像信号成
分が抽出される。

カラーTBC３６は、メインTBC３２で吸収し
きれない微少なジツタを吸収するための回路で、
メインTBCと同様にCMOSゲート回路等を用い
た二値化信号の連続可変遅延回路で構成される。
カラーTBCコントロール回路４０は、カラー
TBC３６の出力側にあるカラーサブキヤリア
BPF３８で抽出される外部信号中のカラーバー
ストと、発振回路４２の発振出力を分周回路４４
で分周して得た正規のカラーサブキヤリアに対応
した3.58MHzの基準クロツクとを位相比較し、そ
れらの位相誤差に応じて電源電圧を制御して
（CMOSゲート回路で構成した場合）、コントロ
ール回路４６を介してカラーTBC３６の遅延時
間を制御し、外部信号中の微少なジツタを補正す
る。

カラーTBC３６から出力される外部信号は、
FM復調回路４８でFM復調され、LPF（ローパス
フイルタ）５０を介してスイツチ５２の接点ａに
導かれる。また、ドロツプアウト時の補正のた
め、1H保持回路５４では、１走査前の外部信号
を保持し、FM復調回路５６、LPF５８を介して
スイツチ５２の接点Ｂに導く。ドロツプアウト検
出回路６０では、外部信号中のドロツプアウトを
検出する。スイツチ５２は、通常は接点ａに接続
され、ドロツプアウトが生じると、ドロツプアウ
ト検出回路６０により接点ｂ側に接続される。

スイツチ５２から出力される外部信号は、ペデ
イスタルクランプ回路６２、スーパインポーズ映
像ミユート回路６４および映像出力アンプ６６を
介して出力される。

BPF３４から出力される外部信号は、FM復調
回路６８でFM復調され、LPF７０を介して、同
期分離回路７２で同期信号（外部同期信号）が分
離される。垂直・水平同期信号検出回路７４で
は、分離された外部同期信号の中から水平同期信
号EXHSYと垂直同期信号EXVSYを検出する。

デイスプレイタイミングコントロール回路７６
は、スーパインポーズを行なう場合に、内部信号
の発生タイミングをとつて、外部信号と内部信号
の同期が合うようにするもので、検出された外部
水平同期信号EXHSYと、外部垂直同期信号
EXVSYに基づいて、キヤラクタジエネレータ７
８に記憶されている内部信号を読み出す。読み出
された内部信号は、LPF８０を介してスーパイ
ンポーズ映像ミユート回路６４に入力される。

デイスプレイコントロール回路８２では、イン
ターフエイス８４を介して送られてくるマイクロ
コンピユータからの指令によりスーパインポーズ
映像ミユート回路６４およびキヤラクタジエネレ
ータ７８を制御する。すなわち、スーパインポー
ズの指令がないときは、キヤラクタジエネレータ
７８を非動作状態にし、スーパインポーズ映像ミ
ユート回路６４を外部信号側出力にする。また、
スーパインポーズの指令があつたときは、キヤラ
クタジエネレータ７８を動作状態にし、スーパイ
ンポーズ映像ミユート回路６４から外部信号と内
部信号の合成信号を出力させる。

この発明の一実施例を第１図に示す。これは、
第７図のデイスプレイタイミングコントロール回
路７６の一部を示すもので、HGNカウンタの出
力カウント値が、内部信号における１本の走査線
上の位置を示す信号として用いられる。

この実施例では、次のような制御を行なつてい
る。

○イウインドによる外部水平同期信号EXHSYの
丸め正規の１水平走査期間で455カウントする同期
系のHGNカウンタ８６で非同期系の外部水平同
期信号のタイミングを予想し、その予想タイミン
グを中心に、その前後±ｎクロツクを含む合計
2n＋１クロツクのウインドを設け、そのウイン
ドに外部水平同期信号EXHSYが入つてきたら、
それがたとえウインドの中心位置から外れていた
としても、この予想タイミング（すなわちウイン
ドの中心位置）を同期系の水平同期のタイミング
として扱う（丸め動作）。これにより、非同期で
の微少なジツタτ_iが量子化誤差により１クロツク
分拡大されたとしても（第４図）同期系で水平同
期信号の周期は454クロツクや456クロツクとはな
らず、標準の455クロツクとなる。したがつて、
同期系における前の走査線からの絶対時間は、標
準の455クロツクの時間に固定され、水平同期信
号に対するテレビの応答が鈍ければ（すなわち平
均的にトリガがかかるものであれば）スーパイン
ポーズ時の内部信号の縦の直線信号は、画面上で
も直線に表示され、また、応答が良ければ、実際
ジツタτ_iだけの位置ずれに納まり（クロツクが水
平同期信号に同期しているのでτ_iがそのまま現わ
れる。）、第５図の○ロや第６図のように、縦の直線
が１クロツク分曲がるのを防止することができ
る。

ウインド幅を決めるｎ値としては、１（ウイン
ド幅３クロツク）や２（ウインド幅５クロツク）
程度が適当である。

第８図は、ｎ＝１のウインドにジツタ（量子化
により拡大されたもの）が収まつている状態を示
したものである。また、第９図は、ｎ＝２のウイ
ンドにジツタが収まつている状態を示したもので
ある。ウインドが広い方がジツタ吸収範囲が広が
るが、むやみに広げ過ぎるものも好ましくない。
第１図の実施例ではｎ＝２としている。

○ロウインドの修正外部水平同期信号EXHSYがウインドから外れ
た場合はウインドを修正する。ウインドの修正の
し方としては、第１０図のように、外部水平同期
信号EXHSYがウインドから外れた場合に、その
外れた外部水平同期信号EXHSYがウインドの中
心にくるように修正する方法と、第１１図のよう
に、ウインドから隣接して外れた場合は、ウイン
ドを外れた方向に所定量（第１１図では１クロツ
ク）シフトし、それ以上外れた場合は外部水平同
期信号EXHSYがウインドの中心にくるように２
段階で修正する方法等が考えられる。

後者の方法によれば、ジツタの中心にウインド
を引き込むことが可能であり、また、ジツタが吸
収限界値を超えても、同期系における水平同期信
号の周期の変化量は少なくかつなめらかに変化す
るので、画面上のずれが目立ちにくい。そこで第
１図の実施例では、第１１図の方法を用いてい
る。

○ハ外部水平同期信号EXHSYの検出タイミング
の制限この発明により外部水平同期信号EXHSYの検
出タイミングを第１２図に示すように、２フイー
ルド１フレームのうち、特定位相の一部分にする
（例えば第２フイールドの18〜36の走査タイミン
グ）。すなわち、ジツタの主成分は、デイスクの
ワウフラツタによるTBCの残留ジツタ成分であ
り、CAVデイスクの場合デイスク１回転２フイ
ールドを周期とする。したがつて、外部水平同期
信号EXHSYの検出タイミングを２フイールド１
フレームのうち特定位相の一部分にすれば、検出
結果は、第１２図からわかるように、ほぼ同一傾
向の値となり、かつその変化幅も小さくなる。

これによれば、外部水平同期信号EXHSYの検
出を行なわない場合は、同期系では内部カウンタ
（第１図のHGNカウンタ）を自走させて同期を
とることになるが、デイスク回転の安定状態で
は、外部水平同期信号EXHSYの検出はあくまで
も目安で、外部水平同期と内部水平同期が大きく
外れていないことを知ればよいから、このような
一部分での検出でも充分である。

○ニ静止画やトリツクプレイ時の補正静止画やトリツクプレイ時はキツクパルス（１
トラツクキツク）により、前後隣接するトラツク
にキツクする。隣接するトラツクのカラーバース
ト信号は、180°位相がずれている。したがつて、
スーパインポーズの色を変化させないためには、
１トラツクキツグごとに、カラーTBC３６（第
７図）を制御して、位相を180°進めるか遅らせる
必要がある。（なお、この制御はカラーTBC３６
で行なう代わりにメインTBC３２で行なうこと
も可能である。）カラーバースト信号の180°分は
7.16MHzのマスタクロツクMCK（１水平走査時間
Ｈで455クロツク）の１クロツクに相当する。し
たがつて、上記のようにカラーTBC３６を制御
すると、トラツクキツクのたびに１ラインのマス
タクロツクMCKのカウント値が±１変動するの
で、そのままだと文字位置が±１クロツク分ずれ
ることになる。

そこで、第１図の実施例では、トラツクキツク
の際デイスプレイ系のタイミングコントロールカ
ウンタ（HGNカウンタ８６）のカウント値を補
正している。すなわち、映像信号を180°進めたと
きは、HGNカウンタ８６をクリアする周期を標
準の455クロツクから454クロツクに減少させ、
180°遅らせたときは、455クロツクから456クロツ
クに増大させている。

以上のような○イ〜○ニの各制御により、スーパイ
ンポーズ時の内部信号の画像位置を同期系におい
ても安定化させることができる。

第１図の回路について説明する。

(1) 前記○イのウインドによる丸め動作を行なう自
走ループ HGNカウンタ８６は、7.16MHz（１水平走査
期間で455クロツク）のマスタクロツクMCK基準
クロツクでカウントアツプされる。HGNカウン
タ８６は、カウント値が454（クリア状態からカウ
ントして455カウント目）となるごとにクリアさ
れるのが標準のタイミング（すなわち、正規の１
水平走査期間）である。この実施例では、前記ウ
インドとして、この標準のタイミングを同期系水
平同期信号のタイミングとして、このタイミング
を含んでその前後に±２クロツク分の幅（カウン
ト値でいえば452〜456カウントの５クロツク分の
幅）のウインドを設定している。

HGNカウンタ８６は、450カウント目でパル
ス信号を出力する。このパルス信号は、アンド回
路９０を介して、クロツクφ₁，φ₂（マスタクロツ
クMCKと同じ周期の２相クロツク）で駆動され
るシフトレジスタ９２に順次転送されていく。シ
フトレジスタ９２の453カウント目の出力は、ア
ンド回路９４を介してレジスタ９６で１クロツク
遅延されてノア回路９８を介してHGNカウンタ
のカウント値が標準タイミングの454のとき
HGNカウンタ８６をクリアする。これが、前記
○イで述べたウインド中に外部水平同期信号
EXHSYがある場合の丸め動作で用いられる標準
タイミングによる自走ループである。この自走ル
ープは、また、前記○ハで述べた外部水平同期信号
EXHSYの検出タイミング以外の部分でも用いら
れる。

(2) 前記○ロのウインド修正動作に関する部分水平同期信号検出回路７４非同期系水平同期信
号検出手段から出力される水平同期信号は、アン
ド回路１００を介してシフトレジスタ１０２で２
クロツク遅延されて、外部水平同期信号EXHSY
非同期系水平同期信号となる。この外部水平同期
信号EXHSYが出力されるタイミングでシフトレ
ジスタ９２の451カウント出力が“１”（すなわ
ち、ウインドの１クロツク前のタイミング）とな
ると、アンド回路１０４がオンされ、シフトレジ
スタ１０６で２クロツク遅延されて、HGNカウ
ンタ８６の453カウントのタイミングでオア回路
１０８、アンド回路１１０、オア回路１１２、ノ
ア回路９８を介してHGNカウンタ８６をクリア
する。すなわち、ウインドの１つ手前の451カウ
ントのタイミングで外部水平同期信号EXHSYが
得られたときは、標準のタイミングより１クロツ
ク手前でHGNカウンタ８６をクリアすることに
より、次のウインドを１クロツク手前にずらす。
これが、前記○ロで述べたウインドに隣接して１ク
ロツク手前で外部水平同期信号EXHSYが得られ
た場合のウインド修正動作である。

なお、このときシフトレジスタ９２は、HGN
カウンタ８６の453カウト目で、453カウント出力
（前記自走ループのための出力）が“１”となり、
アンド回路９２に加わるが、HGNカウンタ８６
の453カウント目ではノア回路９８の出力“０”
がHGNカウンタ８６に加わるとともに、アンド
回路９４にも加わるので、アンド回路９４はオフ
されて、自走ループによるHGNカウンタ８６の
クリア動作は禁止される。

水平同期信号検出回路７４から水平同期信号が
出力されるタイミング（すなわち、シフトレジス
タ１０２から出力される水平同期信号EXHSYの
２クロツク前）でシフトレジスタ９２の455カウ
ント出力が“１”（すなわち、水平同期信号
EXHSYのタイミングを基準にしてウインドの１
クロツク後のタイミング）となると、アンド回路
１１４がオンし、オア回路１０８、アンド回路１
１０、オア回路１１２、ノア回路９８を介して
HGNカウンタ８６をクリアする。すなわち、ウ
インドの１つ後の457カウントのタイミングで外
部水平同期信号EXHSYが得られるであろうと予
想されるときは、標準のタイミングより１クロツ
ク後のタイミングでHGNカウンタ８６をクリア
することにより、次のウインドを１クロツク後ろ
にずらす。これが、前記○ロで述べたウインドに隣
接して１クロツク後ろで外部水平同期信号
EXHSYが得られた場合のウインド修正動作であ
る。

なお、このときシフトレジスタ９２は455カウ
ント出力が、“１”となる２クロツク前に453カウ
ント出力が“１”となり、これがアンド回路９４
を介して、レジスタ９６で１クロツク遅延されて
454カウントのタイミングでHGNカウンタ８６
をクリアするが、その後上記動作により455カウ
ントのタイミングで再度クリアされるので、次の
水平走査期間は455カウントのクリアタイミング
が基準となり、454カウントのクリアタイミング
は無視されるので問題ない。

シフトレジスタ９２の451〜457カウントがいず
れも“０”（すなわち、ウインドおよびそれに隣
接する±１クロツクのいずれにも属さないタイミ
ング）で、ノア回路１１６の出力が“１”のと
き、外部水平同期信号EXHSYが得られた場合
は、アンド回路１１８がオンし、オア回路１０
８、アンド回路１１０、オア回路１１２、ノア回
路９８を介してHGNカウンタ８６をクリアす
る。すなわち、外部水平同期信号EXHSYのタイ
ミングを基準に次のウインドが決まる。これが、
前記○ロで述べたウインドを大きく外れて外部水平
同期信号EXHSYが得られたときのウインド修正
動作である。

なお、外部水平同期信号EXHSYがHGNカウ
ンタ８６の450カウントタイミングより手前で発
生した場合は、HGNカウンタ８６は450カウン
ト出力を発生する前にクリアされるので、前記○イ
の自走ループは動作しない。

また、外部水平同期信号EXHSYがHGNカウ
ンタ８６の450カウントタイミングで発生した場
合は、HGNカウンタ８６から450カウント出力
が発生されるが、このとき外部水平同期信号
EXHSYをインバータ１８０で反転した信号によ
りアンド回路９０はオフされるので、450カウン
ト出力はシフトレジスタ９２に転送されず、自走
ループは動作しない。なお、インバータ１８０の
入力としては、外部水平同期信号EXHSYと実質
的に等価となるオア回路１１２の出力信号
EXHSYNCを用いてもよい。

(3) 前記○ハの外部水平同期信号EXHSYの検出タ
イミングの制限動作に関する部分アンド回路１１０は、図示しないフレーム内位
相検出手段で検出される（例えば、後述する第１
３図のVGNカウンタ２１８のカウント値を利用
することができる。）第２フイールドの所定期間
（例えば第18〜36走査）のタイミングでのみ動作
可能となり、それ以外の期間ではたとえ外部水平
同期信号EXHSYが得られたとしても、これによ
つてはHGNカウンタ８６はクリアしない。これ
が、前記○ハで述べた外部水平同期信号EXHSYの
検出タイミングの制限動作であり、このとき、
HGNカウンタは前記自走ループにより標準タイ
ミング（０〜454カウント）で自走する。

(4) 前記○ニのトラツクキツク時の補正動作に関す
る部分立上り検出回路１１８は、トラツクキツク命令
ごとにその立ち上りを検出する。CBPCHレジス
タ１２０は、リセツト状態のとき立上り検出回路
１１８の出力信号をアンド回路１２２、オア回路
１２４を介して入力してセツトされ、アンド回路
１２６を介して自己保持する。CBPCHレジスタ
１２０は、セツトされた状態で次にトラツクキツ
ク命令があると、インバータ１２８を介してアン
ド回路１２６はオフとなる。このとき、インバー
タ１３０を介してアンド回路１２２は動作不能に
されているので、CBPCHレジスタ１２０はリセ
ツトされる。このように、CBPCHレジスタ１２
０の状態は、トラツクキツク命令ごとに反転す
る。

CBPCHレジスタ１２０の出力は、シフトレジ
スタ１３２に転送される。CBPCHレジスタ１２
０がセツトされた当初、シフトレジスタ１３２の
１，２ビツト出力が“１”，“０”の組合せになる
と、１ビツト出力はインバータ１３４で反転され
て“０”となるので、ノア回路１３６がオンし、
CBPCHレジスタ１２０の出力の立上りが検出さ
れる。また、CBPCHレジスタ１２０がリセツト
された当初シフトレジスタ１３２の１，２ビツト
出力が“０”，“１”の組合せになると、アンド回
路１３８がオンし、CBPCHレジスタ１２０の出
力の立下りが検出される。

CBPCHレジスタ１２０の出力の立上りが検出
されると、アンド回路１４０、オア１４２を介し
てCB＋レジスタ１４４はセツトされ、アンド回
路１４６を介して自己保持される。CB＋レジス
タ１４４がセツトされると、シフトレジスタ９２
の453カウント出力が、“１”のタイミングでアン
ド回路１４８がオンし、オア回路１５０、アンド
回路１５２、オア回路１１２、ノア回路９８を介
してHGNカウンタ８６をクリアする。すなわ
ち、標準タイミングの454カウントより１クロツ
ク手前でクリアされるので、映像信号を180°進め
た分が補正される。CB＋レジスタ１４４は、
HGNカウンタ８６がクリアされると同時に、シ
フトレジスタ９２の453カウント出力をインバー
タ１５２で反転した信号によりクリアされる。

CBPCHレジスタ１２０の出力の立下りが検出
されると、アンド回路１６０、オア回路１６２を
介してCB−レジスタ１６４はセツトされ、アン
ド回路１６６を介して自己保持される。CB−レ
ジスタ１６４がセツトされると、シフトレレジス
タ９２の455カウント出力が“１”のタイミング
でアンド回路１６８がオンし、オア回路１５０、
ンド回路１５２、オア回路１１２、ノア回路９８
を介してHGNカウンタ８６をクリアする。すな
わち、標準タイミングの454カウントより１クロ
ツク後ろでクリアされるので、映像信号を180°遅
らせた分が補正される。CB−レジスタ１６４は、
HGNカウンタ８６がクリアされると同時に、シ
フトレジスタ９２の455カウント出力をインバー
タ１７２で反転した信号によりクリアされる。

以上のようにして、静止画やトリツクプレイ時
の補正が行なわれる。

なお、トラツクキツクが行なわれているとき
は、ノア回路１７４の出力は“０”となつて、ア
ンド回路１１０はオフされるので、外部水平同期
信号EXHSYによつてはHGNカウンタ８６はク
リアされなくなる。

以上の各動作が行なわれるのは、スーパインポ
ーズの指令EXDSPが与えられているときだけで
あり、その他の場合は、EXDSP＝“０”となつ
て、アンド回路１００，１５２はオフされるの
で、これらの動作は行なわれなくなる。（ただし、
トラツクキツク時のカラーTBC３６等の制御は
スーパインポーズ時以外も行なわれる。）なお、前記第１図の実施例によれば、外部水平
同期信号EXHSYが、内部同期から大きく外れて
いても、それ修正するように動作するが、外部水
平同期信号EXHSY自体もともと内部同期からあ
まり離れてない信号のみを用いるようにすれば、
第１図の回路による修正動作の負担は軽減され
る。

第１３図は、内部カウンタ（HGNカウンタ）
２００の標準タイミング（454カウントのタイミ
ング）と外部水平同期検出信号HSYOが一致し
たときのみ、外部水平同期信号EXHSYとしたも
のである。すなわち、第１３図において、同期分
離回路２０２は非同期系の複合映像信号から同期
信号を抽出する。エツジ検出回路２０４は、抽出
された同期信号のエツジを検出するとともに明ら
かにノイズと判断される信号を除去する。水平同
期検出回路２０６は、ウインドを設定して、エツ
ジ検出出力から、水平同期信号を検出し、検出信
号HSYOを出力する。HGNカウンタ２００は、
水平同期検出信号HSYOでクリアされ、水晶発
振出力に基づく基準クロツクで駆動され、１水平
走査期間に455カウント（０〜454）し、454カウ
ント値のとき信号を出力する。

アンド回路２０８は、水平同期検出信号
HSYOと、HGNカウンタ２００の454カウント
出力のタイミングが一致したときにオンし、オア
回路２１０を介して外部水平同期信号EXHSYを
出力する。ただし、これは通常プレイ時のみであ
り、それ以外のトリツクプレイ時は、ある程度誤
差を許容し、ウインド内にあれば、同期信号とし
て用いる。すなわち、インバータ２１２を介して
アンド回路２１４が動作可能になり、水平同期検
出信号HSYOを外部水平同期信号EXHSYとして
出力する。

同期保護回路２１６は、ウインド内に水平同期
信号が得られなかつた場合に、水平同期検出信号
HSYOの代替信号としてHGNカウンタ２００の
454カウント出力を出力するものである。

同期保護回路２１６から水平走査期間ごとに出
力される信号HSYNC（HSYOまたはその代替信
号）は、VGNカウンタ２１８をカウントアツプ
する。VGNカウンタ２１８のカウント値は走査
線番号に対応している。垂直同期検出回路２２０
は、VGNカウンタ２１８のカウント値に基づき
ウインドを設定し、同期分離回路２０２で抽出さ
れた同期信号中から、垂直同期信号EXVSYを出
力する。

〔発明の効果〕

以上説明したように、この発明によればCAV
方式のビデオデイスクの場合２フイールド１フレ
ームがデイスクの１回転に記録されており、ワウ
フラツタによるジツタの変動周期と一致すること
を利用して、同期修正動作を１フレーム内の特定
の位相に限定して行なうようにしたので、ワウフ
ラツタによるジツタの変動の影響がなくなり、同
期修正動作が頻繁に行なわれるのが防止され、同
期系の同期信号に不要な同期変動が生じるのを防
止することができる。

【図面の簡単な説明】

第１図は、この発明の一実施例を示す回路図で
ある。第２図は、従来のビデオデイスク再生装置
にスーパインポーズ機能を付加する場合の概略構
成を示すブロツク図である。第３図、第４図は、
非同期系のデイスク再生信号を同期系に切換える
場合の量子化誤差を示す図で、第３図はジツタが
吸収される状態を示し、第４図はジツタが拡大さ
れる場合を示す。第５図は、ジツタが第４図の拡
大作用により画面上で拡大された状態を示す図で
ある。第６図は、デイスク偏心によるジツタが第
４図の拡大作用により画面上で拡大された状態を
示す図である。第７図は、この発明が適用される
デイスク再生装置の全体構成を示すブロツク図で
ある。第８図、第９図は、第１図の実施例におけ
る丸め動作を示す図で、第８図はウインド幅が３
クロツク分の場合、第９図はウインド幅が５クロ
ツク分の場合である。第１０図はウインドの修正
動作の一例を示す図である。第１１図は、第１図
の実施例で採用しているウインド修正動作の一例
を示す図である。第１２図は、第１図の実施例に
よる外部水平同期信号EXHSYの検出タイミング
の制限動作を示す図である。第１３図は、外部水
平同期信号EXHSYの作成回路の一例を示すブロ
ツク図である。７４……水平同期信号検出回路（非同期系水平
同期信号検出手段）、８６……HGNカウンタ
（カウンタ）、９２……シフトレジスタ（ウインド
生成手段）、９０，９４，９６，９８，１０４，
１０６，１０８，１１０，１１２，１１４，１１
６，１１８……非同期系水平同期信号位置検出手
段およびリセツト制御手段、EXHSY……非同期
系水平同期信号、MCK……基準クロツク。

Claims

【特許請求の範囲】１回転速度一定方式デイスク再生信号に含まれ
る非同期系水平同期信号を検出する非同期系水平
同期信号検出手段と、基準クロツクをカウントしてその特定のカウン
ト値のタイミングを同期系水平同期信号のタイミ
ングの情報として生成するカウンタと、前記同期系水平同期信号のタイミングを含む所
定の期間をウインドとして生成するウインド生成
手段と、前記ビデオデイスク再生信号を構成する２フイ
ールド１フレーム内の特定の位相を検出するフレ
ーム内位相検出手段と、前記フレーム内の特定の位相が検出されるタイ
ミングで前記非同期系水平同期信号が前記ウイン
ド内に検出されるか前記ウインド外に検出される
かを検出する非同期系水平同期信号位置検出手段
と、前記フレーム内の特定の位相が検出されるタイ
ミングで前記ウインド内に前記非同期系水平同期
信号が検出された時は前記同期系水平同期信号が
正規の周期で得られるように当該同期系水平同期
信号のタイミングに基づいて前記カウンタをリセ
ツト制御し、前記ウインド外に前記非同期系水平
同期信号が検出された時はその後検出される前記
非同期系水平同期信号が前記ウインド内に入るよ
うに前記カウンタをリセツト制御し、前記フレー
ム内の特定の位相が検出されるタイミング以外で
は前記同期系水平同期信号が正規の周期で得られ
るように当該同期系水平同期信号のタイミングに
基づいて前記カウンタをリセツト制御するリセツ
ト制御手段とを具備してなるビデオデイスク再生装置の同期回
路。