JPH0590965A - Ａ／ｄコンバータ - Google Patents
Ａ／ｄコンバータInfo
- Publication number
- JPH0590965A JPH0590965A JP24897991A JP24897991A JPH0590965A JP H0590965 A JPH0590965 A JP H0590965A JP 24897991 A JP24897991 A JP 24897991A JP 24897991 A JP24897991 A JP 24897991A JP H0590965 A JPH0590965 A JP H0590965A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- converter
- comparator
- analog value
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】小型化が図れ、多ビット化が容易で、変換時間
が短縮するＡ／Ｄコンバータとする。 【構成】基準電圧ＶB を抵抗ラダー５によって２N −１
段階に分圧し、それら分圧された各タップＴＰ（１）〜
ＴＰ（２N −１）の電圧を、それぞれトランジスタＴ
（１）〜Ｔ（２N −１）を介してコンパレータ４の負入
力側に供給し、コンパレータ４の正入力側には、アナロ
グ値ＡINを供給する。そして、コンパレータ４の比較結
果を監視しつつ、アナログ値ＡINに相当する電圧が存在
する範囲内の中間の電圧がコンパレータ４の負入力側に
供給されるように、セレクト回路１１によって、トラン
ジスタＴ（１）〜Ｔ（２N −１）の何れか一つをオンに
する。
が短縮するＡ／Ｄコンバータとする。 【構成】基準電圧ＶB を抵抗ラダー５によって２N −１
段階に分圧し、それら分圧された各タップＴＰ（１）〜
ＴＰ（２N −１）の電圧を、それぞれトランジスタＴ
（１）〜Ｔ（２N −１）を介してコンパレータ４の負入
力側に供給し、コンパレータ４の正入力側には、アナロ
グ値ＡINを供給する。そして、コンパレータ４の比較結
果を監視しつつ、アナログ値ＡINに相当する電圧が存在
する範囲内の中間の電圧がコンパレータ４の負入力側に
供給されるように、セレクト回路１１によって、トラン
ジスタＴ（１）〜Ｔ（２N −１）の何れか一つをオンに
する。
Description
【０００１】
【産業上の利用分野】この発明は、アナログ値をディジ
タル値に変換するＡ／Ｄコンバータの改良に関する。
タル値に変換するＡ／Ｄコンバータの改良に関する。
【０００２】
【従来の技術】従来から、種々のＡ／Ｄコンバータが提
案されている。例えば、並列型Ａ／Ｄコンバータは、抵
抗器を直列に接続した抵抗ラダーによって、基準電圧を
分解能に応じた段階（変換後のディジタル値がＮビット
であれば、２N −１段階）に分圧し、それら分圧された
各電圧と、入力されたアナログ値とを個々に比較し、そ
して、比較した結果の内、大小関係が反転する電圧に相
当する段階が、入力されたアナログ値に対応するディジ
タル値となる。
案されている。例えば、並列型Ａ／Ｄコンバータは、抵
抗器を直列に接続した抵抗ラダーによって、基準電圧を
分解能に応じた段階（変換後のディジタル値がＮビット
であれば、２N −１段階）に分圧し、それら分圧された
各電圧と、入力されたアナログ値とを個々に比較し、そ
して、比較した結果の内、大小関係が反転する電圧に相
当する段階が、入力されたアナログ値に対応するディジ
タル値となる。
【０００３】従って、並列型Ａ／Ｄコンバータを用いた
場合は、分解能に関係なく、高速でＡ／Ｄ変換が行え
る。また、逐次比較型Ａ／Ｄコンバータは、Ｄ／Ａコン
バータや逐次比較回路を利用したＡ／Ｄコンバータであ
り、ＮビットのＡ／Ｄコンバータであれば、Ｎ回の比較
動作でディジタル変換が行える。
場合は、分解能に関係なく、高速でＡ／Ｄ変換が行え
る。また、逐次比較型Ａ／Ｄコンバータは、Ｄ／Ａコン
バータや逐次比較回路を利用したＡ／Ｄコンバータであ
り、ＮビットのＡ／Ｄコンバータであれば、Ｎ回の比較
動作でディジタル変換が行える。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のＡ／Ｄコンバータにあっては、下記のような不具合
がある。即ち、並列型Ａ／Ｄコンバータは、確かに、高
速変換が行えるという利点がある反面、２N −１個（Ｎ
＝８であれば、２５５個）の比較器が必要であるため、
回路規模が大きくなり、高集積化の妨げになるという欠
点がある。また、各比較器のオフセットバラツキが変換
精度に影響することから、これを考慮する結果、多ビッ
ト化が困難であった。
来のＡ／Ｄコンバータにあっては、下記のような不具合
がある。即ち、並列型Ａ／Ｄコンバータは、確かに、高
速変換が行えるという利点がある反面、２N −１個（Ｎ
＝８であれば、２５５個）の比較器が必要であるため、
回路規模が大きくなり、高集積化の妨げになるという欠
点がある。また、各比較器のオフセットバラツキが変換
精度に影響することから、これを考慮する結果、多ビッ
ト化が困難であった。
【０００５】一方、逐次比較型Ａ／Ｄコンバータは、多
数の比較器が不要であるから並列型Ａ／Ｄコンバータに
比べて小型になるが、Ｄ／Ａコンバータや逐次比較回路
が必要であるため、高速変換が必要な分野には適用でき
なかった。この発明は、このような従来の技術が有する
未解決の課題に着目してなされたものであり、小型化及
び多ビット化が容易であり、しかも、ある程度の高速変
換が可能なＡ／Ｄコンバータを提供することを目的とし
ている。
数の比較器が不要であるから並列型Ａ／Ｄコンバータに
比べて小型になるが、Ｄ／Ａコンバータや逐次比較回路
が必要であるため、高速変換が必要な分野には適用でき
なかった。この発明は、このような従来の技術が有する
未解決の課題に着目してなされたものであり、小型化及
び多ビット化が容易であり、しかも、ある程度の高速変
換が可能なＡ／Ｄコンバータを提供することを目的とし
ている。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、請求項１記載の発明は、アナログ値をＮビットのデ
ィジタル値に変換するＡ／Ｄコンバータであって、基準
電圧を２N −１段階に分圧する分圧手段と、この分圧手
段で分圧された電圧の内の任意の電圧を選択して出力す
る選択手段と、前記アナログ値と前記選択手段の出力と
の大小を判定する比較手段と、を備えた。
に、請求項１記載の発明は、アナログ値をＮビットのデ
ィジタル値に変換するＡ／Ｄコンバータであって、基準
電圧を２N −１段階に分圧する分圧手段と、この分圧手
段で分圧された電圧の内の任意の電圧を選択して出力す
る選択手段と、前記アナログ値と前記選択手段の出力と
の大小を判定する比較手段と、を備えた。
【０００７】そして、請求項２記載の発明は、上記請求
項１記載の発明において、選択手段は、アナログ値に相
当する電圧が存在する範囲内の中間の電圧を選択して出
力する。
項１記載の発明において、選択手段は、アナログ値に相
当する電圧が存在する範囲内の中間の電圧を選択して出
力する。
【０００８】
【作用】請求項１記載の発明では、分圧手段によって基
準電圧が２N −１段階に分圧され、それら分圧された電
圧の内の任意の電圧が選択手段によって選択され、そし
て、その選択された電圧と、入力されるアナログ値と
が、比較手段によって比較されるから、一つの比較手段
によって、ディジタル変換が行われる。
準電圧が２N −１段階に分圧され、それら分圧された電
圧の内の任意の電圧が選択手段によって選択され、そし
て、その選択された電圧と、入力されるアナログ値と
が、比較手段によって比較されるから、一つの比較手段
によって、ディジタル変換が行われる。
【０００９】特に、請求項２記載の発明であれば、アナ
ログ値に相当する電圧が存在する範囲が、１回の比較動
作を行う毎に１／２になるから、Ｎ回の比較動作でディ
ジタル変換が完了する。
ログ値に相当する電圧が存在する範囲が、１回の比較動
作を行う毎に１／２になるから、Ｎ回の比較動作でディ
ジタル変換が完了する。
【００１０】
【実施例】以下、この発明の実施例を図面に基づいて説
明する。図１は、本発明の一実施例を示す図であり、Ｎ
ビット対応のＡ／Ｄコンバータ１の回路図である。即
ち、このＡ／Ｄコンバータ１は、アナログ値ＡINが入力
される入力バッファ２と、コントロール・ロジック回路
１０から供給される制御信号に応じて入力バッファ２の
出力を一定時間保持するサンプル・ホールド回路３と、
このサンプル・ホールド回路３の出力が正入力側に入力
される比較手段としてのコンパレータ４とを有してい
て、コンパレータ４の出力が、Ａ／Ｄコンバータ１のデ
ィジタル出力値ＤOUT となる。
明する。図１は、本発明の一実施例を示す図であり、Ｎ
ビット対応のＡ／Ｄコンバータ１の回路図である。即
ち、このＡ／Ｄコンバータ１は、アナログ値ＡINが入力
される入力バッファ２と、コントロール・ロジック回路
１０から供給される制御信号に応じて入力バッファ２の
出力を一定時間保持するサンプル・ホールド回路３と、
このサンプル・ホールド回路３の出力が正入力側に入力
される比較手段としてのコンパレータ４とを有してい
て、コンパレータ４の出力が、Ａ／Ｄコンバータ１のデ
ィジタル出力値ＤOUT となる。
【００１１】なお、アナログ値ＡINは、このＡ／Ｄコン
バータ１には電圧値として供給され、また、ディジタル
出力値ＤOUT は、後述するように、Ｎビットのディジタ
ル値の内の１ビットの値を示すことになる。つまり、こ
のＡ／Ｄコンバータ１は、Ｎビットのディジタル値をシ
リアルに出力する回路である。そして、同じ抵抗値であ
る２N 個の抵抗器Ｒ（１），Ｒ（２），Ｒ（３），Ｒ
（４），…，Ｒ（２N −１），Ｒ（２N ）をはしご状に
接続することにより、基準電圧ＶB を２N −１段階に分
圧する分圧手段としての抵抗ラダー５が設けられ、分圧
された電圧を示す各抵抗器Ｒ（１）〜Ｒ（２N ）間のタ
ップＴＰ（１）〜ＴＰ（２N −１）のそれぞれが、スイ
ッチとして働くトランジスタＴ（１）〜Ｔ（２N −１）
を介して、コンパレータ４の負入力側に接続されてい
る。なお、基準電圧ＶB は、アナログ値ＡINが採りうる
範囲の最大電圧値である。
バータ１には電圧値として供給され、また、ディジタル
出力値ＤOUT は、後述するように、Ｎビットのディジタ
ル値の内の１ビットの値を示すことになる。つまり、こ
のＡ／Ｄコンバータ１は、Ｎビットのディジタル値をシ
リアルに出力する回路である。そして、同じ抵抗値であ
る２N 個の抵抗器Ｒ（１），Ｒ（２），Ｒ（３），Ｒ
（４），…，Ｒ（２N −１），Ｒ（２N ）をはしご状に
接続することにより、基準電圧ＶB を２N −１段階に分
圧する分圧手段としての抵抗ラダー５が設けられ、分圧
された電圧を示す各抵抗器Ｒ（１）〜Ｒ（２N ）間のタ
ップＴＰ（１）〜ＴＰ（２N −１）のそれぞれが、スイ
ッチとして働くトランジスタＴ（１）〜Ｔ（２N −１）
を介して、コンパレータ４の負入力側に接続されてい
る。なお、基準電圧ＶB は、アナログ値ＡINが採りうる
範囲の最大電圧値である。
【００１２】従って、トランジスタＴ（１）〜Ｔ（２N
−１）の内の何れか一つをオンとすることにより、タッ
プＴＰ（１）〜ＴＰ（２N −１）の内の任意の電圧が、
コンパレータ４の負入力側に供給され、アナログ値ＡIN
と比較される。各トランジスタＴ（１）〜Ｔ（２N −
１）のゲートは、セレクト回路１１に接続されていて、
このセレクト回路１１は、コントロール・ロジック回路
１０からの制御信号に応じて、何れか一つのトランジス
タＴ（１）〜Ｔ（２N −１）をオンにする。
−１）の内の何れか一つをオンとすることにより、タッ
プＴＰ（１）〜ＴＰ（２N −１）の内の任意の電圧が、
コンパレータ４の負入力側に供給され、アナログ値ＡIN
と比較される。各トランジスタＴ（１）〜Ｔ（２N −
１）のゲートは、セレクト回路１１に接続されていて、
このセレクト回路１１は、コントロール・ロジック回路
１０からの制御信号に応じて、何れか一つのトランジス
タＴ（１）〜Ｔ（２N −１）をオンにする。
【００１３】ここで、コントロール・ロジック回路１０
は、コンパレータ４の出力値の正負を監視しつつ、アナ
ログ値ＡINと同じ電圧が存在する範囲内の中間の電圧が
コンパレータ４の負入力側に供給されるように、セレク
ト回路１１に制御信号を出力し、トランジスタＴ（１）
〜Ｔ（２N −１）の何れかをオンにする。即ち、コンパ
レータ４における第１回目の比較演算を行う場合には、
アナログ値ＡINが存在する範囲は０〜ＶB であるから、
ＶB ／２がコンパレータ４の負入力側に供給されるよう
に、トランジスタＴ（２N ／２）をオンにする。
は、コンパレータ４の出力値の正負を監視しつつ、アナ
ログ値ＡINと同じ電圧が存在する範囲内の中間の電圧が
コンパレータ４の負入力側に供給されるように、セレク
ト回路１１に制御信号を出力し、トランジスタＴ（１）
〜Ｔ（２N −１）の何れかをオンにする。即ち、コンパ
レータ４における第１回目の比較演算を行う場合には、
アナログ値ＡINが存在する範囲は０〜ＶB であるから、
ＶB ／２がコンパレータ４の負入力側に供給されるよう
に、トランジスタＴ（２N ／２）をオンにする。
【００１４】この時、コンパレータ４の正入力側には、
入力バッファ２を介して供給され、サンプル・ホールド
回路３において保持されたアナログ値ＡINが供給されて
いるから、そのアナログ値ＡINと、タップＴ（２N ／
２）の電圧とが比較され、アナログ値ＡINの方が大きけ
ればコンパレータ４の出力は正となり、アナログ値ＡIN
の方が小さければコンパレータ４の出力は負となる。
入力バッファ２を介して供給され、サンプル・ホールド
回路３において保持されたアナログ値ＡINが供給されて
いるから、そのアナログ値ＡINと、タップＴ（２N ／
２）の電圧とが比較され、アナログ値ＡINの方が大きけ
ればコンパレータ４の出力は正となり、アナログ値ＡIN
の方が小さければコンパレータ４の出力は負となる。
【００１５】つまり、コンパレータ４の出力が正の場合
には、アナログ値ＡINと同じ電圧はＶB ／２よりも高い
範囲に存在することになるから、ディジタル値の最上位
（Ｎ桁目の）ビットは“１”となり、逆に、コンパレー
タ４の出力が負の場合には、アナログ値ＡINと同じ電圧
はＶB ／２よりも低い範囲に存在することになるから、
ディジタル値の最上位（Ｎ桁目の）ビットは“０”とな
る。
には、アナログ値ＡINと同じ電圧はＶB ／２よりも高い
範囲に存在することになるから、ディジタル値の最上位
（Ｎ桁目の）ビットは“１”となり、逆に、コンパレー
タ４の出力が負の場合には、アナログ値ＡINと同じ電圧
はＶB ／２よりも低い範囲に存在することになるから、
ディジタル値の最上位（Ｎ桁目の）ビットは“０”とな
る。
【００１６】次いで、コンパレータ４における第２回目
の比較演算を行う場合には、アナログ値ＡINと同じ電圧
が存在する範囲は、上記のように第１回目のコンパレー
タ４の出力値の正負から判るから、その範囲の中間の電
圧が出力されるように、トランジスタＴ（２N ／４）又
はＴ（３・２N ／４）をオンにする。そして、この第２
回目の比較演算の結果が正であれば、Ｎ−１桁目のビッ
トは“１”となり、負であればＮ−１桁目のビットは
“０”になる。
の比較演算を行う場合には、アナログ値ＡINと同じ電圧
が存在する範囲は、上記のように第１回目のコンパレー
タ４の出力値の正負から判るから、その範囲の中間の電
圧が出力されるように、トランジスタＴ（２N ／４）又
はＴ（３・２N ／４）をオンにする。そして、この第２
回目の比較演算の結果が正であれば、Ｎ−１桁目のビッ
トは“１”となり、負であればＮ−１桁目のビットは
“０”になる。
【００１７】さらに、第３回目以降も同じ手順でオンに
するトランジスタＴを決定し、そして、その時のコンパ
レータ４の出力の正負に応じてディジタル値ＤOUT の論
理値を読めば、Ｎ回目の比較演算が終了した時点で、ア
ナログ値ＡINのディジタル値への変換が完了する。この
ように、本実施例のＡ／Ｄコンバータ１であれば、一つ
のコンパレータ４によってＡ／Ｄ変換が行えるから、従
来の並列側Ａ／Ｄコンバータのように回路が大規模にな
ることがなく、小型化が図られ、高集積回路に好適であ
るし、コンパレータ４が一つであれば、オフセットバラ
ツキを考慮する必要がなくなるから、多ビット化が容易
である。
するトランジスタＴを決定し、そして、その時のコンパ
レータ４の出力の正負に応じてディジタル値ＤOUT の論
理値を読めば、Ｎ回目の比較演算が終了した時点で、ア
ナログ値ＡINのディジタル値への変換が完了する。この
ように、本実施例のＡ／Ｄコンバータ１であれば、一つ
のコンパレータ４によってＡ／Ｄ変換が行えるから、従
来の並列側Ａ／Ｄコンバータのように回路が大規模にな
ることがなく、小型化が図られ、高集積回路に好適であ
るし、コンパレータ４が一つであれば、オフセットバラ
ツキを考慮する必要がなくなるから、多ビット化が容易
である。
【００１８】また、従来の逐次比較型Ａ／Ｄコンバータ
と異なり、Ｄ／Ａコンバータや逐次比較回路が不要であ
るから、変換時間の短縮が図れる。そして、本実施例で
あれば、Ｎ回の比較演算でディジタル値の変換が完了す
るから、多ビット化を図っても、変換時間が大幅に増大
してしまうようなことがない。
と異なり、Ｄ／Ａコンバータや逐次比較回路が不要であ
るから、変換時間の短縮が図れる。そして、本実施例で
あれば、Ｎ回の比較演算でディジタル値の変換が完了す
るから、多ビット化を図っても、変換時間が大幅に増大
してしまうようなことがない。
【００１９】ここで、本実施例では、コントロール・ロ
ジック回路１０，セレクト回路１１及びトランジスタＴ
（１）〜Ｔ（２N −１）によって選択手段が構成され
る。
ジック回路１０，セレクト回路１１及びトランジスタＴ
（１）〜Ｔ（２N −１）によって選択手段が構成され
る。
【００２０】
【発明の効果】以上説明したように、請求項１記載の発
明のＡ／Ｄコンバータであれば、比較手段が一つで済む
から、小型化が図られ、高集積回路に好適であり、オフ
セットバラツキを考慮する必要がなくなるから、多ビッ
ト化が容易であり、また、Ｄ／Ａコンバータや逐次比較
回路が不要であるから、変換時間の短縮が図れるという
効果がある。
明のＡ／Ｄコンバータであれば、比較手段が一つで済む
から、小型化が図られ、高集積回路に好適であり、オフ
セットバラツキを考慮する必要がなくなるから、多ビッ
ト化が容易であり、また、Ｄ／Ａコンバータや逐次比較
回路が不要であるから、変換時間の短縮が図れるという
効果がある。
【００２１】特に、請求項２記載の発明であれば、Ｎ回
の比較演算を行うだけでＡ／Ｄ変換が完了するから、多
ビット化を図っても、変換時間が大幅に増大してしまう
ようなことがない。
の比較演算を行うだけでＡ／Ｄ変換が完了するから、多
ビット化を図っても、変換時間が大幅に増大してしまう
ようなことがない。
【図１】本発明の一実施例を示す回路図である。
１ Ａ／Ｄコンバータ ４ コンパレータ（比較手
段） ５ 抵抗ラダー（分圧手
段） １０ コントロール・ロジッ
ク回路 １１ セレクト回路 ＡIN アナログ値 Ｒ（１）〜Ｒ（２N ） 抵抗器 ＴＰ（１）〜ＴＰ（２N −１） タップ Ｔ（１）〜Ｔ（２N −１） トランジスタ
段） ５ 抵抗ラダー（分圧手
段） １０ コントロール・ロジッ
ク回路 １１ セレクト回路 ＡIN アナログ値 Ｒ（１）〜Ｒ（２N ） 抵抗器 ＴＰ（１）〜ＴＰ（２N −１） タップ Ｔ（１）〜Ｔ（２N −１） トランジスタ
Claims (2)
- 【請求項１】 アナログ値をＮビットのディジタル値に
変換するＡ／Ｄコンバータであって、基準電圧を２N −
１段階に分圧する分圧手段と、この分圧手段で分圧され
た電圧の内の任意の電圧を選択して出力する選択手段
と、前記アナログ値と前記選択手段の出力との大小を判
定する比較手段と、を備えたことを特徴とするＡ／Ｄコ
ンバータ。 - 【請求項２】 選択手段は、アナログ値に相当する電圧
が存在する範囲内の中間の電圧を選択して出力する請求
項１記載のＡ／Ｄコンバータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24897991A JPH0590965A (ja) | 1991-09-27 | 1991-09-27 | Ａ／ｄコンバータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24897991A JPH0590965A (ja) | 1991-09-27 | 1991-09-27 | Ａ／ｄコンバータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0590965A true JPH0590965A (ja) | 1993-04-09 |
Family
ID=17186230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24897991A Pending JPH0590965A (ja) | 1991-09-27 | 1991-09-27 | Ａ／ｄコンバータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0590965A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316534B1 (ko) * | 1999-12-30 | 2001-12-12 | 박종섭 | 아날로그/디지털 변환기 |
| JP2006166393A (ja) * | 2004-11-10 | 2006-06-22 | Seiko Epson Corp | 温度補償回路を備えた温度補償発振回路および電子機器 |
| WO2009031558A1 (ja) * | 2007-09-06 | 2009-03-12 | Alps Electric Co., Ltd. | 磁気式エンコーダ |
| US7604177B2 (en) | 2004-05-14 | 2009-10-20 | Oki Electric Industry Co., Ltd. | Contactless data carrier, interrogator, contactless data carrier system, and method of acquiring data |
-
1991
- 1991-09-27 JP JP24897991A patent/JPH0590965A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100316534B1 (ko) * | 1999-12-30 | 2001-12-12 | 박종섭 | 아날로그/디지털 변환기 |
| US7604177B2 (en) | 2004-05-14 | 2009-10-20 | Oki Electric Industry Co., Ltd. | Contactless data carrier, interrogator, contactless data carrier system, and method of acquiring data |
| JP2006166393A (ja) * | 2004-11-10 | 2006-06-22 | Seiko Epson Corp | 温度補償回路を備えた温度補償発振回路および電子機器 |
| WO2009031558A1 (ja) * | 2007-09-06 | 2009-03-12 | Alps Electric Co., Ltd. | 磁気式エンコーダ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7876253B2 (en) | A/D conversion circuit for use with low-potential and high-potential power supplies | |
| EP0153778A2 (en) | Multi-step parallel analog-digital converter | |
| JPS6360568B2 (ja) | ||
| JPS6161578B2 (ja) | ||
| US7579973B2 (en) | Analog-to-digital converter | |
| KR0138775B1 (ko) | 전압추정기를지니는다단계플래시아날로그디지탈변환기 | |
| JPH0590965A (ja) | Ａ／ｄコンバータ | |
| US6927723B2 (en) | A/D converter and A/D conversion method | |
| US5629702A (en) | Analog to digital converter | |
| JPH07106969A (ja) | アナログ／デジタル変換器 | |
| US20040189504A1 (en) | Semi-flash A/D converter with minimal comparator count | |
| JP3551200B2 (ja) | デジタル／アナログ変換回路 | |
| JPS5986328A (ja) | アナログ／デジタルコンバ−タ | |
| JP3723362B2 (ja) | フラッシュ方式アナログ／デジタル変換装置 | |
| EP3696983A1 (en) | Analog to digital converter | |
| JP2877983B2 (ja) | Ａ／ｄコンバータ回路 | |
| JPH0697832A (ja) | 符号変換回路およびそれを備えたａ／ｄ変換器 | |
| US12323158B2 (en) | Analog-to-digital converter and method for analog-to-digital conversion | |
| KR100339542B1 (ko) | 고속 아날로그/디지털 변환기 | |
| JPS6153830A (ja) | アナログデジタル変換器 | |
| JPH0744105Y2 (ja) | Ａｄ変換回路 | |
| JPH0243813A (ja) | Ａ／ｄ変換器 | |
| JPH075704Y2 (ja) | 多チャンネルａ／ｄ変換器 | |
| JPH0548459A (ja) | アナログ・デイジタル変換装置 | |
| JPH09232957A (ja) | アナログ・ディジタル変換器 |