JPH0595212A - 高周波半導体混成集積回路装置 - Google Patents
高周波半導体混成集積回路装置Info
- Publication number
- JPH0595212A JPH0595212A JP3253834A JP25383491A JPH0595212A JP H0595212 A JPH0595212 A JP H0595212A JP 3253834 A JP3253834 A JP 3253834A JP 25383491 A JP25383491 A JP 25383491A JP H0595212 A JPH0595212 A JP H0595212A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric substrate
- high frequency
- heat sink
- circuit
- main dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/601—Capacitive arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
- H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
- H10W70/65—Shapes or dispositions of interconnections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/551—Materials of bond wires
- H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
- H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Microwave Amplifiers (AREA)
- Non-Reversible Transmitting Devices (AREA)
- Waveguides (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
【目的】 この発明は、高周波回路の線路で発生する大
きな浮遊容量を減少させることにより良好な高周波特性
を有し、また製造が容易で省力化が図れより安価な高周
波半導体混成集積回路装置を得ることを目的とする。 【構成】 この発明では、放熱板１上に設けられた主誘
電体基板２と、この主誘電体基板２の穴部２ａに設けら
れた、高周波電力増幅用の回路素子４、５を搭載したヒ
ートシンク３との上に、回路パターンである導体膜６
ｃ、７ｃ、８ｅ、８ｆ等が形成された接続用誘電体基板
９を融着により接合させて両者の電気的接続が行われ
る。接続用誘電体基板９は高周波回路の線路での回路定
数が主誘電体基板２での回路定数と同じになることが望
ましい。
きな浮遊容量を減少させることにより良好な高周波特性
を有し、また製造が容易で省力化が図れより安価な高周
波半導体混成集積回路装置を得ることを目的とする。 【構成】 この発明では、放熱板１上に設けられた主誘
電体基板２と、この主誘電体基板２の穴部２ａに設けら
れた、高周波電力増幅用の回路素子４、５を搭載したヒ
ートシンク３との上に、回路パターンである導体膜６
ｃ、７ｃ、８ｅ、８ｆ等が形成された接続用誘電体基板
９を融着により接合させて両者の電気的接続が行われ
る。接続用誘電体基板９は高周波回路の線路での回路定
数が主誘電体基板２での回路定数と同じになることが望
ましい。
Description
【０００１】
【産業上の利用分野】この発明は、高周波電力を増幅す
るトランジスタと高周波回路のための整合回路等を含む
周辺回路を備えた高周波半導体混成集積回路装置に関す
るものである。
るトランジスタと高周波回路のための整合回路等を含む
周辺回路を備えた高周波半導体混成集積回路装置に関す
るものである。
【０００２】
【従来の技術】図６は従来の高周波半導体混成集積回路
装置のディスクリートトランジスタ搭載部を示す斜視図
である。図において、放熱板１上には誘電体基板２が融
着により接合されている。この誘電体基板２には、高周
波回路用の整合回路等を含む破線で示された周辺回路５
０が実装されている。この誘電体基板２にはさらに、デ
ィスクリートトランジスタを搭載したヒートシンク３を
設けるための穴部２ａが形成されている。ヒートシンク
３は熱伝導率の良好(低熱抵抗)な絶縁体からなる。ヒー
トシンク３上にはＭＯＳ型コンデンサ４、トランジスタ
チップ５が搭載されている。
装置のディスクリートトランジスタ搭載部を示す斜視図
である。図において、放熱板１上には誘電体基板２が融
着により接合されている。この誘電体基板２には、高周
波回路用の整合回路等を含む破線で示された周辺回路５
０が実装されている。この誘電体基板２にはさらに、デ
ィスクリートトランジスタを搭載したヒートシンク３を
設けるための穴部２ａが形成されている。ヒートシンク
３は熱伝導率の良好(低熱抵抗)な絶縁体からなる。ヒー
トシンク３上にはＭＯＳ型コンデンサ４、トランジスタ
チップ５が搭載されている。
【０００３】入力用導体膜６ａおよび出力用導体膜７ａ
は誘電体基板２上に印刷されたものであり、入力用導体
膜６ｂおよび出力用導体膜７ｂはヒートシンク３上に印
刷されたものである。なお、出力用導体膜７ａはトラン
ジスタチップ５のバイアス線も兼ねている。また、接地
用導体膜８ａおよび８ｃがヒートシンク３の表面に印刷
されている。入力用リード１２は入力用導体膜６ａと６
ｂを接続するものであり、また出力用リード１３は出力
用導体膜７ａと７ｂを接続するもので、共に半田付けに
よって接続されている。そしてＡｕワイヤ等からなるボ
ンディングワイヤ１１によって、入力用リード１２、接
地用導体膜８ｃ上のＭＯＳ型コンデンサ４と接地用の導
体ブリッジ１４、そして出力用導体膜７ｂ上のトランジ
スタチップ５が接続されている。
は誘電体基板２上に印刷されたものであり、入力用導体
膜６ｂおよび出力用導体膜７ｂはヒートシンク３上に印
刷されたものである。なお、出力用導体膜７ａはトラン
ジスタチップ５のバイアス線も兼ねている。また、接地
用導体膜８ａおよび８ｃがヒートシンク３の表面に印刷
されている。入力用リード１２は入力用導体膜６ａと６
ｂを接続するものであり、また出力用リード１３は出力
用導体膜７ａと７ｂを接続するもので、共に半田付けに
よって接続されている。そしてＡｕワイヤ等からなるボ
ンディングワイヤ１１によって、入力用リード１２、接
地用導体膜８ｃ上のＭＯＳ型コンデンサ４と接地用の導
体ブリッジ１４、そして出力用導体膜７ｂ上のトランジ
スタチップ５が接続されている。
【０００４】次に動作について簡単に説明すると、入力
用導体膜６ａ、入力用リード１２、入力用導体膜６ｂ、
ボンディングワイヤ１１、ＭＯＳ型コンデンサ４を経て
トランジスタチップ５に高周波電力が入力される。トラ
ンジスタチップ５では入力された高周波電力が増幅され
る。そして増幅された高周波電力が、出力用導体膜７
ｂ、出力用リード１３、出力用導体膜７ａを介して出力
される。なお、増幅の際に発生した熱はヒートシンク３
および放熱板１を通って集積回路装置外部に放出され
る。
用導体膜６ａ、入力用リード１２、入力用導体膜６ｂ、
ボンディングワイヤ１１、ＭＯＳ型コンデンサ４を経て
トランジスタチップ５に高周波電力が入力される。トラ
ンジスタチップ５では入力された高周波電力が増幅され
る。そして増幅された高周波電力が、出力用導体膜７
ｂ、出力用リード１３、出力用導体膜７ａを介して出力
される。なお、増幅の際に発生した熱はヒートシンク３
および放熱板１を通って集積回路装置外部に放出され
る。
【０００５】
【発明が解決しようとする課題】従来の高周波半導体混
成集積回路装置は以上の構成されていた。高周波回路に
おいては特に、抵抗、インダクタンス、容量等の定数が
線路に沿って均一に分布している、いわゆる均一分布定
数線路を形成することが、良好な高周波特性を得るため
には望ましい。しかしながら従来の装置においては、入
力用リード１２および出力用リード１３の部分で大きい
浮遊容量が発生していた。これは入出力用の導体膜６
ａ、６ｂ、７ａおよび７ｂの部分での浮遊容量と大きく
異なり、線路に沿った回路定数が均一でないものとなっ
ていた。このため高周波回路の高周波特性に悪影響を与
えているという問題点があった。図７には図６の入力用
導体膜６ａ、６ｂおよび入力用リード１２付近における
入力線路の回路定数の分布を示す等価回路を示す。この
等価回路は入力用導体膜６ａ、６ｂおよび入力用リード
１２に相当する直列に接続された複数のインダクタンス
Ｌａ(抵抗分は省略)と、これらと接地レベルにある放熱
板１との間に生じるキャパシタンスＣａおよびＣ12から
なる。従来の装置ではこのように入力用リード１２での
浮遊容量すなわちキャパシタンスＣ12が、入力用導体膜
６ａ、６ｂでの浮遊容量すなわちキャパシタンスＣａよ
り大きくなっていた。これは出力用リード１３側に関し
ても同様である。
成集積回路装置は以上の構成されていた。高周波回路に
おいては特に、抵抗、インダクタンス、容量等の定数が
線路に沿って均一に分布している、いわゆる均一分布定
数線路を形成することが、良好な高周波特性を得るため
には望ましい。しかしながら従来の装置においては、入
力用リード１２および出力用リード１３の部分で大きい
浮遊容量が発生していた。これは入出力用の導体膜６
ａ、６ｂ、７ａおよび７ｂの部分での浮遊容量と大きく
異なり、線路に沿った回路定数が均一でないものとなっ
ていた。このため高周波回路の高周波特性に悪影響を与
えているという問題点があった。図７には図６の入力用
導体膜６ａ、６ｂおよび入力用リード１２付近における
入力線路の回路定数の分布を示す等価回路を示す。この
等価回路は入力用導体膜６ａ、６ｂおよび入力用リード
１２に相当する直列に接続された複数のインダクタンス
Ｌａ(抵抗分は省略)と、これらと接地レベルにある放熱
板１との間に生じるキャパシタンスＣａおよびＣ12から
なる。従来の装置ではこのように入力用リード１２での
浮遊容量すなわちキャパシタンスＣ12が、入力用導体膜
６ａ、６ｂでの浮遊容量すなわちキャパシタンスＣａよ
り大きくなっていた。これは出力用リード１３側に関し
ても同様である。
【０００６】また、装置の製造工程において入出力用の
リード１２、１３および接地用ブリッジ１４等の取り付
け作業が必要なために、省力化が図れないという問題点
があった。
リード１２、１３および接地用ブリッジ１４等の取り付
け作業が必要なために、省力化が図れないという問題点
があった。
【０００７】さらに、ディスクリートトランジスタ搭載
用のヒートシンク３が方形であるために、これに合わせ
て誘電体基板２の穴部２ａも方形にする必要があった。
このため穴部２ａの角に応力が集中し、誘電体基板２に
基板割れが生じる恐れがあった。
用のヒートシンク３が方形であるために、これに合わせ
て誘電体基板２の穴部２ａも方形にする必要があった。
このため穴部２ａの角に応力が集中し、誘電体基板２に
基板割れが生じる恐れがあった。
【０００８】この発明は上記のような問題点を解消する
ためになされたもので、良好な高周波特性を有し、製造
工程において省力化を図り、さらに誘電体基板の基板割
れを防止することのできる高周波半導体混成集積回路を
得ることを目的とする。
ためになされたもので、良好な高周波特性を有し、製造
工程において省力化を図り、さらに誘電体基板の基板割
れを防止することのできる高周波半導体混成集積回路を
得ることを目的とする。
【０００９】
【課題を解決するための手段】上記の目的に鑑みこの発
明は、放熱量の多い高周波増幅用の回路素子を少なくと
も１つ搭載したヒートシンクと、このヒートシンクを一
部に設けた高周波回路のための周辺回路を実装した主誘
電体基板と、ヒートシンクおよび主誘電体基板を搭載し
た放熱板と、ヒートシンクおよび主誘電体基板の上に接
合され両者の電気的接続を行う、接合面と反対側の面の
ほぼ全面に接地面を設けた誘電体基板と、ヒートシンク
における回路素子のための電気的接続を行うボンディン
グワイヤと、放熱板、主誘電体基板、接続用誘電体基板
およびこれの接地面の間で接地電位を導くための接地手
段と、を備えた高周波半導体混成集積回路装置にある。
明は、放熱量の多い高周波増幅用の回路素子を少なくと
も１つ搭載したヒートシンクと、このヒートシンクを一
部に設けた高周波回路のための周辺回路を実装した主誘
電体基板と、ヒートシンクおよび主誘電体基板を搭載し
た放熱板と、ヒートシンクおよび主誘電体基板の上に接
合され両者の電気的接続を行う、接合面と反対側の面の
ほぼ全面に接地面を設けた誘電体基板と、ヒートシンク
における回路素子のための電気的接続を行うボンディン
グワイヤと、放熱板、主誘電体基板、接続用誘電体基板
およびこれの接地面の間で接地電位を導くための接地手
段と、を備えた高周波半導体混成集積回路装置にある。
【００１０】
【作用】この発明に係る高周波半導体混成集積回路装置
では、主誘電体基板とヒートシンクとの間の電気的接続
を、接続用誘電体基板をこれらの上に接合するようにし
て行うようにしたので、高周波回路の線路に沿った回路
定数がより均一なものになる。また、主誘電体基板とヒ
ートシンクとの間の電気的接続が、これらの上に接続用
誘電体基板を接合し、後はヒートシンク上における回路
素子のためのワイヤーボンディングを行うだけでよく、
従来入出力用のリードおよび接地用ブリッジ等の取り付
けが不要になり、製造工程における省力化が図れる。さ
らに、ヒートシンクおよびこのヒートシンクを嵌め込む
主誘電体基板に形成される穴部を角のない形状にすれ
ば、主誘電体基板における基板割れを防止することがで
きる。
では、主誘電体基板とヒートシンクとの間の電気的接続
を、接続用誘電体基板をこれらの上に接合するようにし
て行うようにしたので、高周波回路の線路に沿った回路
定数がより均一なものになる。また、主誘電体基板とヒ
ートシンクとの間の電気的接続が、これらの上に接続用
誘電体基板を接合し、後はヒートシンク上における回路
素子のためのワイヤーボンディングを行うだけでよく、
従来入出力用のリードおよび接地用ブリッジ等の取り付
けが不要になり、製造工程における省力化が図れる。さ
らに、ヒートシンクおよびこのヒートシンクを嵌め込む
主誘電体基板に形成される穴部を角のない形状にすれ
ば、主誘電体基板における基板割れを防止することがで
きる。
【００１１】
【実施例】以下、この発明の実施例を添付図面に基づい
て説明する。図１はこの発明の一実施例による高周波半
導体混成集積回路装置のディスクリートトランジスタ搭
載部の分解斜視図である。図において、従来のものと同
一もしくは相当する部分は同一符号で示しす。ディスク
リートランジスタを搭載するヒートシンク３は、低熱抵
抗を有する絶縁体(例えばＢeＯ)からなり、上面(実装
面)には回路パターンである入力用導体膜６ｂ、出力用
導体膜７ｂおよび接地用導体膜８ｃが写真製版技術(印
刷)により形成されると共に、放熱量の多い高周波増幅
用の回路素子であるＭＯＳ型コンデンサ４および増幅用
のトランジスタチップ５が搭載されている。なお接地用
導体膜８ｃはヒートシンク３の側面から下面に延び、放
熱板１に電気的に接続されている。
て説明する。図１はこの発明の一実施例による高周波半
導体混成集積回路装置のディスクリートトランジスタ搭
載部の分解斜視図である。図において、従来のものと同
一もしくは相当する部分は同一符号で示しす。ディスク
リートランジスタを搭載するヒートシンク３は、低熱抵
抗を有する絶縁体(例えばＢeＯ)からなり、上面(実装
面)には回路パターンである入力用導体膜６ｂ、出力用
導体膜７ｂおよび接地用導体膜８ｃが写真製版技術(印
刷)により形成されると共に、放熱量の多い高周波増幅
用の回路素子であるＭＯＳ型コンデンサ４および増幅用
のトランジスタチップ５が搭載されている。なお接地用
導体膜８ｃはヒートシンク３の側面から下面に延び、放
熱板１に電気的に接続されている。
【００１２】主誘電体基板２の実装面である上面には、
高周波回路のための破線で示された周辺回路５０が実装
されると共に、回路パターンである入力用導体膜６ａ、
出力用導体膜７ａおよび接地用導体膜８ａ、８ｂ、８ｄ
がそれぞれ印刷されている。またヒートシンク３を嵌め
込む部分には上面から下面に貫通する穴部２ａが形成さ
れている。ヒートシンク３は基板割れを防止するために
角のない形状(誘電体基板と当接する部分)にされてお
り、主誘電体基板２に形成される穴部２ａもこの形状に
合わせて形成される。また、ヒートシンク３と主誘電体
基板２は同じ厚みを有する。さらに接地用導体膜８ａ、
８ｂ、８ｄは例えばスルーホール１０ａを介して導体
(図示せず)等によりそれぞれ放熱板１に接続されて接地
されている。
高周波回路のための破線で示された周辺回路５０が実装
されると共に、回路パターンである入力用導体膜６ａ、
出力用導体膜７ａおよび接地用導体膜８ａ、８ｂ、８ｄ
がそれぞれ印刷されている。またヒートシンク３を嵌め
込む部分には上面から下面に貫通する穴部２ａが形成さ
れている。ヒートシンク３は基板割れを防止するために
角のない形状(誘電体基板と当接する部分)にされてお
り、主誘電体基板２に形成される穴部２ａもこの形状に
合わせて形成される。また、ヒートシンク３と主誘電体
基板２は同じ厚みを有する。さらに接地用導体膜８ａ、
８ｂ、８ｄは例えばスルーホール１０ａを介して導体
(図示せず)等によりそれぞれ放熱板１に接続されて接地
されている。
【００１３】放熱板１はヒートシンク３および主誘電体
基板２のそれぞれの下面と融着してこれらを搭載し、こ
れらので発生した熱を装置外部に放出する。
基板２のそれぞれの下面と融着してこれらを搭載し、こ
れらので発生した熱を装置外部に放出する。
【００１４】小型の接続用誘電体基板９は主誘電体基板
２とヒートシンク３との間の電気的接続を行うためのも
のであり、その下面には主誘電体基板２とヒートシンク
３の応する導体膜にそれぞれ融着により直接接合される
回路パターンである入力用導体膜６ｃ、出力用導体膜７
ｃおよび接地用導体膜８ｅ、８ｆが、また上面にはほぼ
全面に接地用導体膜８ｇがそれぞれ印刷されている。入
力用導体膜６ｃは主誘電体基板２上の入力用導体膜６ａ
およびヒートシンク３上の入力用導体膜６ｂに接合され
る。出力用導体膜７ｃはヒートシンク３上の出力用導体
膜７ｂおよび主誘電体基板２上の出力用導体膜７ａに接
合される。接地用導体膜８ｅは主誘電体基板２上の接地
用導体膜８ａと８ｄ、およびヒートシンク３上の接地用
導体膜８ｃに接合される。接地用導体膜８ｆは主誘電体
基板２上の接地用導体膜８ｂおよびヒートシンク３上の
接地用導体膜８ｃに接合される。また下面の接地用導体
膜８ｆと上面の接地用導体膜８ｇはスルーホール１０を
介して導体(図示せず)等により電気的に接続されてい
る。
２とヒートシンク３との間の電気的接続を行うためのも
のであり、その下面には主誘電体基板２とヒートシンク
３の応する導体膜にそれぞれ融着により直接接合される
回路パターンである入力用導体膜６ｃ、出力用導体膜７
ｃおよび接地用導体膜８ｅ、８ｆが、また上面にはほぼ
全面に接地用導体膜８ｇがそれぞれ印刷されている。入
力用導体膜６ｃは主誘電体基板２上の入力用導体膜６ａ
およびヒートシンク３上の入力用導体膜６ｂに接合され
る。出力用導体膜７ｃはヒートシンク３上の出力用導体
膜７ｂおよび主誘電体基板２上の出力用導体膜７ａに接
合される。接地用導体膜８ｅは主誘電体基板２上の接地
用導体膜８ａと８ｄ、およびヒートシンク３上の接地用
導体膜８ｃに接合される。接地用導体膜８ｆは主誘電体
基板２上の接地用導体膜８ｂおよびヒートシンク３上の
接地用導体膜８ｃに接合される。また下面の接地用導体
膜８ｆと上面の接地用導体膜８ｇはスルーホール１０を
介して導体(図示せず)等により電気的に接続されてい
る。
【００１５】またこの接続用誘電体基板９の中央には、
ヒートシンク３に搭載されたＭＯＳ型コンデンサ４およ
びトランジスタチップ５を受け入れると共に、これらに
ワイヤーボンディングを施すための、上面から下面へ貫
通する貫通穴９ａが形成されている。また、高周波回路
の線路に沿った回路定数をより均一にするために、接続
用誘電体基板９は、各導体膜での回路定数が主誘電体基
板２のものと同じになるようにすることがことがより望
ましく、例えば主誘電体基板２と同じ材料で、同じ厚み
になるように形成してもよい。なお、接地手段はスルー
ホール１０および１０ａからなる。
ヒートシンク３に搭載されたＭＯＳ型コンデンサ４およ
びトランジスタチップ５を受け入れると共に、これらに
ワイヤーボンディングを施すための、上面から下面へ貫
通する貫通穴９ａが形成されている。また、高周波回路
の線路に沿った回路定数をより均一にするために、接続
用誘電体基板９は、各導体膜での回路定数が主誘電体基
板２のものと同じになるようにすることがことがより望
ましく、例えば主誘電体基板２と同じ材料で、同じ厚み
になるように形成してもよい。なお、接地手段はスルー
ホール１０および１０ａからなる。
【００１６】また図２には図１の高周波半導体混成集積
回路装置の上面図であり、図３は図２のIII−III線に沿
った断面図である。図において、ワイヤーボンディング
により形成されるボンディングワイヤ１１ａ〜１１ｄは
例えばＡｕワイヤからなるものであり、ボンディングワ
イヤ１１ａおよび１１ｂはトランジスタチップ５および
ＭＯＳ型コンデンサ４を接続用誘電体基板９の上面の接
地用導体膜８ｇに接続する接地用のものであり、またボ
ンディングワイヤ１１ｃおよび１１ｄはトランジスタチ
ップ５およびＭＯＳ型コンデンサ４をヒートシンク３上
の入力用導体膜６ｂに接続する高周波電力入力用のもの
である。
回路装置の上面図であり、図３は図２のIII−III線に沿
った断面図である。図において、ワイヤーボンディング
により形成されるボンディングワイヤ１１ａ〜１１ｄは
例えばＡｕワイヤからなるものであり、ボンディングワ
イヤ１１ａおよび１１ｂはトランジスタチップ５および
ＭＯＳ型コンデンサ４を接続用誘電体基板９の上面の接
地用導体膜８ｇに接続する接地用のものであり、またボ
ンディングワイヤ１１ｃおよび１１ｄはトランジスタチ
ップ５およびＭＯＳ型コンデンサ４をヒートシンク３上
の入力用導体膜６ｂに接続する高周波電力入力用のもの
である。
【００１７】この発明に係る高周波半導体混成集積回路
装置では、放熱板１上に主誘電体基板２を例えば半田付
けにより融着し、次にＭＯＳ型コンデンサ４およびトラ
ンジスタチップ５がダイボンドされたヒートシンク３を
同様に主誘電体基板２上に半田付けで融着する。さらに
接続用誘電体基板９を主誘電体基板２およびヒートシン
ク３上に融着により接合する。そして、ＭＯＳ型コンデ
ンサ４およびトランジスタチップ５と所定の導体膜とを
接続するワイヤーボンディングを行う。従ってまず、従
来のもののように基板２とヒートシンク３の間の接続用
のリードや接地用ブリッジを別途、個々に取り付ける不
要がない。これにより部品点数が減ると共にこれらの取
り付け作業が不要になり、製造工程において省力化が図
れる。
装置では、放熱板１上に主誘電体基板２を例えば半田付
けにより融着し、次にＭＯＳ型コンデンサ４およびトラ
ンジスタチップ５がダイボンドされたヒートシンク３を
同様に主誘電体基板２上に半田付けで融着する。さらに
接続用誘電体基板９を主誘電体基板２およびヒートシン
ク３上に融着により接合する。そして、ＭＯＳ型コンデ
ンサ４およびトランジスタチップ５と所定の導体膜とを
接続するワイヤーボンディングを行う。従ってまず、従
来のもののように基板２とヒートシンク３の間の接続用
のリードや接地用ブリッジを別途、個々に取り付ける不
要がない。これにより部品点数が減ると共にこれらの取
り付け作業が不要になり、製造工程において省力化が図
れる。
【００１８】一方、このように構成された高周波半導体
混成集積回路装置では、入力用導体膜６ａ〜６ｃ〜６
ｂ、ボンディングワイヤ１１ｃおよび１１ｄ、ＭＯＳ型
コンデンサ４、ボンディングワイヤ１１ａおよび１１ｂ
の順でトランジスタチップ５に高周波電力が入力され
る。トランジスタチップ５では高周波電力を増幅し、増
幅された電力は出力用導体膜７ｂ〜７ｃ〜７ａを通って
出力される。高周波電力の増幅の際にトランジスタチッ
プ５で発生した熱はヒートシンク３から放熱板１を通し
て装置外部に放出される。
混成集積回路装置では、入力用導体膜６ａ〜６ｃ〜６
ｂ、ボンディングワイヤ１１ｃおよび１１ｄ、ＭＯＳ型
コンデンサ４、ボンディングワイヤ１１ａおよび１１ｂ
の順でトランジスタチップ５に高周波電力が入力され
る。トランジスタチップ５では高周波電力を増幅し、増
幅された電力は出力用導体膜７ｂ〜７ｃ〜７ａを通って
出力される。高周波電力の増幅の際にトランジスタチッ
プ５で発生した熱はヒートシンク３から放熱板１を通し
て装置外部に放出される。
【００１９】図４には図１ないし図３の主誘電体基板
２、接続用誘電体基板９およびヒートシンク３のそれぞ
れの入力用導体膜６ａ、６ｃ、６ｂ付近における入力線
路の回路定数の分布を示す等価回路を示した。この等価
回路は入力用導体膜６ａ、６ｃ、６ｂに相当する直列に
接続された複数のインダクタンスＬａ(抵抗分は省略)
と、これらの導体膜と接地レベルにある放熱板１あるい
は接地用導体膜８ｇとの間に生じるキャパシタンスＣａ
からなる。図示のように接続用誘電体基板９でのキャパ
シタンスＣａで示される浮遊容量は理想的には主誘電体
基板２での浮遊容量と同じになり、線路に沿った回路定
数がより均一にものとなっている。これは出力用導体膜
７ａ、７ｃ、７ｂ付近(図３参照)の出力側の線路に関し
ても同様である。従って、従来のものに比べてより良好
で安定した高周波特性が得られることになる。
２、接続用誘電体基板９およびヒートシンク３のそれぞ
れの入力用導体膜６ａ、６ｃ、６ｂ付近における入力線
路の回路定数の分布を示す等価回路を示した。この等価
回路は入力用導体膜６ａ、６ｃ、６ｂに相当する直列に
接続された複数のインダクタンスＬａ(抵抗分は省略)
と、これらの導体膜と接地レベルにある放熱板１あるい
は接地用導体膜８ｇとの間に生じるキャパシタンスＣａ
からなる。図示のように接続用誘電体基板９でのキャパ
シタンスＣａで示される浮遊容量は理想的には主誘電体
基板２での浮遊容量と同じになり、線路に沿った回路定
数がより均一にものとなっている。これは出力用導体膜
７ａ、７ｃ、７ｂ付近(図３参照)の出力側の線路に関し
ても同様である。従って、従来のものに比べてより良好
で安定した高周波特性が得られることになる。
【００２０】なお、上記実施例においては、ディスクリ
ートトランジスタが搭載されたヒートシンク３を半楕円
形のものとしたが、基板と当接する部分に角のない形状
のものであればどのようなものでもよい。また、上記実
施例ではヒートシンク３が主誘電体基板２の端に設けら
れたものを示したが、主誘電体基板２の中央部に設けて
もよい。この場合も、ヒートシンク３およびこれが嵌め
込まれる主誘電体基板２に形成される穴部２ａは、基板
割れを防止するために角がない形状のものにする。
ートトランジスタが搭載されたヒートシンク３を半楕円
形のものとしたが、基板と当接する部分に角のない形状
のものであればどのようなものでもよい。また、上記実
施例ではヒートシンク３が主誘電体基板２の端に設けら
れたものを示したが、主誘電体基板２の中央部に設けて
もよい。この場合も、ヒートシンク３およびこれが嵌め
込まれる主誘電体基板２に形成される穴部２ａは、基板
割れを防止するために角がない形状のものにする。
【００２１】また、主誘電体基板２に形成された穴部２
ａの中のヒートシンク３の位置に応じて高周波特性が変
化する。そこで穴部およびヒートシンクの形状は穴部の
中のヒートシンクの位置が一義的に決まる形状、すなわ
ち位置決めの可能なものにすることが望ましい。これに
より量産した場合、ヒートシンクの融着作業が容易に行
え、かつ製造された各装置での高周波特性のバラツキが
少なくなる。図５の(ａ)〜(ｃ)には上記効果を有する形
状を持つヒートシンク３の例を示した。
ａの中のヒートシンク３の位置に応じて高周波特性が変
化する。そこで穴部およびヒートシンクの形状は穴部の
中のヒートシンクの位置が一義的に決まる形状、すなわ
ち位置決めの可能なものにすることが望ましい。これに
より量産した場合、ヒートシンクの融着作業が容易に行
え、かつ製造された各装置での高周波特性のバラツキが
少なくなる。図５の(ａ)〜(ｃ)には上記効果を有する形
状を持つヒートシンク３の例を示した。
【００２２】
【発明の効果】以上説明したように、この発明に係る高
周波半導体混成集積回路装置では、放熱板上に設けられ
た主誘電体基板と、この主誘電体基板の一部に設けられ
る、ディスクリートトランジスタを搭載したヒートシン
クとの間の電気的接続を、高周波回路の線路での回路定
数が主誘電体基板での回路定数とほぼ同じになるように
形成された接続用誘電体基板で行うようにしたので、高
周波回路の線路に沿った回路定数がより均一なものにな
り、より良好な高周波特性が得られ、また製造工程にお
いても省力化が図れることにより安価な高周波半導体混
成集積回路装置が得られる効果がある。また、ヒートシ
ンクおよびこれを嵌め込むための主誘電体基板に形成さ
れた穴部の形状を角のないものにすれば、基板割れが防
止できる効果が得られる。
周波半導体混成集積回路装置では、放熱板上に設けられ
た主誘電体基板と、この主誘電体基板の一部に設けられ
る、ディスクリートトランジスタを搭載したヒートシン
クとの間の電気的接続を、高周波回路の線路での回路定
数が主誘電体基板での回路定数とほぼ同じになるように
形成された接続用誘電体基板で行うようにしたので、高
周波回路の線路に沿った回路定数がより均一なものにな
り、より良好な高周波特性が得られ、また製造工程にお
いても省力化が図れることにより安価な高周波半導体混
成集積回路装置が得られる効果がある。また、ヒートシ
ンクおよびこれを嵌め込むための主誘電体基板に形成さ
れた穴部の形状を角のないものにすれば、基板割れが防
止できる効果が得られる。
【図１】この発明の一実施例に係る高周波半導体混成集
積回路装置の分解斜視図である。
積回路装置の分解斜視図である。
【図２】図１の高周波半導体混成集積回路装置の上面図
である。
である。
【図３】図２のIII−III線に沿った断面図である。
【図４】図１の高周波半導体混成集積回路装置の入力線
路での回路定数の分布を説明するための等価回路図であ
る。
路での回路定数の分布を説明するための等価回路図であ
る。
【図５】この発明の他の実施例によるヒートシンクの形
状の例を示す図である。
状の例を示す図である。
【図６】従来の高周波半導体混成集積回路装置を示す斜
視図である。
視図である。
【図７】図６の高周波半導体混成集積回路装置の入力線
路での回路定数の分布を説明するための等価回路図であ
る。
路での回路定数の分布を説明するための等価回路図であ
る。
１ 放熱板 ２ 主誘電体基板 ２ａ 穴部 ３ ヒートシンク ４ ＭＯＳ型コンデンサ ５ トランジスタチップ ９ 接続用誘電体基板 ９ａ 貫通穴 １０ スルホール(接地手段) １０ａ スルホール(接地手段) １１ａ ボンディングワイヤ １１ｂ ボンディングワイヤ １１ｃ ボンディングワイヤ １１ｄ ボンディングワイヤ ５０ 周辺回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｆ 3/60 8836−5Ｊ
Claims (1)
- 【請求項１】 放熱量の多い高周波増幅用の回路素子を
少なくとも１つ搭載したヒートシンクと、 このヒートシンクを一部に設けた高周波回路のための周
辺回路を実装した主誘電体基板と、 上記ヒートシンクおよび主誘電体基板を搭載した放熱板
と、 上記ヒートシンクおよび主誘電体基板の上に接合され両
者の電気的接続を行う、接合面と反対側の面のほぼ全面
に接地面を設けた誘電体基板と、 上記ヒートシンクにおける上記回路素子のための電気的
接続を行うボンディングワイヤと、 上記放熱板、主誘電体基板、接続用誘電体基板およびこ
れの接地面の間で接地電位を導くための接地手段と、 を備えた高周波半導体混成集積回路装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3253834A JPH0595212A (ja) | 1991-10-01 | 1991-10-01 | 高周波半導体混成集積回路装置 |
| GB9220596A GB2260225B (en) | 1991-10-01 | 1992-09-30 | High-frequency semiconductor hybrid integrated circuit device |
| US07/953,706 US5399906A (en) | 1991-10-01 | 1992-09-30 | High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3253834A JPH0595212A (ja) | 1991-10-01 | 1991-10-01 | 高周波半導体混成集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0595212A true JPH0595212A (ja) | 1993-04-16 |
Family
ID=17256787
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3253834A Pending JPH0595212A (ja) | 1991-10-01 | 1991-10-01 | 高周波半導体混成集積回路装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5399906A (ja) |
| JP (1) | JPH0595212A (ja) |
| GB (1) | GB2260225B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082962A (ja) * | 2009-09-08 | 2011-04-21 | Toshiba Corp | モジュールの接続構造 |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5777528A (en) * | 1995-05-26 | 1998-07-07 | Motorola, Inc. | Mode suppressing coplanar waveguide transition and method |
| US5841340A (en) * | 1996-05-07 | 1998-11-24 | Rf Power Components, Inc. | Solderless RF power film resistors and terminations |
| WO1998020553A1 (en) * | 1996-11-05 | 1998-05-14 | Philips Electronics N.V. | Semiconductor device with a high-frequency bipolar transistor on an insulating substrate |
| KR100310099B1 (ko) | 1998-08-20 | 2001-12-17 | 윤종용 | 반도체집적회로장치용방열장치및그것을구비하는휴대용컴퓨터 |
| US6583987B2 (en) * | 1999-02-26 | 2003-06-24 | Intel Corporation | Electromagnetic interference and heatsinking |
| JP2003101431A (ja) * | 2001-09-26 | 2003-04-04 | Hitachi Kokusai Electric Inc | 無線受信機 |
| JP3896029B2 (ja) * | 2002-04-24 | 2007-03-22 | 三洋電機株式会社 | 混成集積回路装置の製造方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467387A (en) * | 1977-11-08 | 1979-05-30 | Nec Corp | Field effect transistor |
| JPS6161840B2 (ja) * | 1978-09-21 | 1986-12-27 | Tokyo Shibaura Electric Co | |
| JPH02135802A (ja) * | 1988-11-16 | 1990-05-24 | Mitsubishi Electric Corp | 混成集積回路装置 |
| JPH02308554A (ja) * | 1989-05-24 | 1990-12-21 | Hitachi Ltd | 超高周波用半導体装置 |
| JPH03211784A (ja) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | プリント基板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4811166A (en) * | 1986-07-02 | 1989-03-07 | Texas Instruments Incorporated | Heat dissipating member for mounting a semiconductor device and electrical circuit unit incorporating the member |
| US5235211A (en) * | 1990-06-22 | 1993-08-10 | Digital Equipment Corporation | Semiconductor package having wraparound metallization |
-
1991
- 1991-10-01 JP JP3253834A patent/JPH0595212A/ja active Pending
-
1992
- 1992-09-30 US US07/953,706 patent/US5399906A/en not_active Expired - Fee Related
- 1992-09-30 GB GB9220596A patent/GB2260225B/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5467387A (en) * | 1977-11-08 | 1979-05-30 | Nec Corp | Field effect transistor |
| JPS6161840B2 (ja) * | 1978-09-21 | 1986-12-27 | Tokyo Shibaura Electric Co | |
| JPH02135802A (ja) * | 1988-11-16 | 1990-05-24 | Mitsubishi Electric Corp | 混成集積回路装置 |
| JPH02308554A (ja) * | 1989-05-24 | 1990-12-21 | Hitachi Ltd | 超高周波用半導体装置 |
| JPH03211784A (ja) * | 1990-01-17 | 1991-09-17 | Hitachi Ltd | プリント基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011082962A (ja) * | 2009-09-08 | 2011-04-21 | Toshiba Corp | モジュールの接続構造 |
| US8441797B2 (en) | 2009-09-08 | 2013-05-14 | Kabushiki Kaisha Toshiba | Module connection structure |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2260225A (en) | 1993-04-07 |
| GB2260225B (en) | 1995-02-15 |
| GB9220596D0 (en) | 1992-11-11 |
| US5399906A (en) | 1995-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100197187B1 (ko) | 고주파전력 증폭회로장치 | |
| TW533562B (en) | Power transistor package with integrated flange for surface mount heat removal | |
| US3683241A (en) | Radio frequency transistor package | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| KR100503531B1 (ko) | 반도체디바이스 | |
| JPH0595212A (ja) | 高周波半導体混成集積回路装置 | |
| JPH09116091A (ja) | 混成集積回路装置 | |
| JP2003163310A (ja) | 高周波半導体装置 | |
| EP0408904A2 (en) | Surface mounting semiconductor device and method | |
| US5161000A (en) | High-frequency thick-film semiconductor circuit | |
| JPH05121589A (ja) | 厚膜混成集積回路 | |
| JP2606487B2 (ja) | 半導体装置 | |
| JPH0720920Y2 (ja) | Ｉｃパツケ−ジ | |
| JPH0936617A (ja) | 高周波モジュール | |
| JPH04296103A (ja) | 高周波半導体混成集積回路装置 | |
| JP3102006B2 (ja) | 高周波高出力トランジスタ | |
| JPH06245174A (ja) | 広帯域増幅器及びこれを用いた表示装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JPS647682B2 (ja) | ||
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JPH10308471A (ja) | 混成集積回路装置およびその製造方法 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH0729940A (ja) | 半導体装置 | |
| JPH06260857A (ja) | 半導体装置 |