JPS647682B2 - - Google Patents
Info
- Publication number
- JPS647682B2 JPS647682B2 JP56159935A JP15993581A JPS647682B2 JP S647682 B2 JPS647682 B2 JP S647682B2 JP 56159935 A JP56159935 A JP 56159935A JP 15993581 A JP15993581 A JP 15993581A JP S647682 B2 JPS647682 B2 JP S647682B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- electrode
- conductor
- transistor
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W44/00—Electrical arrangements for controlling or matching impedance
- H10W44/20—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF]
- H10W44/226—Electrical arrangements for controlling or matching impedance at high-frequency [HF] or radio frequency [RF] for HF amplifiers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
- H10W72/07551—Controlling the environment, e.g. atmosphere composition or temperature characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Microwave Amplifiers (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特に内部に整合回路を有
する高周波半導体装置に関する。
する高周波半導体装置に関する。
従来、高周波高出力トランジスタは、接地イン
ダクタンスを最小にし最大の利得または出力を得
るために、絶縁性基板から成るトランジスタ容器
内に、例えばエミツタ接地で使用するトランジス
タであれば、同一直線上に互いに180゜方向の異る
エミツタ端子電極を２本設けて、それぞれにトラ
ンジスタチツプのエミツタボンデングパツトを介
してボンデング細線を接続したり、トランジスタ
チツプのエミツタ電極からトランジスタ容器のエ
ミツタ端子電極までの接地インダクタンスを更に
減らすために、上述のトランジスタ容器の両エミ
ツタ端子電極間にあらかじめリボン状等の接地電
極板を設けておき、トランジスタチツプのエミツ
タボンデングパツドからはこの接地電極板にボン
デング細線等を用いて短かい距離で接続する構造
があつた。
ダクタンスを最小にし最大の利得または出力を得
るために、絶縁性基板から成るトランジスタ容器
内に、例えばエミツタ接地で使用するトランジス
タであれば、同一直線上に互いに180゜方向の異る
エミツタ端子電極を２本設けて、それぞれにトラ
ンジスタチツプのエミツタボンデングパツトを介
してボンデング細線を接続したり、トランジスタ
チツプのエミツタ電極からトランジスタ容器のエ
ミツタ端子電極までの接地インダクタンスを更に
減らすために、上述のトランジスタ容器の両エミ
ツタ端子電極間にあらかじめリボン状等の接地電
極板を設けておき、トランジスタチツプのエミツ
タボンデングパツドからはこの接地電極板にボン
デング細線等を用いて短かい距離で接続する構造
があつた。
その他、接地インダクタンスを減らす方法とし
て、絶縁性基板から成るトランジスタ容器内のト
ランジスタチツプに平行してエミツタボンデイン
グパツド側の接地電極にたんざく状のスルーホー
ルを設け絶縁性基板の裏面に設けられた接地メタ
ライズ面と導通する方法等が一般に行われてい
た。
て、絶縁性基板から成るトランジスタ容器内のト
ランジスタチツプに平行してエミツタボンデイン
グパツド側の接地電極にたんざく状のスルーホー
ルを設け絶縁性基板の裏面に設けられた接地メタ
ライズ面と導通する方法等が一般に行われてい
た。
しかしながら、上述の如き接地インダクタンス
を減らす方法は、いずれも構造および製法が複雑
で、トランジスタ容器の価格を上げる要因となつ
ていた。また上述のいずれの方法においても、物
理的に接地インダクタンスを零にすることはでき
ず、高利得、高出力を得ることには限界があつ
た。
を減らす方法は、いずれも構造および製法が複雑
で、トランジスタ容器の価格を上げる要因となつ
ていた。また上述のいずれの方法においても、物
理的に接地インダクタンスを零にすることはでき
ず、高利得、高出力を得ることには限界があつ
た。
本発明の目的は、上述の如き価格上昇の原因を
とり除き、また接地インダクタンスの低減をはか
り高出力、高帯域の高周波高出力トランジスタを
提供することにある。
とり除き、また接地インダクタンスの低減をはか
り高出力、高帯域の高周波高出力トランジスタを
提供することにある。
本発明の他の目的は、トランジスタをチツプキ
ヤリアとして、もしくは膜回路基板の一部として
用いることを可能とし、高周波出力混成膜集積回
路を容易に実現できるトランジスタを提供するこ
とにある。
ヤリアとして、もしくは膜回路基板の一部として
用いることを可能とし、高周波出力混成膜集積回
路を容易に実現できるトランジスタを提供するこ
とにある。
本発明によれば、トランジスタ容器内にもしく
は混成膜集積回路内に接地電極板を設けることな
く、接地インダクタンスを物理的にも、回路的に
も、減らすことを可能ならしめる。即ち本発明
は、絶縁性基板の表面のほぼ中央に帯状にメタラ
イズされ、両端がスルーホールまたは側面メタラ
イズにより基板の裏面メタライズと接続されたエ
ミツタ接地導体部と、該エミツタ接地部をはさん
で前記絶縁性基板の表面の両側にそれぞれメタラ
イズされたベース、コレクタ各端子導体部とを有
する絶縁性基板と、該絶縁性基板上に搭載された
トランジスタチツプおよび複数のコンデンサチツ
プと、該トランジスタチツプおよびコンデンサチ
ツプと前記エミツタ接地導体部および前記各端子
導体部とを接続する複数のボンデング線とより成
る半導体装置において、前記トランジスタチツプ
は、前記エミツタ接地導体部のほぼ中央に設けら
れエミツタ接地導体部とは分離された島状のコレ
クタ導体部に搭載接続され、かつ前記コンデンサ
チツプは、その一方の電極が前記トランジスタチ
ツプと前記ベース端子導体部の間のエミツタ接地
導体部上に搭載接続されており、エミツタボンデ
ング線、ベースボンデング線、コレクタボンデン
グ線、それぞれは、前記トランジスタチツプと前
記コレクタ端子部の間にあるエミツタ接地導体部
から前記トランジスタチツプのエミツタボンデン
グパツドを介して前記複数のコンデンサチツプの
うちのいずれかの他の電極に、前記トランジスタ
チツプのベースボンデングパツドから前記複数の
コンデンサチツプのうちの残りの他の電極を介し
て前記ベース端子部に、前記コレクタ導体部から
前記コレクタ端子部にそれぞれ接続されているこ
とを特徴とする。
は混成膜集積回路内に接地電極板を設けることな
く、接地インダクタンスを物理的にも、回路的に
も、減らすことを可能ならしめる。即ち本発明
は、絶縁性基板の表面のほぼ中央に帯状にメタラ
イズされ、両端がスルーホールまたは側面メタラ
イズにより基板の裏面メタライズと接続されたエ
ミツタ接地導体部と、該エミツタ接地部をはさん
で前記絶縁性基板の表面の両側にそれぞれメタラ
イズされたベース、コレクタ各端子導体部とを有
する絶縁性基板と、該絶縁性基板上に搭載された
トランジスタチツプおよび複数のコンデンサチツ
プと、該トランジスタチツプおよびコンデンサチ
ツプと前記エミツタ接地導体部および前記各端子
導体部とを接続する複数のボンデング線とより成
る半導体装置において、前記トランジスタチツプ
は、前記エミツタ接地導体部のほぼ中央に設けら
れエミツタ接地導体部とは分離された島状のコレ
クタ導体部に搭載接続され、かつ前記コンデンサ
チツプは、その一方の電極が前記トランジスタチ
ツプと前記ベース端子導体部の間のエミツタ接地
導体部上に搭載接続されており、エミツタボンデ
ング線、ベースボンデング線、コレクタボンデン
グ線、それぞれは、前記トランジスタチツプと前
記コレクタ端子部の間にあるエミツタ接地導体部
から前記トランジスタチツプのエミツタボンデン
グパツドを介して前記複数のコンデンサチツプの
うちのいずれかの他の電極に、前記トランジスタ
チツプのベースボンデングパツドから前記複数の
コンデンサチツプのうちの残りの他の電極を介し
て前記ベース端子部に、前記コレクタ導体部から
前記コレクタ端子部にそれぞれ接続されているこ
とを特徴とする。
以下に本発明の実施例を図面を用いて説明す
る。第１図は本発明の半導体装置の第１の実施例
で、第２図はその等価回路図である。第２図の各
回路素子は、第１図の各部品と対応させるため第
１図の部品の番号と同じ番号に「ダツシユ」を付
けて示してある。第１図において、絶縁性基板１
のほぼ中央にメタライズ層で帯状のエミツタ接地
導体部２を設けてあり、このエミツタ接地導体部
は絶縁性基板１の両側で側面メタライズ２１，２
２により絶縁性基板の裏面メタライズ層と導通し
ている。また、エミツタ接地導体部の両端にはそ
れぞれ外部導出用のエミツタ端子２３，２４を設
けてある。一方、絶縁性基板１上には、エミツタ
導体部２をはさんでその両側に互いに180゜方向の
異るベース端子部３とコレクタ端子部４とがメタ
ライズされており、ベース、コレクタ各端子部に
はそれぞれベース端子３１、コレクタ端子４１が
接続されている。更に、エミツタ接地導体部２の
ほぼ中央にはエミツタ接地導体ランドと電気的に
絶縁するための隙２５を置いて島状のコレクタ導
体部５が設けてある。コレクタ導体部５、ベース
端子部側のエミツタ接地導体部とにそれぞれ、ト
ランジスタチツプ５０、５個のコンデンサを内蔵
した１個のコンデンサアレイチツプ６０がダイボ
ンデングされている。そして、エミツタボンデン
グ線７１と７２は、トランジスタチツプ５０のエ
ミツタボンデングパツドを介してコレクタ端子部
４側のエミツタ接地導体部２から、コンデンサア
レイチツプ６０内のコンデンサに接続されてい
る。ベースボンデング線８１と８２は、コンデン
サアレイチツプ６０の残りのコンデンサを介し
て、トランジスタチツプ５０のベースボンデング
パツドからベース端子部３に接続されている。コ
レクタボンデング線９０，９１はそれぞれコレク
タ導体部５の端からコレクタ端子部４に接続され
ている。
る。第１図は本発明の半導体装置の第１の実施例
で、第２図はその等価回路図である。第２図の各
回路素子は、第１図の各部品と対応させるため第
１図の部品の番号と同じ番号に「ダツシユ」を付
けて示してある。第１図において、絶縁性基板１
のほぼ中央にメタライズ層で帯状のエミツタ接地
導体部２を設けてあり、このエミツタ接地導体部
は絶縁性基板１の両側で側面メタライズ２１，２
２により絶縁性基板の裏面メタライズ層と導通し
ている。また、エミツタ接地導体部の両端にはそ
れぞれ外部導出用のエミツタ端子２３，２４を設
けてある。一方、絶縁性基板１上には、エミツタ
導体部２をはさんでその両側に互いに180゜方向の
異るベース端子部３とコレクタ端子部４とがメタ
ライズされており、ベース、コレクタ各端子部に
はそれぞれベース端子３１、コレクタ端子４１が
接続されている。更に、エミツタ接地導体部２の
ほぼ中央にはエミツタ接地導体ランドと電気的に
絶縁するための隙２５を置いて島状のコレクタ導
体部５が設けてある。コレクタ導体部５、ベース
端子部側のエミツタ接地導体部とにそれぞれ、ト
ランジスタチツプ５０、５個のコンデンサを内蔵
した１個のコンデンサアレイチツプ６０がダイボ
ンデングされている。そして、エミツタボンデン
グ線７１と７２は、トランジスタチツプ５０のエ
ミツタボンデングパツドを介してコレクタ端子部
４側のエミツタ接地導体部２から、コンデンサア
レイチツプ６０内のコンデンサに接続されてい
る。ベースボンデング線８１と８２は、コンデン
サアレイチツプ６０の残りのコンデンサを介し
て、トランジスタチツプ５０のベースボンデング
パツドからベース端子部３に接続されている。コ
レクタボンデング線９０，９１はそれぞれコレク
タ導体部５の端からコレクタ端子部４に接続され
ている。
周知のように、高周波高出力のトランジスタチ
ツプを、エミツタ共通として動作させる場合、ベ
ース・エミツタ間の入力インピーダンスは、イン
ダクタンス性であり、一方コレクタ・エミツタ間
の出力インピーダンスは容量性であるのでこのト
ランジスタチツプを容器に収納して使用する場
合、動作周波数で高利得高出力を得るには、エミ
ツタ接地インピーダンスを極小にする構造にする
ことのほか、入力側、出力側ともにできるだけト
ランジスタチツプのＱ以上はＱが上がないよう
に、即ち、入力側にはインダクタンス性を相殺す
るための容量性の、また出力側には容量性を相殺
するためのインダクタンス性のトランジスタ容器
またはトランジスタ各端子とトランジスタチツプ
間に整合回路を構成することが必要である。とこ
ろがこのようなトランジスタ容器または内部整合
回路を有するトランジスタ容器に収納されたトラ
ンジスタを設計しようとすれば、エミツタ接地イ
ンダクタンスを極小にしようとすれば、入力また
は出力インピーダンスのＱが上り、述に入出力イ
ンピーダンスのＱを極小にしようとすればエミツ
タ接地インダクタンスが大きくなりやすく、その
ため、入出力インピーダンスのＱと、接地インダ
クタンスの両方を同時に極小にすることは、言い
かえればトランジスタの性能をよりトランジスタ
チツプの持つ性能に高めることは因難であつた。
本発明の半導体装置は、トランジスタのエミツタ
接地インダクタンスとトランジスタの入、出力イ
ンピーダンスのＱとの両方を同時に極小にするこ
とを意図しており、第２図の等価回路からもわか
るように、エミツタ接地インピーダンスは動作周
波数においてエミツタボンデング線７２とコンデ
ンサ６２とが直列共振するようにコンデンサ６２
の容量を選ぶことにより最小にすることができ
る。このときトランジスタのエミツタ電流分はボ
ンデング線７１をバイパスして接地に流すことが
できる。
ツプを、エミツタ共通として動作させる場合、ベ
ース・エミツタ間の入力インピーダンスは、イン
ダクタンス性であり、一方コレクタ・エミツタ間
の出力インピーダンスは容量性であるのでこのト
ランジスタチツプを容器に収納して使用する場
合、動作周波数で高利得高出力を得るには、エミ
ツタ接地インピーダンスを極小にする構造にする
ことのほか、入力側、出力側ともにできるだけト
ランジスタチツプのＱ以上はＱが上がないよう
に、即ち、入力側にはインダクタンス性を相殺す
るための容量性の、また出力側には容量性を相殺
するためのインダクタンス性のトランジスタ容器
またはトランジスタ各端子とトランジスタチツプ
間に整合回路を構成することが必要である。とこ
ろがこのようなトランジスタ容器または内部整合
回路を有するトランジスタ容器に収納されたトラ
ンジスタを設計しようとすれば、エミツタ接地イ
ンダクタンスを極小にしようとすれば、入力また
は出力インピーダンスのＱが上り、述に入出力イ
ンピーダンスのＱを極小にしようとすればエミツ
タ接地インダクタンスが大きくなりやすく、その
ため、入出力インピーダンスのＱと、接地インダ
クタンスの両方を同時に極小にすることは、言い
かえればトランジスタの性能をよりトランジスタ
チツプの持つ性能に高めることは因難であつた。
本発明の半導体装置は、トランジスタのエミツタ
接地インダクタンスとトランジスタの入、出力イ
ンピーダンスのＱとの両方を同時に極小にするこ
とを意図しており、第２図の等価回路からもわか
るように、エミツタ接地インピーダンスは動作周
波数においてエミツタボンデング線７２とコンデ
ンサ６２とが直列共振するようにコンデンサ６２
の容量を選ぶことにより最小にすることができ
る。このときトランジスタのエミツタ電流分はボ
ンデング線７１をバイパスして接地に流すことが
できる。
トランジスタのベース側入力インピーダンスの
Ｑは、ボンデング線８１と、エミツタボンデング
パツドに最も近接したエミツタ接地部２上にある
コンデンサアレイチツプ６０内の容量６５と、ボ
ンデング線８２とからなる整合回路により極小に
押えることが可能となる。
Ｑは、ボンデング線８１と、エミツタボンデング
パツドに最も近接したエミツタ接地部２上にある
コンデンサアレイチツプ６０内の容量６５と、ボ
ンデング線８２とからなる整合回路により極小に
押えることが可能となる。
次にトランジスタのコレクタ側出力インピーダ
ンスのＱは、コレクタダイボンデングするための
コレクタ導体部をコレクタ端子部から分離して、
エミツタ接地導体部内に島状にして最小の面積に
して設けてあるので、出力インピーダンスの容量
成分はチツプのそれと比べてほとんど増えず、ボ
ンデング線９０，９１を経てコレクタ端子部４に
接続されるので、これも、動作周波数においてボ
ンデング線９０，９１とコレクタ端子部４とを整
合回路と倣してその長さを設計すれば極小に押え
ることができる。
ンスのＱは、コレクタダイボンデングするための
コレクタ導体部をコレクタ端子部から分離して、
エミツタ接地導体部内に島状にして最小の面積に
して設けてあるので、出力インピーダンスの容量
成分はチツプのそれと比べてほとんど増えず、ボ
ンデング線９０，９１を経てコレクタ端子部４に
接続されるので、これも、動作周波数においてボ
ンデング線９０，９１とコレクタ端子部４とを整
合回路と倣してその長さを設計すれば極小に押え
ることができる。
第３図は、本発明の半導体装置の他の実施例
で、第１図の実施例のエミツタ端子２３，２４、
ベース端子部３、ベース端子３１、コレクタ端子
部４、コレクタ端子４１の無い場合のもので、そ
の等価回路図は第２図の点線１００で囲まれたも
のである。この半導体装置は、混成膜集積回路内
で使用すれば、即ち、膜回路基板の間にもしく
は、膜回路基板内に設けた穴の中に入れ、本実施
例の左側に位置する膜回路基板上の入力回路とコ
ンデンサチツプの容量６１，６３，６５とをボン
デング線で接続することにより、かつ本実施例の
右側に位置する膜回路基板上の出力回路と、コレ
クタ導体部５とをボンデング線で接続することに
より、本発明の第１の半導体装置と同じ機能を持
つことが可能となる。このとき、膜回路と半導体
装置とを接続するための入、出力側のボンデング
線はそれぞれ整合回路の一部としての役割を果た
すことは無論のことである。第１、第３図の実施
例ではエミツタ接地用のコンデンサ６２，６４
と、ベース側入力整合回路用シヤントコンデンサ
６１，６３，６５とは片側裏面を共通電極とする
コンデンサアレイチツプを用いたが、本発明の半
導体装置は、コンデンサアレイチツプでなくと
も、即ち入力整合回路用コンデンサとエミツタ接
地用のコンデンサはそれぞれ別個にトランジスタ
のベース側ボンデング側のエミツタ接地導体部に
その一方の電極が接続されていさえすれば良い。
で、第１図の実施例のエミツタ端子２３，２４、
ベース端子部３、ベース端子３１、コレクタ端子
部４、コレクタ端子４１の無い場合のもので、そ
の等価回路図は第２図の点線１００で囲まれたも
のである。この半導体装置は、混成膜集積回路内
で使用すれば、即ち、膜回路基板の間にもしく
は、膜回路基板内に設けた穴の中に入れ、本実施
例の左側に位置する膜回路基板上の入力回路とコ
ンデンサチツプの容量６１，６３，６５とをボン
デング線で接続することにより、かつ本実施例の
右側に位置する膜回路基板上の出力回路と、コレ
クタ導体部５とをボンデング線で接続することに
より、本発明の第１の半導体装置と同じ機能を持
つことが可能となる。このとき、膜回路と半導体
装置とを接続するための入、出力側のボンデング
線はそれぞれ整合回路の一部としての役割を果た
すことは無論のことである。第１、第３図の実施
例ではエミツタ接地用のコンデンサ６２，６４
と、ベース側入力整合回路用シヤントコンデンサ
６１，６３，６５とは片側裏面を共通電極とする
コンデンサアレイチツプを用いたが、本発明の半
導体装置は、コンデンサアレイチツプでなくと
も、即ち入力整合回路用コンデンサとエミツタ接
地用のコンデンサはそれぞれ別個にトランジスタ
のベース側ボンデング側のエミツタ接地導体部に
その一方の電極が接続されていさえすれば良い。
高周波高出力トランジスタは、より高圧力にす
るため、同一チツプ内に多数のトランジスタ素子
を配列したり、このようなチツプを同一容器内に
複数個配列したりして用いるのが一般的である
が、このような高周波高出力トランジスタでは、
しばしば熱的、高周波電力的不調和が生じ、その
ため使用したトランジスタ素子数に比例した出力
が取り出せないことがある。この不調和を解消す
るためには、各トランジスタ素子のエミツタとエ
ミツタ接地導体部までの接地インダクタンスは適
当量であつた方が高出力が得られる場合があり、
このため接地キヤパシタンス６２，６４およびボ
ンデング線７２，７４は設けない方が良いことが
ある。
るため、同一チツプ内に多数のトランジスタ素子
を配列したり、このようなチツプを同一容器内に
複数個配列したりして用いるのが一般的である
が、このような高周波高出力トランジスタでは、
しばしば熱的、高周波電力的不調和が生じ、その
ため使用したトランジスタ素子数に比例した出力
が取り出せないことがある。この不調和を解消す
るためには、各トランジスタ素子のエミツタとエ
ミツタ接地導体部までの接地インダクタンスは適
当量であつた方が高出力が得られる場合があり、
このため接地キヤパシタンス６２，６４およびボ
ンデング線７２，７４は設けない方が良いことが
ある。
以上説明したように、本発明の半導体装置は、
(1)絶縁性基板の表面にエミツタ接地導体部を設け
これを裏面接地メタライズと導通したこと、(2)エ
ミツタ接地導体部内に島状に最小の面積のコレク
タ導体部を設けて、そこにトランジスタチツプを
ダイボンデングしたこと、(3)トランジスタチツプ
に近接、平行してベースボンデングパツド側のエ
ミツタ接地導体部上に、少くともベース入力整合
回路用シヤントコンデンサをダイボンデングした
こと、(4)エミツタ、ベースボンデング線それぞれ
は、少くともエミツタボンデングパツドから同じ
側にあるエミツタ接地導体ランドに、ベースボン
デングパツドから入力整合用シヤントコンデンサ
に、それぞれ接続すること、により(1)エミツタ接
地導体部から裏面メタライズ接地までのインピー
ダンスは最小になる、(2)コレクタ端子部の寄生容
量を排除でき、このためコレクタ、接地間の容量
は最小に押えられるので出力側Ｑを不必要に上げ
なくて済む、(3)ベースボンデングパツドからシヤ
ント容量に接続するボンデング線の長さを最小に
できるので、Ｑの最も低い入力整合回路を提供で
きる、(4)エミツタボンデングパツドからエミツタ
接地導体部までのインダクタンスを最適化でき
る。
(1)絶縁性基板の表面にエミツタ接地導体部を設け
これを裏面接地メタライズと導通したこと、(2)エ
ミツタ接地導体部内に島状に最小の面積のコレク
タ導体部を設けて、そこにトランジスタチツプを
ダイボンデングしたこと、(3)トランジスタチツプ
に近接、平行してベースボンデングパツド側のエ
ミツタ接地導体部上に、少くともベース入力整合
回路用シヤントコンデンサをダイボンデングした
こと、(4)エミツタ、ベースボンデング線それぞれ
は、少くともエミツタボンデングパツドから同じ
側にあるエミツタ接地導体ランドに、ベースボン
デングパツドから入力整合用シヤントコンデンサ
に、それぞれ接続すること、により(1)エミツタ接
地導体部から裏面メタライズ接地までのインピー
ダンスは最小になる、(2)コレクタ端子部の寄生容
量を排除でき、このためコレクタ、接地間の容量
は最小に押えられるので出力側Ｑを不必要に上げ
なくて済む、(3)ベースボンデングパツドからシヤ
ント容量に接続するボンデング線の長さを最小に
できるので、Ｑの最も低い入力整合回路を提供で
きる、(4)エミツタボンデングパツドからエミツタ
接地導体部までのインダクタンスを最適化でき
る。
以上の理由から本発明は従来の高周波高出力ト
ランジスタと比べて構造上簡単で、かつそのため
廉価で、高性能で、Ｑの低い、従つて回路上使い
やすい半導体装置を提供できる。
ランジスタと比べて構造上簡単で、かつそのため
廉価で、高性能で、Ｑの低い、従つて回路上使い
やすい半導体装置を提供できる。
高出力トランジスタは熱の発生が大きいが、こ
の熱の放散をよくするために絶縁性基板としてし
ばしばBeO基板が用いられる。このBeO基板の
大きさは、熱抵抗を小さくしようとすればトラン
ジスタチツプの大きさよりかなり大きくしなけれ
ばならず、このため従来はトランジスタの入、出
力インピーダンスのＱが上ることを犠性にして来
た。本発明の他の利点は本発明の第２の半導体装
置を混成膜集積回路に用いれば、上述の説明から
わかるようにトランジスタチツプの入、出力イン
ピーダンスのＱを上げることなくBeO基板の大
きさをトランジスタチツプの大きさよりかなり大
きくすることができるので、熱抵抗を小さくし信
頼性のよい高周波高出力混成膜集積回路を提供す
ることができる。
の熱の放散をよくするために絶縁性基板としてし
ばしばBeO基板が用いられる。このBeO基板の
大きさは、熱抵抗を小さくしようとすればトラン
ジスタチツプの大きさよりかなり大きくしなけれ
ばならず、このため従来はトランジスタの入、出
力インピーダンスのＱが上ることを犠性にして来
た。本発明の他の利点は本発明の第２の半導体装
置を混成膜集積回路に用いれば、上述の説明から
わかるようにトランジスタチツプの入、出力イン
ピーダンスのＱを上げることなくBeO基板の大
きさをトランジスタチツプの大きさよりかなり大
きくすることができるので、熱抵抗を小さくし信
頼性のよい高周波高出力混成膜集積回路を提供す
ることができる。
尚、上記にエミツタ接地用のものの実施例を説
明したが、ベース接地用のものにも同様に適用で
き、この場合ベース電極が接地電極となり、エミ
ツタ電極が入力電極となる。
明したが、ベース接地用のものにも同様に適用で
き、この場合ベース電極が接地電極となり、エミ
ツタ電極が入力電極となる。
第１図、第２図、第３図はそれぞれ本発明の一
実施例による半導体装置の平面図、その等価回路
図、および本発明の他の実施例による半導体装置
の平面図である。 １……絶縁性基板、２……エミツタ接地導体ラ
ンド、２１，２２……側面メタライズ、２３，２
４……エミツタ（外部接続）端子、２５……隙、
３……ベース端子ランド、３１……ベース（外部
接続）端子、４……コレクタ端子ランド、４１…
…コレクタ（外部接続）端子、５……コレクタ導
体ランド、５０……トランジスタチツプ、６０…
…コンデンサアレイチツプ、６１，６２，６３，
６４，６５……コンデンサアレイ内の各コンデン
サ、７０，７１，７２……エミツタボンデング
線、８０，８１，８２……ベースボンデング線、
９０，９１，９２……コレクタボンデング線、１
００……第３図の等価回路図。
実施例による半導体装置の平面図、その等価回路
図、および本発明の他の実施例による半導体装置
の平面図である。 １……絶縁性基板、２……エミツタ接地導体ラ
ンド、２１，２２……側面メタライズ、２３，２
４……エミツタ（外部接続）端子、２５……隙、
３……ベース端子ランド、３１……ベース（外部
接続）端子、４……コレクタ端子ランド、４１…
…コレクタ（外部接続）端子、５……コレクタ導
体ランド、５０……トランジスタチツプ、６０…
…コンデンサアレイチツプ、６１，６２，６３，
６４，６５……コンデンサアレイ内の各コンデン
サ、７０，７１，７２……エミツタボンデング
線、８０，８１，８２……ベースボンデング線、
９０，９１，９２……コレクタボンデング線、１
００……第３図の等価回路図。
Claims (1)
- １ 絶縁性基板表面上に形成された共通電極導体
部と、該共通電極導体部に接続された接地電極端
子と、該共通電極導体部をはさんで前記絶縁性基
板表面の両側に対向してそれぞれ形成された入力
および出力用導体部と、前記絶縁性基板上に搭載
されたトランジスタチツプおよびコンデンサチツ
プとを有する半導体装置において、前記トランジ
スタチツプは、前記共通電極導体部の近傍でこれ
から分離して設けられた島状の導体部上に搭載さ
れ、かつ前記コンデンサチツプは一方の電極が前
記トランジスタチツプと前記入力用導体部間の前
記共通電極導体部上に搭載接続された複数の単位
コンデンサからなり、共通電極細線は前記共通電
極導体部から前記トランジスタチツプの接地電極
を介して前記単位コンデンサの所定のものの他の
電極に、前記トランジスタチツプの接地電極と前
記所定の単位コンデンサの他の電極との間に設け
られた前記共通電極細線のインダクタンス成分と
前記所定の単位コンデンサの容量値とが前記トラ
ンジスタチツプの所望動作周波数において共振現
象を起こすように接続され、入力細線は前記トラ
ンジスタチツプの入力電極から前記単位コンデン
サの他のものの他の電極を介して前記入力導体部
に接続され、出力細線は前記出力導体部から前記
島状導体部に接続されていることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159935A JPS5861652A (ja) | 1981-10-07 | 1981-10-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56159935A JPS5861652A (ja) | 1981-10-07 | 1981-10-07 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5861652A JPS5861652A (ja) | 1983-04-12 |
| JPS647682B2 true JPS647682B2 (ja) | 1989-02-09 |
Family
ID=15704364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56159935A Granted JPS5861652A (ja) | 1981-10-07 | 1981-10-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5861652A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6022839U (ja) * | 1983-07-22 | 1985-02-16 | 日本電気株式会社 | 半導体装置 |
| US4577213A (en) * | 1984-03-05 | 1986-03-18 | Honeywell Inc. | Internally matched Schottky barrier beam lead diode |
-
1981
- 1981-10-07 JP JP56159935A patent/JPS5861652A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5861652A (ja) | 1983-04-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4982311A (en) | Package for very large scale integrated circuit | |
| US5371405A (en) | High-frequency high-power transistor | |
| JP2721093B2 (ja) | 半導体装置 | |
| JPH01181540A (ja) | Ｔａｂパツケージ | |
| JPH07193182A (ja) | 半導体装置 | |
| JP2001168234A (ja) | 半導体チップ用の接地平面 | |
| US7342262B2 (en) | Split-gate power module for suppressing oscillation therein | |
| US3728589A (en) | Semiconductor assembly | |
| US5399906A (en) | High-frequency hybrid semiconductor integrated circuit structure including multiple coupling substrate and thermal dissipator | |
| JPS647682B2 (ja) | ||
| JP2880023B2 (ja) | 高周波トランジスタ回路 | |
| JPS6255721B2 (ja) | ||
| JPS6364081B2 (ja) | ||
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPS6035247Y2 (ja) | 半導体装置 | |
| JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
| JP3102006B2 (ja) | 高周波高出力トランジスタ | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JP2701644B2 (ja) | 半導体装置 | |
| JPS605055B2 (ja) | 半導体装置 | |
| JPH05211279A (ja) | 混成集積回路 | |
| JPH04320041A (ja) | 厚膜混成集積回路 | |
| JPS58213456A (ja) | 半導体装置 | |
| JPH01283951A (ja) | トランジスタ装置 | |
| JPH0363315B2 (ja) |