JPH059820B2 - - Google Patents
Info
- Publication number
- JPH059820B2 JPH059820B2 JP58183847A JP18384783A JPH059820B2 JP H059820 B2 JPH059820 B2 JP H059820B2 JP 58183847 A JP58183847 A JP 58183847A JP 18384783 A JP18384783 A JP 18384783A JP H059820 B2 JPH059820 B2 JP H059820B2
- Authority
- JP
- Japan
- Prior art keywords
- synchronization signal
- bus group
- bus
- data
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4027—Coupling between buses using bus bridges
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
(1) 発明の技術分野
本発明は多重化接続された母線群に接続された
端末処理装置が動作指示を受ける母線群の選択を
確実に行なうことのできる母線群選択制御方式に
関する。
端末処理装置が動作指示を受ける母線群の選択を
確実に行なうことのできる母線群選択制御方式に
関する。
(2) 技術の背景
近年マイクロコンピユータの発達に伴ない、負
荷分散システムを安価に構成することが可能にな
つている。このようなシステムの場合、システム
全体を制御する中央処理装置と端末処理装置間を
母線群により接続し、動作指示を行なうことが多
く、また信頼性向上のため母線群は少なくとも二
重化され、端末処理装置は片系の母線群が障害の
ときも他系の母線群からの動作指示を確実に実行
できる構成とすることが必要である。即ち第１図
に示すように中央処理装置１に対し複数の端末処
理装置２−１，２−２…２−ｎが二重化された母
線群５，６を介して接続されている。端末処理装
置２−１等には母線群選択回路３と情報処理回路
４を有し、母線群はそれぞれ１本の同期信号線と
複数本のデータ信号線とで形成される。第１図に
おいて中央処理装置１は母線群の片系に障害のあ
つたときも他系の母線群により動作指示ができる
ように母線群選択の制御方式が必要である。
荷分散システムを安価に構成することが可能にな
つている。このようなシステムの場合、システム
全体を制御する中央処理装置と端末処理装置間を
母線群により接続し、動作指示を行なうことが多
く、また信頼性向上のため母線群は少なくとも二
重化され、端末処理装置は片系の母線群が障害の
ときも他系の母線群からの動作指示を確実に実行
できる構成とすることが必要である。即ち第１図
に示すように中央処理装置１に対し複数の端末処
理装置２−１，２−２…２−ｎが二重化された母
線群５，６を介して接続されている。端末処理装
置２−１等には母線群選択回路３と情報処理回路
４を有し、母線群はそれぞれ１本の同期信号線と
複数本のデータ信号線とで形成される。第１図に
おいて中央処理装置１は母線群の片系に障害のあ
つたときも他系の母線群により動作指示ができる
ように母線群選択の制御方式が必要である。
(3) 従来技術と問題点
第１図に示す構成の各端末処理装置２−１等に
は母線群選択回路３があり、該選択回路３として
は両系母線群５，６をワイヤードオア接続してい
る構成を有する場合と、第１図に破線で示す母線
有効信号線７を設ける場合とがあつた。前者では
一方の母線群中の信号が１つでもスタツク障害を
起したとき、他系の母線群からの動作指示も不可
になるという欠点があつた。また後者では母線有
効信号線の制御のためのハードウエア量が増加し
更に母線有効信号がスタツク障害になつた場合に
は他系の母線群からの動作指示が不可になるとい
う欠点がある。
は母線群選択回路３があり、該選択回路３として
は両系母線群５，６をワイヤードオア接続してい
る構成を有する場合と、第１図に破線で示す母線
有効信号線７を設ける場合とがあつた。前者では
一方の母線群中の信号が１つでもスタツク障害を
起したとき、他系の母線群からの動作指示も不可
になるという欠点があつた。また後者では母線有
効信号線の制御のためのハードウエア量が増加し
更に母線有効信号がスタツク障害になつた場合に
は他系の母線群からの動作指示が不可になるとい
う欠点がある。
(4) 発明の目的
本発明の目的は前述の欠点を改善し、複数の母
線群のうち１つの群におけるスタツク障害があつ
たとき他の母線群により動作指示ができるように
構成した母線群選択制御方式を提供することにあ
る。
線群のうち１つの群におけるスタツク障害があつ
たとき他の母線群により動作指示ができるように
構成した母線群選択制御方式を提供することにあ
る。
(5) 発明の構成
前述の目的を達成するため本発明の構成は、中
央処理装置と端末処理装置間を複数本のデータ信
号と１本の同期信号線で形成する母線群を多主化
接続し、中央処理装置からの指示により動作する
システムで前記端末処理装置が母線群を選択する
制御方式において、前記端末処理装置には、母線
群選択回路と、情報処理回路とを備え、該母線群
選択回路は、各母線群のデータが有効であること
を示す同期信号線上の一定時間のパルス幅の同期
信号を検出し、該同期信号からデータの有効範囲
を規定するためのデータイネーブル信号を生成す
る手段と、該同期信号を基にデータイネーブル信
号の中間に位置する同期調整信号を発生する手段
と、前記両手段の出力信号の論理積否定により情
報処理装置への内部同期信号を生成する手段と、
前記同期信号を検出した同期信号線を含む母線群
を選択する手段を具備し、且つ、同期信号を検出
した母線群の指示のみにより情報処理を行う情報
処理回路を具備することにある。
央処理装置と端末処理装置間を複数本のデータ信
号と１本の同期信号線で形成する母線群を多主化
接続し、中央処理装置からの指示により動作する
システムで前記端末処理装置が母線群を選択する
制御方式において、前記端末処理装置には、母線
群選択回路と、情報処理回路とを備え、該母線群
選択回路は、各母線群のデータが有効であること
を示す同期信号線上の一定時間のパルス幅の同期
信号を検出し、該同期信号からデータの有効範囲
を規定するためのデータイネーブル信号を生成す
る手段と、該同期信号を基にデータイネーブル信
号の中間に位置する同期調整信号を発生する手段
と、前記両手段の出力信号の論理積否定により情
報処理装置への内部同期信号を生成する手段と、
前記同期信号を検出した同期信号線を含む母線群
を選択する手段を具備し、且つ、同期信号を検出
した母線群の指示のみにより情報処理を行う情報
処理回路を具備することにある。
(6) 発明の実施例
本発明においては従来と比較し第１図の選択回
路３の内部構成を変更し、同期信号を検出し該信
号により母線群の選択並びに内部同期信号を作成
する回路構成としている。第２図は該装置の実施
例回路図を示している。第２図において、SYC
は同期信号線、DTはデータ線を示し、１０と２
０は０系５、１系６各母線群の同期信号線に接続
されているデータイネーブル信号生成回路、１１
と２１は同じく同期信号線に接続されている同期
調整信号生成回路、１２，１３と２２，２３はオ
ープンコレクタ素子による論理積否定回路、３
０，３１はプルアツプ抵抗を示している。今０系
母線群５から動作指令を受けたときを考える。デ
ータ線は端末処理装置の動作内容を指示するデー
タを伝送し、同期信号線は前記データが有効であ
ることを示す同期信号を伝送してくる。第３図に
示すタイムチヤートのように同期信号SYCOが
“Ｌ”レベルから“Ｈ”レベルに変化すると（時
刻T1）、データイネーブル信号生成回路１０は受
信データの有効範囲を規定するために同期信号
T1〜T3の時間よりパルス幅の長いデータイネー
ブル信号DTEO（T1〜T4）を発生する。一方、同
期調整信号生成回路１１では同期信号SYC0と該
同期信号をT2時間遅延させた信号との論理積を
行うことにより、データイネーブル信号DTE0で
保証しているデータを確実にラツチするための信
号SYN0（T2〜T3）を発生する。そして、論理積
否定回路１２では、データイネーブル信号生成回
路１０で生成したデータイネーブル信号DTE0
と、同期調整信号生成回路１１で生成したSYN0
との論理積により、中央処理装置の送出した同期
信号が確実に受信できたことを確認して、端末処
理装置を制御する内部同期信号SYCとする。ま
た、前記データイネーブル信号DTE0により母線
群からのデータDT00〜0mを取り込む。即ち同期
信号を検出した母線群からの情報のみをデータイ
ネーブル信号DTE0の“Ｈ”レベル期間のみ内部
同期信号SYCとデータDT00〜DT0nを情報処理
回路４に送出する。また１系の母線群６から動作
指令を受けた場合同様にデータイネーブル信号
DTE1が“Ｈ”レベルとなつている期間だけ同期
調整信号SYN1とデータ信号DT10〜TD1mが情報
処理回路４へ送出される。従つて、情報処理装置
への内部同期信号SYCとデータ信号DT0〜ｍは
二重化された母線群中の各々の同期信号線上の
SYC0或いはSYC1の一定パルス幅信号の同期信
号を検出した母線群を有効とし、該同期信号から
データイネーブル信号生成回路で生成されるデー
タイネーブル信号DTE0或いはDTE1によつての
み母線群が有効となる。即ち、二重化された母線
群中の同期信号線上のパルス信号を検出し、母線
群を選択し該信号を基に各内部処理回路を動作さ
せることにより、同期信号を検出した母線群から
の動作指令のみを端末処理装置へ送出する機能を
具備しているので、同期信号のスタツク障害が発
生した場合、他方の母線群を介しての動作指令を
受けられる構成となる。したがつて従来技術のよ
うに母線有効信号線により母線群を選択すること
による該信号がスタツク障害時には他方の母線群
の選択が不可能になることが回避できる。以上の
説明において、同期信号を検出した同期信号線を
含む母線群を選択する手段としてワイヤードオア
を使用する場合について説明したが、他の手段と
してリレー等を使用した電子機械的回路を使用す
ることもできる。
路３の内部構成を変更し、同期信号を検出し該信
号により母線群の選択並びに内部同期信号を作成
する回路構成としている。第２図は該装置の実施
例回路図を示している。第２図において、SYC
は同期信号線、DTはデータ線を示し、１０と２
０は０系５、１系６各母線群の同期信号線に接続
されているデータイネーブル信号生成回路、１１
と２１は同じく同期信号線に接続されている同期
調整信号生成回路、１２，１３と２２，２３はオ
ープンコレクタ素子による論理積否定回路、３
０，３１はプルアツプ抵抗を示している。今０系
母線群５から動作指令を受けたときを考える。デ
ータ線は端末処理装置の動作内容を指示するデー
タを伝送し、同期信号線は前記データが有効であ
ることを示す同期信号を伝送してくる。第３図に
示すタイムチヤートのように同期信号SYCOが
“Ｌ”レベルから“Ｈ”レベルに変化すると（時
刻T1）、データイネーブル信号生成回路１０は受
信データの有効範囲を規定するために同期信号
T1〜T3の時間よりパルス幅の長いデータイネー
ブル信号DTEO（T1〜T4）を発生する。一方、同
期調整信号生成回路１１では同期信号SYC0と該
同期信号をT2時間遅延させた信号との論理積を
行うことにより、データイネーブル信号DTE0で
保証しているデータを確実にラツチするための信
号SYN0（T2〜T3）を発生する。そして、論理積
否定回路１２では、データイネーブル信号生成回
路１０で生成したデータイネーブル信号DTE0
と、同期調整信号生成回路１１で生成したSYN0
との論理積により、中央処理装置の送出した同期
信号が確実に受信できたことを確認して、端末処
理装置を制御する内部同期信号SYCとする。ま
た、前記データイネーブル信号DTE0により母線
群からのデータDT00〜0mを取り込む。即ち同期
信号を検出した母線群からの情報のみをデータイ
ネーブル信号DTE0の“Ｈ”レベル期間のみ内部
同期信号SYCとデータDT00〜DT0nを情報処理
回路４に送出する。また１系の母線群６から動作
指令を受けた場合同様にデータイネーブル信号
DTE1が“Ｈ”レベルとなつている期間だけ同期
調整信号SYN1とデータ信号DT10〜TD1mが情報
処理回路４へ送出される。従つて、情報処理装置
への内部同期信号SYCとデータ信号DT0〜ｍは
二重化された母線群中の各々の同期信号線上の
SYC0或いはSYC1の一定パルス幅信号の同期信
号を検出した母線群を有効とし、該同期信号から
データイネーブル信号生成回路で生成されるデー
タイネーブル信号DTE0或いはDTE1によつての
み母線群が有効となる。即ち、二重化された母線
群中の同期信号線上のパルス信号を検出し、母線
群を選択し該信号を基に各内部処理回路を動作さ
せることにより、同期信号を検出した母線群から
の動作指令のみを端末処理装置へ送出する機能を
具備しているので、同期信号のスタツク障害が発
生した場合、他方の母線群を介しての動作指令を
受けられる構成となる。したがつて従来技術のよ
うに母線有効信号線により母線群を選択すること
による該信号がスタツク障害時には他方の母線群
の選択が不可能になることが回避できる。以上の
説明において、同期信号を検出した同期信号線を
含む母線群を選択する手段としてワイヤードオア
を使用する場合について説明したが、他の手段と
してリレー等を使用した電子機械的回路を使用す
ることもできる。
(7) 発明の効果
このようにして本発明によると、比較的簡易な
構成であつて、動作指令を受ける母線群の選択が
確実に行なえるので、信号線のスタツク障害発生
のときその影響を受けず有効である。即ち従来技
術のように母線有効信号線を設けることなく、母
線群の同期信号線が母線有効信号線を兼用するこ
とが出来る。
構成であつて、動作指令を受ける母線群の選択が
確実に行なえるので、信号線のスタツク障害発生
のときその影響を受けず有効である。即ち従来技
術のように母線有効信号線を設けることなく、母
線群の同期信号線が母線有効信号線を兼用するこ
とが出来る。
第１図は従来の母線群選択制御方式を説明する
図、第２図は本発明の実施例として第１図中の母
線群選択回路の新規な構成を示す図、第３図は第
２図の動作タイムチヤートを示している。 １……中央処理装置、２−１，２−２〜２−ｎ
……端末処理装置、３……母線群選択回路、４…
…情報処理回路、５，６……母線群、１０，２０
……データイネーブル信号生成回路、１１，２１
……同期調整信号生成、１２，１３，２２，２３
……論理積否定回路、SYC……同期信号線、DT
……データ線。
図、第２図は本発明の実施例として第１図中の母
線群選択回路の新規な構成を示す図、第３図は第
２図の動作タイムチヤートを示している。 １……中央処理装置、２−１，２−２〜２−ｎ
……端末処理装置、３……母線群選択回路、４…
…情報処理回路、５，６……母線群、１０，２０
……データイネーブル信号生成回路、１１，２１
……同期調整信号生成、１２，１３，２２，２３
……論理積否定回路、SYC……同期信号線、DT
……データ線。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置１と端末処理装置２−１，２−
２…間を複数本のデータ信号線と１本の同期信号
線で形成する母線群５，６を多重化接続し、中央
処理装置１からの指示により動作するシステムで
前記端末処理装置２−１，２−２…が母線群５，
６を選択する制御方式において、 前記端末処理装置２−１，２−２…には、母線
群選択回路３と情報処理回路４とを備え、該母線
群選択回路３は各母線群５，６のデータが有効で
あることを示す同期信号線上の一定時間のパルス
幅の同期信号を検出し、該同期信号からデータの
有効範囲を規定するためのデータイネーブル信号
を作成する手段１０，２０と、該同期信号を基に
データイネーブル信号の中間に位置する同期調整
信号を作成する手段１１，２１と、前記両手段の
出力信号の論理積否定により情報処理回路に送出
する内部同期信号を作成する手段１２，２２と、
前記同期信号を検出した同期信号線を含む母線群
を選択する手段１３，２３とを具備し、前記情報
処理回路４は、前記同期信号を検出した母線群の
指示のみにより情報処理を行うこと を特徴とする母線群選択制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18384783A JPS6075957A (ja) | 1983-09-30 | 1983-09-30 | 母線群選択制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18384783A JPS6075957A (ja) | 1983-09-30 | 1983-09-30 | 母線群選択制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6075957A JPS6075957A (ja) | 1985-04-30 |
| JPH059820B2 true JPH059820B2 (ja) | 1993-02-08 |
Family
ID=16142873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18384783A Granted JPS6075957A (ja) | 1983-09-30 | 1983-09-30 | 母線群選択制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6075957A (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52146141A (en) * | 1976-05-29 | 1977-12-05 | Shimizu Construction Co Ltd | Device for switching digital processor |
| JPS5552130A (en) * | 1978-10-11 | 1980-04-16 | Nec Corp | Information processing unit |
-
1983
- 1983-09-30 JP JP18384783A patent/JPS6075957A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6075957A (ja) | 1985-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005518012A (ja) | シームレス・クロック | |
| JPH059820B2 (ja) | ||
| GB2140180A (en) | Remote control systems | |
| JP2861595B2 (ja) | 冗長化ｃｐｕユニットの切り替え制御装置 | |
| JPH0628003B2 (ja) | 多重化制御装置のデ−タ制御方法及び装置 | |
| JP2518517B2 (ja) | 通信バス監視装置 | |
| JPS62160540A (ja) | 二重化情報処理装置 | |
| JP2591110B2 (ja) | 信号切替方式 | |
| JPH0387790A (ja) | 同期切替回路 | |
| JPH0490016A (ja) | データ処理装置 | |
| JPH08241286A (ja) | マルチ情報処理システムのクロック同期化システム | |
| JPS599927B2 (ja) | デ−タ転送制御方式 | |
| JPH05336085A (ja) | 伝送路無瞬断切替方式 | |
| JPS60191353A (ja) | バス制御方式 | |
| JPH05257871A (ja) | データバス制御方式 | |
| JPS59135527A (ja) | システムバス方式 | |
| JPS5971504A (ja) | 信号選出装置 | |
| JPH07122837B2 (ja) | クロック切り替え制御方式 | |
| JPH0256697B2 (ja) | ||
| JPH03125535A (ja) | 制御バス接続回路 | |
| JPS6285358A (ja) | メモリコピ−方式 | |
| JPH0594265A (ja) | 多重書フアイルシステム | |
| JPS6348463B2 (ja) | ||
| JP2001175307A (ja) | 二重化パルス出力装置 | |
| JPH02210571A (ja) | 通信システム |