JPH06103600B2 - シフトレジスタ段回路 - Google Patents

シフトレジスタ段回路

Info

Publication number
JPH06103600B2
JPH06103600B2 JP59263702A JP26370284A JPH06103600B2 JP H06103600 B2 JPH06103600 B2 JP H06103600B2 JP 59263702 A JP59263702 A JP 59263702A JP 26370284 A JP26370284 A JP 26370284A JP H06103600 B2 JPH06103600 B2 JP H06103600B2
Authority
JP
Japan
Prior art keywords
shift register
transistor
stage circuit
electrode
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59263702A
Other languages
English (en)
Other versions
JPS60175300A (ja
Inventor
マイケル・ジヨン・ゲイ
Original Assignee
モトロ−ラ・インコ−ポレ−テツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by モトロ−ラ・インコ−ポレ−テツド filed Critical モトロ−ラ・インコ−ポレ−テツド
Publication of JPS60175300A publication Critical patent/JPS60175300A/ja
Publication of JPH06103600B2 publication Critical patent/JPH06103600B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
    • G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、シフトレジスタ段回路に関する。クロツク信
号に応答するシフトレジスタ段回路は一般に電荷移動回
路に用いられ、なかでもサンプル値データフイルタに特
に応用される。
［従来の技術］ 周知のシフトレジツタ段回路が添付の図面の第１図に示
されている。この周知のシフトレジスタ段回路は蓄積コ
ンデンサ２を含む。蓄積コンデンサ２の一方の電極は基
準電位VOに接続され、もう一方の電極はスイツチングト
ランジスタ４のコレクタに接続されている。スイツチン
グトランジスタ４のエミツタは段の入力端子６に接続さ
れている。スイツチングトランジスタ４のベースは電流
源８に接続され、スイツチングトランジスタ10のコレク
タに接続されている。スイツチングトランジスタ10のエ
ミツタは抵抗12を介して基準電位VOに接続されている。
スイツチングトランジスタのコレクタはまたバツフア増
幅器トランジスタ14のベースに接続されている。バツフ
ア増幅器トランジスタ14のエミツタは段の出力端子16お
よび電流源18に接続されている。
第１図の周知のシフトレジスタ段回路に用いる場合に
は、クロツク信号がスイツチングトランジスタ10のベー
スに印加される。クロツク信号VCの電圧が高電圧である
場合には、スイツチングトランジスタ10は電流源８によ
つて供給される電流全部を吸収し、スイツチングトラン
ジスタ４が導通するのを防止し、この期間中出力信号は
蓄積コンデンサ２に貯えられた電荷によつて維持され
る。クロツク信号VCの電圧が低電圧である場合には、ス
イツチングトランジスタ10は電流源８からより少ない電
流を吸収するので、この電流の一部はスイツチングトラ
ンジスタ４に供給され、スイツチングトランジスタ４を
導通状態にし、この期間中蓄積コンデンサ２は入力端子
６における電圧にほぼ等しい電圧に充電される。回路値
は所望する応用例において満足すべき動作が可能になる
ように選ばなければならない。例えば選択される電流は
利用できる時間に蓄積コンデンサ２を十分に充電できな
ければならないということが理解されるであろう。
しかしこれらの通例の設計上の配慮事項が満たされたと
しても、シフトレジスタ段回路の電荷移動効率はなおス
イツチングトランジスタ４のベースと蓄積コンデンサ２
との間の容量結合効果によつて損われる。
第３図を参照すると、すべに説明した第１図の周知のシ
フトレジスタ段回路の実際の具体例は、コレクタ、ベー
スおよびエミツタ電極を有するスイツチングトランジス
タ102を含む。スイツチングトランジスタ102のエミツタ
電極はダイオード104を介して段の入力端子106に接続さ
れている。スイツチングトランジスタ102のコレクタ電
極は電荷蓄積用の蓄積コンデンサ108の一方の電極に接
続されており、その蓄積コンデンサ108のもう一方の電
極は基準電圧VOに接続されている。
スイツチングトランジスタ102のベース電極は二重エミ
ツタトランジスタ110の一方のエミツタ電極110Aに接続
されている。二重エミツタトランジスタ110のもう一方
のエミツタ電極110Bはスイツチングトランジスタ102の
コレクタ電極に接続されている。二重エミツタトランジ
スタ110のベースおよびコレクタ電極はトランジスタ112
および基準電位源VSに接続された抵抗114からなるバイ
アス回路に接続されている。スイツチングトランジスタ
102のベース電極はまたショツトキークランプトランジ
スタ116のコレクタ電極に接続され、このシヨツトキー
クランプトランジスタ116のエミツタ電極は抵抗118を介
して基準電位VOに接続されている。
スイツチングトランジスタ102のコレクタ電極および蓄
積コンデンサ108の一方の電極はトランジスタ120のベー
ス電極に接続されている。トランジスタ120のコレクタ
電極は基準電位源VSに接続されている。トランジスタ12
0のエミツタ電極はトランジスタ122のベース電極に接続
され、抵抗124を介してトランジスタ122のエミツタ電極
に接続されている。
トランジスタ122のコレクタ電極は基準電位源VSに接続
されており、トランジスタ122のエミツタ電極はトラン
ジスタ126のコレクタ電極に接続されており、トランジ
スタ126のエミツタは抵抗128を介して基準電位VOに接続
され、従つてトランジスタ120および122はダーリントン
対を形成している。トランジスタ122のエミツタ電極は
またシフトレジスタ段回路の出力端子132に接続されて
いる。
第２図のシフトレジスタ段回路を使用する場合には、バ
イアス電位VBはトランジスタ112のベース電極に印加さ
れ、適当なクロツク信号VCがシヨツトキークランプトラ
ンジスタ116およびトランジスタ126のベース電極に印加
される。
二重エミツタトランジスタ110はスイツチングトランジ
スタ102を“クランプ”し、クロツク信号が低である場
合にはスイツチングトランジスタ102が飽和するのを防
止する役目をする。
ダイオード104はシフトレジスタ段回路の入力信号と出
力信号との間の総オフセツトを公称上零に減少させる役
目をする。
蓄積コンデンサ108の電圧を増幅するためにダーリント
ン対130を用いると、１個のトランジスタ増幅器を用い
ると起きるスイツチングトランジスタ102の非導通状態
の期間中における蓄積コンデンサ108の放電が避けられ
る。
しかし、第２図の回路はそれでもなお蓄積コンデンサ10
8とスイツチングトランジスタ102のベース電極との間の
容量結合効果を影響をうけ、この効果は後述するように
シフトレジスタ段回路の性能を損う。
スイツチングトランジスタ102が導通すると、蓄積コン
デンサ108は、以前の段の出力電圧にベースエミツタ間
電圧の２倍の値を加えた電圧に充電される。シフトレジ
スタ段回路の出力電圧はコンデンサ電圧よりもベース−
エミツタ間電圧の２倍の値だけ低いので、蓄積コンデン
サには所望する場合には以前のシフトレジスタ段回路の
蓄積コンデンサに現われる電圧に大体等しい電圧に充電
されることが判るであろう。この状態においては、スイ
ツチングトランジスタ102のベースに設定される電圧は
そのコレクタにおける電圧にほぼ等しい。従つてスイツ
チングトランジスタ102のコレクタベースキヤパシタン
スには電荷は殆んど蓄積されない。ひとたび蓄積コンデ
ンサ108が十分に充電されると、（バイアス状態によつ
て決定される）定電流が蓄積コンデンサ108に接続され
ている二重エミツタトランジスタ110のエミツタ電極110
Bに流れる。従つて、対応するベース−エミツタ接合に
蓄積された電荷は蓄積コンデンサ108が充電される電圧
には依存しない。即ち転送された信号レベルには依存し
ない。
しかし、クロツク信号VCの電圧が高電圧になると、スイ
ツチングトランジスタ102のベースの電圧は、シヨツト
キークランプトランジスタ116のシヨツトキークランピ
ングによつてクロツクレベルにより決定される固定電圧
にプルダウンされる。二重エミツタトランジスタ110の
ベースの電圧は、スイツチングトランジスタ102のベー
スの電圧よりベース−エミツタ間電圧の値だけ高いレベ
ルにプルダウンされる。
この状態においては、スイツチングトランジスタ102の
コレクターベースキヤパシタンスおよび二重エミツタト
ランジスタ110のエミツタ電極110Bのエミツターベース
空乏層キヤパシタンスは、蓄積コンデンサ108に設定さ
れた電圧とトランジスタベースにおいて設定されたそれ
ぞれの固定電圧との差に充電されるようになる。従つ
て、蓄積された電荷は蓄積コンデンサ108、即ち、信号
レベルに設定された電圧に直接に依存する。
２つの接合部に蓄積された電荷の差は、蓄積コンデンサ
108に設定された電荷から必然的に引き出される。従つ
て、蓄積コンデンサ108に設定された電圧は、正のクロ
ツク遷移（clock transition）に応じて減少する。この
減少は蓄積コンデンサ108の電圧の初期値、即ち転送さ
れた信号レベルに依存する。この結果、蓄積コンデンサ
108に蓄積された電圧は減衰する。実際にこの減衰は数
パーセント以下には容易には減少しない。これは多くの
応用例において少なくとも許容されるものよりも高い大
きさの程度である。
この有害な容量結合効果は本発明による第３図および第
４図に示されているシフトレジスタ段回路において克服
される。
［発明が解決しようとする課題］ 本発明の目的は、上記の短所が克服される、又は少なく
とも軽減されるシフトレジスタ段回路を提供することで
ある。
［課題を解決するための手段］ 本発明の構成は下記に示す通りである。即ち、本発明
は、第１位相および第２位相を有するクロツク信号に応
答し、入力ノード（206）及び出力ノード（228）を有
し、 容量蓄積手段（208）と、 前記容量蓄積手段（208）と前記入力ノード（206）との
間に接続され制御電極を有するスイツチ手段（202）
と、 前記容量蓄積手段（208）と前記出力ノード（228）との
間に接続された増幅器手段（230）とを具えたシフトレ
ジスタ段回路において、 前記スイツチ手段（202）は前記クロツク信号の前記第
１位相および前記第２位相の期間中にそれぞれ導通状態
および非導通状態に変化し、前記容量蓄積手段（208）
は前記クロツク信号の前記第１位相の期間中に前記シフ
トレジスタ段回路の前記入力ノード（206）における電
圧を表わす電圧に充電され、前記増幅器手段（230）は
前記クロツク信号の少なくとも前記第２位相の期間中に
前記容量蓄積手段（208）の電圧を表わす電圧を前記シ
フトレジスタ段回路の前記出力ノード（228）に発生
し、 前記クロツク信号の前記第１位相の期間中に前記スイツ
チ手段（202）の前記制御電極で発生した電圧は、前記
容量蓄積手段（208）の前記電圧からの第１の所定値に
よつてオフセツトされ、前記クロツク信号の前記第２の
位相の期間中は前記容量蓄積手段の前記電圧からの第２
の所定値によつてオフセツトされる、シフトレジスタ段
回路としての構成を有するものである。
或いはまた、前記シフトレジスタ段回路の前記出力ノー
ド（228）は前記制御電極に接続され、前記増幅器手段
（230）は前記クロツク手段に応答して前記クロツク信
号の前記第１位相の期間中に動作し、前記増幅器手段
（230）が動作している時には前記容量蓄積手段（208）
の前記電圧から出力電圧オフセツトを与え、前記増幅器
手段（230）が動作していない時には前記シフトレジス
タ段回路の前記出力ノード（228）において高インピー
ダンスを与える、シフトレジスタ段回路としての構成を
有するものである。
或いはまた、前記スイツチ手段（202）は、 前記シフトレジスタ段回路の前記出力ノード（206）お
よび前記容量蓄積手段（208）にそれぞれ結合したエミ
ツタ電極およびコレクタ電極を有し、かつ前記制御電極
を構成するベース電極を有する第１トランジスタ（20
2）と、 基準電位源に結合したベース電極およびコレクタ電極を
有し、前記容量蓄積手段（208）に接続した第１エミツ
タ（210B）および前記制御電極に接続した第２エミツタ
（210A）を有する第２トランジスタ（210）と、を具え
るシフトレジスタ段回路としての構成を有するものであ
る。
或いはまた、前記スイツチ手段（202）は、シヨツトキ
ークランプトランジスタ（302）から成るシフトレジス
タ段回路としての構成を有するものである。
或いはまた、前記増幅器手段（202）は、ダーリントン
トランジスタ増幅器（220,222）から成るシフトレジス
タ段回路としての構成を有するものである。
或いはまた、前記ダーリントントランジスタ増幅器（22
0,222）の入力トランジスタ（220）は、前記増幅器手段
（230）の入力に接続したベース電極、基準電位源
（VS）に接続したコレクタ電極および電流源に接続した
エミツタ電極を有するシフトレジスタ段回路としての構
成を有するものである。
［実施例］ 第３図は本発明の第１の実施例としてのシフトレジスタ
段回路を示す。
第３図を参照すると、本発明による第１の実施例として
のシフトレジスタ段回路は、コレクタ，ベースおよびエ
ミツタ電極を有するスイツチングトランジスタ202を含
む。スイツチングトランジスタ202のエミツタ電極はダ
イオード204を介してシフトレジスタ段回路の入力端子2
06に接続されている。スイツチングトランジスタ202の
コレクタ電極は電荷蓄積用の蓄積コンデンサ208の一方
の電極に接続され、蓄積コンデンサ208のもう一方の電
極は基準電位VOに接続されている。
スイツチングトランジスタ202のベース電極は二重エミ
ツタトランジスタ210の一方のエミツタ電極210Aに接続
されている。二重エミツタトランジスタ210のもう一方
のエミツタ電極210Bはスイツチングトランジスタ202の
コレクタ電極に接続されている。二重エミツタトランジ
スタ210のベースおよびコレクタ電極は、トランジスタ2
12および基準電位源VSに接続した抵抗214からなるバイ
アス回路構成に接続されている。スイツチングトランジ
スタ202のベース電極はまたトランジスタ216のコレクタ
電極に接続され、トランジスタ216のエミツタ電極は抵
抗218を介して基準電位VOに接続されている。
スイツチングトランジスタ202のコレクタ電極および蓄
電コンデンサ208の一方の電極はトランジスタ220のベー
ス電極に接続されている。トランジスタ220のコレクタ
電極は基準電位源VSに接続されている。トランジスタ22
0のエミツタ電極はトランジスタ222のベース電極および
トランジスタ224のコレクタ電極に接続され、トランジ
スタ224のエミツタ電極は抵抗226を介して基準電位VOに
接続されている。
トランジスタ222のコレクタ電極は基準電位源VSに接続
され、トランジスタ222のエミツタ電極はシフトレジス
タ段回路の出力端子228に接続されており、従つてトラ
ンジスタ220および222はダーリントン対230を形成して
いる。出力端子228はまたスイツチングトランジスタ202
のベース電極に接続されている。
第３図のシフトレジスタ段回路を使用する場合には、バ
イアス電位VBがトランジスタ212のベース電極に印加さ
れ、適当なクロツク信号VCがトランジスタ216および224
のベース電極に印加される。
二重エミツタトランジスタ210はスイツチングトランジ
スタ202を“クランプ”しクロツク信号VCの電圧が低電
圧である場合にはスイツチングトランジスタ202が飽和
するのを防ぐ役目をし、ダイオード204は段の入力信号
と出力信号との間の総オフセツトを公称上零に減少させ
る役目をする。
ダーリントン対230の入力側のトランジスタ220は電流源
用のトランジスタ224及び抵抗226によつてバイアスされ
る。このことは第２図におけるようにそのベース電極と
エミツタ電極との間に接続された抵抗によりバイアスさ
れるトランジスタによつて起きる下記の問題を回避す
る。即ち上述した抵抗バイアス回路構成を用いると、ト
ランジスタは次の段のスイツチングトランジスタが導通
している場合には２つの段のコンデンサの電荷の状態に
よつて一時的に導通を中止し、増幅トランジスタによつ
て引き出されるベース電流の結果的に起きる摂動（pert
urbation）は信号転送比の低下に対応することを示すこ
とがある。
クロツク信号VCの電圧が低電圧である場合には、蓄積コ
ンデンサ208は第２図に関連してすでに説明したのと同
じ方法で前の段のコンデンサに設定された電圧とほぼ同
じ電圧に充電される。しかし、第３図のダーリントン対
230は第２図のダーリントン対130と異なりこの位相の期
間中は非導通状態にある。信号の出力はクロツク信号の
この位相の期間中は使用されないので、これは不便なこ
とではなく、結果的には平均電流消費量の節約になる。
第２図に関連して上述した有害な容量結合効果は、トラ
ンジスタ222のエミツタ電流をスイツチングトランジス
タ202のベース電極に接続することにより第３図の回路
においては克服される。この効果は、クロツク信号VCの
電圧が高電圧になると、スイツチングトランジスタ202
のベースの電圧は蓄積コンデンサ208に設定された電圧
よりベース−エミツタ間電圧の２倍の値だけ低いレベル
にプル（pull）され、二重エミツタトランジスタ210の
ベースはこの電圧よりベース−エミツタ間電圧の値だけ
低いレベルにプルされる。従つて、スイツチングトラン
ジスタ202のコレクタ−ベース接合部のキヤパシタンス
はこの状態においては２ベース−エミツタ電圧に充電さ
れ、二重エミツタトランジスタ210のエミツタ電極210B
およびベースの接合部の空乏層キヤパシタンスはベース
−エミツタ間電圧の値に充電される。（第２図に関連し
て説明したのと同じ方法で蓄積コンデンサ208に蓄積さ
れた電荷から引き出される）これら２つの接合部に蓄積
された電荷は今やコンデンサに設定された電圧には依存
しない、即ち転送された信号レベルに依存しない。従つ
て、蓄積コンデンサ208に設定された静止電圧の変化は
起きるが、信号成分は減衰しない。
第３図は回路は、クロツク信号VCの電圧が高電圧になる
と電流源用のトランジスタ212及び抵抗214によつて供給
される電流を上回るトランジスタ216によつて引き出さ
れる過剰電流がこの位相において動作する必要があるダ
ーリントン対230用のバイアス電流を与えるという付随
的な利点を生じさせる。従つて、トランジスタ216は飽
和を避けるためにクランプされる必要はなく、引き出さ
れた過剰電流は浪費されない。
第４図は本発明の第２の実施例としてのシフトレジスタ
間回路を示す。
第４図を参照すると、本発明による第２の実施例として
のシフトレジスタ段回路は、コレクタ，ベースおよびエ
ミツタ電極を有するシヨツトキークランプスイツチング
トランジスタ302を含む。シヨツトキークランプスイツ
チングトランジスタ302のエミツタ電極は段の入力端子3
06に接続されている。シヨツトキークランプスイツチン
グトランジスタ302のコレクタ電極は電荷蓄積用の蓄積
コンデンサ308の一方の電極に接続されており、この蓄
積コンデンサ308のもう一方の電極は基準電位VOに接続
されている。
シヨツトキークランプスイツチングトランジスタ302の
ベース電極は、トランジスタ312および基準電位源VSに
接続した抵抗314からなるバイアス回路構成に接続され
ている。シヨツトキークランプトランジスタ302のベー
ス電極はまたトランジスタ316のコレクタ電極に接続さ
れ、このトランジスタ316のエミツタ電極は抵抗318を介
して基準電位VOに接続されている。
シヨツトキークランプスイツチングトランジスタ302の
コレクタ電極および蓄積コンデンサ308の一方の電極は
トランジスタ320のベース電極に接続されている。トラ
ンジスタ320のコレクタ電極は基準電位源VSに接続され
ている。トランジスタ320のエミツタ電極は直列接続ダ
イオード322およびシヨツトキーダイオード324を介して
トランジスタ326のベース電極に接続されている。トラ
ンジスタ320のエミツタ電極はまたトランジスタ328のコ
レクタ電極に接続され、このトランジスタ328のエミツ
タ電極は抵抗330を介して基準電位VOに接続されてい
る。
トランジスタ326のベース電極はまたトランジスタ332お
よび基準電位源VSに接続した抵抗334からなるバイアス
回路構成に接続されている。トランジスタ326のコレク
タ電極は基準電位源VSに接続されている。トランジスタ
326のエミツタ電極はシフトレジスタ段回路の出力端子3
36に接続されている。
出力端子336はまたシヨツトキークランプスイツチング
トランジスタ302のベース電極に接続されている。
第４図のシフトレジスタ段回路を使用する場合には、バ
イアス電位VB1がトランジスタ312のベース電極に印可さ
れ、バイアス電位VB2がトランジスタ328のベース電極に
印加される。適当なクロツク信号VCがトランジスタ316
のベース電極に印加される。
シヨツトキークランプスイツチングトランジスタ302の
シヨツトキークランピングはクロツク信号VCが低である
場合にはシヨツトキークランプスイツチングトランジス
タ302が飽和するのを防止し、直列接続ダイオード322お
よびシヨツトキーダイオード324は段の入力信号と出力
信号の間の総オフセツトを公称上零に減少させる役目を
する 第４図の回路は、第３図の回路に関連して上述したのと
同じ方法でトランジスタ326のエミツタ電極をシヨツト
キークランプスイツチングトランジスタ302のベース電
極に接続することによつて第２図に関連して上述した有
害な容量結合結果を克服することが判るであろう。
【図面の簡単な説明】
第１図は、周知のシフトレジスタ段の回路図を示す。 第２図は、第１図の周知の回路の実際の具体例の回路図
を示す。 第３図および第４図は、本発明による第１および第２の
実施例としてのシフトレジスタ段回路の回路図を示す。 2,108,208,308……蓄積コンデンサ 4,10,102,202……スイツチングトランジスタ 6,106,206,306……入力端子 8,18……電流源 12,114,118,124,128,214,218,226,314,318,330,334……
抵抗 14……バツフア増幅器トランジスタ 16,132,228,336……出力端子 104,204……ダイオード 110,210……二重エミツタトランジスタ 110A,110B,210A,210B……エミツタ電極 112,120,122,126,212,216,220,222,224,312,316,320,32
6,328,332……トランジスタ 116……シヨツトキークランプトランジスタ 130,230……ダーリントン対 302……シヨツトキークランプスイツチングトランジス
タ 322……直列接続ダイオード 324……シヨツトキーダイオード VS……基準電位源 VC……クロツク信号 VO……基準電位 VB,VB1,VB2……バイアス電位

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】第１位相および第２位相を有するクロツク
    信号に応答し、入力ノード及び出力ノードを有し、 容量蓄積手段と、 前記容量蓄積手段と前記入力ノードとの間に接続され制
    御電極を有するスイツチ手段と、 前記容量蓄積手段と前記出力ノードとの間に接続された
    増幅器手段とを具えたシフトレジスタ段回路において、 前記スイツチ手段は前記クロツク信号の前記第１位相お
    よび前記第２位相の期間中にそれぞれ導通状態および非
    導通状態に変化し、前記容量蓄積手段は前記クロツク信
    号の前記第１位相の期間中に前記シフトレジスタ段回路
    の前記入力ノードにおける電圧を表わす電圧に充電さ
    れ、前記増幅器手段は前記クロツク信号の少なくとも前
    記第２位相の期間中に前記容量蓄積手段の電圧を表わす
    電圧を前記シフトレジスタ段回路の前記出力ノードに発
    生し、 前記クロツク信号の前記第１位相の期間中に前記スイツ
    チ手段の前記制御電極で発生した電圧は、前記容量蓄積
    手段の前記電圧からの第１の所定値によつてオフセツト
    され、前記クロツク信号の前記第２位相の期間中は前記
    容量蓄積手段の前記電圧からの第２の所定値によつてオ
    フセツトされる、シフトレジスタ段回路。
  2. 【請求項２】前記シフトレジスタ段回路の前記出力ノー
    ドは前記制御電極に接続され、前記増幅器手段は前記ク
    ロツク手段に応答して前記クロツク信号の前記第１位相
    の期間中に動作し、前記増幅器手段が動作している時に
    は前記容量蓄積手段の前記電圧から出力電圧オフセツト
    を与え、前記増幅器手段が動作していない時には前記シ
    フトレジスタ段回路の前記出力ノードにおいて高インピ
    ーダンスを与える、前記特許請求の範囲第１項記載のシ
    フトレジスタ段回路。
  3. 【請求項３】前記スイツチ手段は、 前記シフトレジスタ段回路の前記入力ノードおよび前記
    容量蓄積手段にそれぞれ結合したエミツタ電極およびコ
    レクタ電極を有し、かつ前記制御電極を構成するベース
    電極を有する第１トランジスタと、 基準電位源に結合したベース電極およびコレクタ電極を
    有し、前記容量蓄積手段に接続した第１エミツタおよび
    前記制御電極に接続した第２エミツタを有する第２トラ
    ンジスタと、を具える 特許請求の範囲第１項又は第２項の内、何れか１項記載
    のシフトレジスタ段回路。
  4. 【請求項４】前記スイツチ手段は、シヨツトキークラン
    プトランジスタから成る特許請求の範囲第１項又は第２
    項の内、何れか１項記載のシフトレジスタ段回路。
  5. 【請求項５】前記増幅器手段は、ダーリントントランジ
    スタ増幅器から成る特許請求の範囲第１項乃至第４項の
    内、何れか１項記載のシフトレジスタ段回路。
  6. 【請求項６】前記ダーリントントランジスタ増幅器の入
    力トランジスタは、前記増幅器手段の入力に接続したベ
    ース電極、基準電位源に接続したコレクタ電極および電
    流源に接続したエミツタ電極を有する、前記特許請求の
    範囲第５項記載のシフトレジスタ段回路。
JP59263702A 1983-12-16 1984-12-13 シフトレジスタ段回路 Expired - Lifetime JPH06103600B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB838333662A GB8333662D0 (en) 1983-12-16 1983-12-16 Shift register stage
GB8333662 1983-12-16

Publications (2)

Publication Number Publication Date
JPS60175300A JPS60175300A (ja) 1985-09-09
JPH06103600B2 true JPH06103600B2 (ja) 1994-12-14

Family

ID=10553444

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59263702A Expired - Lifetime JPH06103600B2 (ja) 1983-12-16 1984-12-13 シフトレジスタ段回路

Country Status (8)

Country Link
US (1) US4627081A (ja)
EP (1) EP0146379B1 (ja)
JP (1) JPH06103600B2 (ja)
KR (1) KR930005979B1 (ja)
CA (1) CA1249641A (ja)
DE (1) DE3485478D1 (ja)
GB (1) GB8333662D0 (ja)
HK (1) HK70193A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5489861A (en) * 1993-12-20 1996-02-06 National Semiconductor Corporation High power, edge controlled output buffer
KR100430099B1 (ko) * 1999-03-02 2004-05-03 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3289010A (en) * 1963-11-21 1966-11-29 Burroughs Corp Shift register
DE1474510B2 (de) * 1965-12-14 1971-11-25 Siemens AG, 1000 Berlin u. 8000 München Durch schiebeimpulse gesteuerte schieberegister insbesondere fuer zeitmultiplex systeme
US3641360A (en) * 1969-06-30 1972-02-08 Ibm Dynamic shift/store register
US3665210A (en) * 1970-06-30 1972-05-23 Ibm Monolithic bipolar convertible static shift register
FR2330117A1 (fr) * 1975-10-31 1977-05-27 Ibm France Dispositif permettant de reproduire la quantite de charge d'une capacite dans plusieurs capacites distinctes
US4138666A (en) * 1977-11-17 1979-02-06 General Electric Company Charge transfer circuit with threshold voltage compensating means

Also Published As

Publication number Publication date
DE3485478D1 (de) 1992-03-05
CA1249641A (en) 1989-01-31
EP0146379A2 (en) 1985-06-26
EP0146379A3 (en) 1988-03-02
HK70193A (en) 1993-07-30
EP0146379B1 (en) 1992-01-22
US4627081A (en) 1986-12-02
JPS60175300A (ja) 1985-09-09
KR850004691A (ko) 1985-07-25
KR930005979B1 (ko) 1993-06-30
GB8333662D0 (en) 1984-01-25

Similar Documents

Publication Publication Date Title
JPH0523522B2 (ja)
JPH0514077A (ja) 演算追従保持増幅器
US4085382A (en) Class B amplifier
KR890004672B1 (ko) 곱셈 회로
JP3203363B2 (ja) ピーク検出器
EP0095774A2 (en) A switching circuit operable as an amplifier and a muting circuit
EP0164182B1 (en) Jfet active load input stage
US4460876A (en) Low consumption, wide-band linear amplifier operating in sliding class A
JPH06103600B2 (ja) シフトレジスタ段回路
US3942129A (en) Controlled gain amplifier
US4109215A (en) Dual mode output amplifier for a sample and hold circuit
US5376900A (en) Push-pull output stage for amplifier in integrated circuit form
JPS61144905A (ja) スプリアス信号低減化回路
JP2522083B2 (ja) サンプルホ―ルド回路
US6114908A (en) Bipolar impedance converter circuit
JP2891386B2 (ja) ドライバ回路
JPS584327Y2 (ja) 増幅回路
WO1983001714A1 (en) Amplifier suitable for low supply voltage operation
JPS6325764Y2 (ja)
JPS6333358B2 (ja)
JPS6040019Y2 (ja) 差動増幅器
JPH0511527U (ja) ブースタアンプ
JPS6223136Y2 (ja)
JPH0537530Y2 (ja)
JPH0241929Y2 (ja)