JPH06104703A - チャタリング防止回路 - Google Patents
チャタリング防止回路Info
- Publication number
- JPH06104703A JPH06104703A JP4254783A JP25478392A JPH06104703A JP H06104703 A JPH06104703 A JP H06104703A JP 4254783 A JP4254783 A JP 4254783A JP 25478392 A JP25478392 A JP 25478392A JP H06104703 A JPH06104703 A JP H06104703A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- switch
- output signal
- output
- latch circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 本発明はチャタリング防止回路に関し、ディ
ップスイッチ，ロータリースイッチ等の各種スイッチの
切換え時のチャタリングを防止することを目的とする。 【構成】 ラッチ回路１は、上記スイッチの出力信号を
ラッチして出力する。比較回路２は、スイッチの出力信
号とラッチ回路の出力信号とを比較する。再トリガ形単
安定マルチバイブレータ４は、上記比較回路の出力信号
が不一致を表わす所定レベルとなったときトリガされ
る。マルチバイブレータがトリガにより準安定状態とな
った後、安定状態に復帰するときの出力信号のエッジで
上記ラッチ回路のラッチを行なう。
ップスイッチ，ロータリースイッチ等の各種スイッチの
切換え時のチャタリングを防止することを目的とする。 【構成】 ラッチ回路１は、上記スイッチの出力信号を
ラッチして出力する。比較回路２は、スイッチの出力信
号とラッチ回路の出力信号とを比較する。再トリガ形単
安定マルチバイブレータ４は、上記比較回路の出力信号
が不一致を表わす所定レベルとなったときトリガされ
る。マルチバイブレータがトリガにより準安定状態とな
った後、安定状態に復帰するときの出力信号のエッジで
上記ラッチ回路のラッチを行なう。
Description
【０００１】
【産業上の利用分野】本発明はチャタリング防止回路に
関し、スイッチの切換時のチャタリングを防止する回路
に関する。
関し、スイッチの切換時のチャタリングを防止する回路
に関する。
【０００２】
【従来の技術】図６は従来回路の一例の回路図を示す。
同図中、１０はトグルスイッチであり、その可動接片は
０Ｖを印加されており、２つの接点１０ａ，１０ｂは抵
抗を介して＋５Ｖを印加されると共に負論理動作のＳＲ
フリップフロップ１１のセット端子Ｓ及びリセット端子
Ｒ夫々に接続されている。
同図中、１０はトグルスイッチであり、その可動接片は
０Ｖを印加されており、２つの接点１０ａ，１０ｂは抵
抗を介して＋５Ｖを印加されると共に負論理動作のＳＲ
フリップフロップ１１のセット端子Ｓ及びリセット端子
Ｒ夫々に接続されている。
【０００３】例えばトグルスイッチ１０の可動接片を接
点１０ｂ側より１０ａ側に切換えたとき可動接片が振動
して固定接点１０ａに断続して接触した場合もフリップ
フロップ１１のセット端子Ｓが最初に０Ｖを印加された
時点でフリップフロップ１１のＱ端子出力はＬレベルか
らＨレベルに切換わり、端子１２の出力信号にチャタリ
ングが発生することを防止している。
点１０ｂ側より１０ａ側に切換えたとき可動接片が振動
して固定接点１０ａに断続して接触した場合もフリップ
フロップ１１のセット端子Ｓが最初に０Ｖを印加された
時点でフリップフロップ１１のＱ端子出力はＬレベルか
らＨレベルに切換わり、端子１２の出力信号にチャタリ
ングが発生することを防止している。
【０００４】
【発明が解決しようとする課題】トグルスイッチの如く
２つの接点を持つ場合は図６の構成でチャタリングを防
止できるが、一方の接点に例えば０Ｖを印加され、他方
の接点から出力を行なうディップスイッチや、一方の接
点に例えば０Ｖを印加され、他方の複数の接点のいずれ
かを選択して出力を行なうロータリースイッチではチャ
タリングを防止できないという問題点があった。
２つの接点を持つ場合は図６の構成でチャタリングを防
止できるが、一方の接点に例えば０Ｖを印加され、他方
の接点から出力を行なうディップスイッチや、一方の接
点に例えば０Ｖを印加され、他方の複数の接点のいずれ
かを選択して出力を行なうロータリースイッチではチャ
タリングを防止できないという問題点があった。
【０００５】本発明は上記の点に鑑みてなされたもの
で、ディップスイッチ，ロータリースイッチ等の各種ス
イッチの切換え時のチャタリングを防止するチャタリン
グ防止回路を提供することを目的とする。
で、ディップスイッチ，ロータリースイッチ等の各種ス
イッチの切換え時のチャタリングを防止するチャタリン
グ防止回路を提供することを目的とする。
【０００６】
【課題を解決するための手段】図１は本発明回路の原理
図を示す。
図を示す。
【０００７】同図中、ラッチ回路２は、スイッチ１の出
力信号をラッチして端子３より出力する。
力信号をラッチして端子３より出力する。
【０００８】比較回路４は、上記スイッチ１の出力信号
とラッチ回路２の出力信号とを比較する。
とラッチ回路２の出力信号とを比較する。
【０００９】再トリガ形単安定マルチバイブレータ５
は、上記比較回路４の出力信号が不一致を表わす所定レ
ベルとなったときトリガされる。
は、上記比較回路４の出力信号が不一致を表わす所定レ
ベルとなったときトリガされる。
【００１０】上記マルチバイブレータ５がトリガにより
準安定状態となった後、安定状態に復帰するときの出力
信号のエッジで上記ラッチ回路のラッチを行なう。
準安定状態となった後、安定状態に復帰するときの出力
信号のエッジで上記ラッチ回路のラッチを行なう。
【００１１】
【作用】本発明においては、スイッチ１出力とラッチ回
路２出力とを比較して不一致検出を行ない、再トリガ形
単安定マルチバイブレータで上記不一致検出が安定した
ことを確認し、この不一致検出が安定した時点でラッチ
回路２にスイッチ出力をラッチして端子３より出力する
ため、スイッチ１出力のチャタリングが抑制された後に
このスイッチ１出力がラッチ回路２にラッチされて端子
３より出力される。
路２出力とを比較して不一致検出を行ない、再トリガ形
単安定マルチバイブレータで上記不一致検出が安定した
ことを確認し、この不一致検出が安定した時点でラッチ
回路２にスイッチ出力をラッチして端子３より出力する
ため、スイッチ１出力のチャタリングが抑制された後に
このスイッチ１出力がラッチ回路２にラッチされて端子
３より出力される。
【００１２】
【実施例】図２は本発明の一実施例の回路図を示す。同
図中、２０はディップスイッチであり、一方の接点２０
ａには電圧０Ｖが印加され、他方の接点２０ｂは抵抗Ｒ
１を介して電圧＋５Ｖが印加されると共に、Ｄ形フリッ
プフロップ２１のＤ端子及び比較回路としてのイクスク
ルーシブオア回路２２の一方の入力端子に接続されてい
る。
図中、２０はディップスイッチであり、一方の接点２０
ａには電圧０Ｖが印加され、他方の接点２０ｂは抵抗Ｒ
１を介して電圧＋５Ｖが印加されると共に、Ｄ形フリッ
プフロップ２１のＤ端子及び比較回路としてのイクスク
ルーシブオア回路２２の一方の入力端子に接続されてい
る。
【００１３】フリップフロップ２１のＱ端子出力は端子
２３より後続回路に供給されると共に比較回路としての
イクスクルーシブオア２２の他方の入力端子に供給さ
れ、イクスクルーシブオア回路２２出力が再トリガ形単
安定マルチバイブレータ（以下単に「モノマルチ」とい
う）に供給される。再トリガ形モノマルチ２４は入力信
号の立上りでトリガされてコンデンサＣ１と抵抗Ｒ２と
で決定される時定数のパルスを出力する再トリガ形のも
のであり、その反転出力はフリップフロップ２１のクロ
ック端子に供給される。
２３より後続回路に供給されると共に比較回路としての
イクスクルーシブオア２２の他方の入力端子に供給さ
れ、イクスクルーシブオア回路２２出力が再トリガ形単
安定マルチバイブレータ（以下単に「モノマルチ」とい
う）に供給される。再トリガ形モノマルチ２４は入力信
号の立上りでトリガされてコンデンサＣ１と抵抗Ｒ２と
で決定される時定数のパルスを出力する再トリガ形のも
のであり、その反転出力はフリップフロップ２１のクロ
ック端子に供給される。
【００１４】ここで、ディップスイッチ２０が閉成状態
から開成して接点２０ｂのレベルが図３（Ａ）に示す如
くハンチングを生じた場合、フリップフロップ２１のＱ
端子出力は図３（Ｄ）に示す如くＬレベルのままである
ため、イクスクルーシブオア回路２２出力は図３（Ｂ）
に示す如くなる。再トリガ形モノマルチ２４は図３
（Ｂ）の信号の立上りでトリガされてハンチングが収束
した後で立上る図３（Ｃ）に示す信号を生成してフリッ
プフロップ２１にクロックとして供給する。このため、
フリップフロップ２１は図３（Ｃ）の信号の立上り時に
Ｄ端子入力をラッチして図３（Ｄ）に示す如くハンチン
グのない信号を端子２３より出力する。
から開成して接点２０ｂのレベルが図３（Ａ）に示す如
くハンチングを生じた場合、フリップフロップ２１のＱ
端子出力は図３（Ｄ）に示す如くＬレベルのままである
ため、イクスクルーシブオア回路２２出力は図３（Ｂ）
に示す如くなる。再トリガ形モノマルチ２４は図３
（Ｂ）の信号の立上りでトリガされてハンチングが収束
した後で立上る図３（Ｃ）に示す信号を生成してフリッ
プフロップ２１にクロックとして供給する。このため、
フリップフロップ２１は図３（Ｃ）の信号の立上り時に
Ｄ端子入力をラッチして図３（Ｄ）に示す如くハンチン
グのない信号を端子２３より出力する。
【００１５】図４は本発明の他の実施例の回路図を示
す。同図中、図２と同一部分には同一符号を付し、その
説明を省略する。図４において、３０はロータリースイ
ッチであり、一方の接点ａには電圧０Ｖが印加され、他
方の複数の接点ｂ〜ｅは抵抗を介して電圧＋５Ｖが印加
されると共に、Ｄ形フリップフロップ３１のＤ１〜Ｄ４
端子及び比較回路３２の一方の入力端子Ｂ１〜Ｂ４に夫
々接続されている。
す。同図中、図２と同一部分には同一符号を付し、その
説明を省略する。図４において、３０はロータリースイ
ッチであり、一方の接点ａには電圧０Ｖが印加され、他
方の複数の接点ｂ〜ｅは抵抗を介して電圧＋５Ｖが印加
されると共に、Ｄ形フリップフロップ３１のＤ１〜Ｄ４
端子及び比較回路３２の一方の入力端子Ｂ１〜Ｂ４に夫
々接続されている。
【００１６】フリップフロップ３１のＱ１〜Ｑ４端子出
力は端子３３ａ〜３３ｄより後続回路に供給されると共
に比較回路３２の他方の入力端子Ａ１〜Ａ４に供給され
る。３２の４系統の出力の論理和をとった比較回路入力
端子Ａ１とＢ１，Ａ２とＢ２，Ａ３とＢ３，Ａ４とＢ４
夫々を供給される４つのイクスクルーシブオア回路と、
各イクスクルーシブオア回路出力を供給されるオア回路
とよりなりこのオア回路出力が再トリガ形モノマルチ２
４に供給される。再トリガ形モノマルチ２４反転出力は
フリップフロップ３１のクロック端子に供給される。
力は端子３３ａ〜３３ｄより後続回路に供給されると共
に比較回路３２の他方の入力端子Ａ１〜Ａ４に供給され
る。３２の４系統の出力の論理和をとった比較回路入力
端子Ａ１とＢ１，Ａ２とＢ２，Ａ３とＢ３，Ａ４とＢ４
夫々を供給される４つのイクスクルーシブオア回路と、
各イクスクルーシブオア回路出力を供給されるオア回路
とよりなりこのオア回路出力が再トリガ形モノマルチ２
４に供給される。再トリガ形モノマルチ２４反転出力は
フリップフロップ３１のクロック端子に供給される。
【００１７】ここで、ロータリースイッチ２０が接点ａ
ｅの接続状態から接点ａｂの接続に切換わったとき接点
ｂのレベルが図５（Ａ）に示す如くハンチングを生じた
場合、フリップフロップ３１のＱ１端子出力は図５
（Ｄ）に示す如くＨレベルのままであるため、比較回路
３２出力は図５（Ｂ）に示す如くなる。再トリガ形モノ
マルチ２４は図５（Ｂ）の信号の立上りでトリガされて
ハンチングが収束した後で立上る図５（Ｃ）に示す信号
を生成してフリップフロップ３１にクロックとして供給
する。このため、フリップフロップ３１は図５（Ｃ）の
信号の立上り時にＤ１端子入力をラッチして図５（Ｄ）
に示す如くハンチングのない信号を端子３３ａより出力
する。
ｅの接続状態から接点ａｂの接続に切換わったとき接点
ｂのレベルが図５（Ａ）に示す如くハンチングを生じた
場合、フリップフロップ３１のＱ１端子出力は図５
（Ｄ）に示す如くＨレベルのままであるため、比較回路
３２出力は図５（Ｂ）に示す如くなる。再トリガ形モノ
マルチ２４は図５（Ｂ）の信号の立上りでトリガされて
ハンチングが収束した後で立上る図５（Ｃ）に示す信号
を生成してフリップフロップ３１にクロックとして供給
する。このため、フリップフロップ３１は図５（Ｃ）の
信号の立上り時にＤ１端子入力をラッチして図５（Ｄ）
に示す如くハンチングのない信号を端子３３ａより出力
する。
【００１８】なお、トグルスイッチも図４とまったく同
様にして本発明回路でチャタリングを防止することがで
きる。
様にして本発明回路でチャタリングを防止することがで
きる。
【００１９】このように、スイッチ２０，３０出力とＤ
形フリップフロップ２１，３１出力とを比較して不一致
検出を行ない、再トリガ形単安定マルチバイブレータ２
４で上記不一致検出が安定したことを確認し、この不一
致検出が安定した時点でフリップフロップ２１，３１に
スイッチ２０，３０出力をラッチして端子２３，３３ａ
〜３３ｄより出力するため、スイッチ２０，３０出力の
チャタリングが抑制された後にこのスイッチ１出力がラ
ッチ回路２にラッチされて端子３より出力される。
形フリップフロップ２１，３１出力とを比較して不一致
検出を行ない、再トリガ形単安定マルチバイブレータ２
４で上記不一致検出が安定したことを確認し、この不一
致検出が安定した時点でフリップフロップ２１，３１に
スイッチ２０，３０出力をラッチして端子２３，３３ａ
〜３３ｄより出力するため、スイッチ２０，３０出力の
チャタリングが抑制された後にこのスイッチ１出力がラ
ッチ回路２にラッチされて端子３より出力される。
【００２０】
【発明の効果】上述の如く、本発明のチャタリング防止
回路によれば、ディップスイッチ，ロータリースイッチ
等の各種スイッチの切換え時のチャタリングを防止する
ことができ、実用上きわめて有用である。
回路によれば、ディップスイッチ，ロータリースイッチ
等の各種スイッチの切換え時のチャタリングを防止する
ことができ、実用上きわめて有用である。
【図１】本発明の原理図である。
【図２】本発明回路の一実施例の回路図である。
【図３】図２の信号タイミングチャートである。
【図４】本発明回路の他の実施例の回路図である。
【図５】図４の信号タイミングチャートである。
【図６】従来回路の一例の回路図である。
１，２０，３０ スイッチ ２ ラッチ回路 ４，３２ 比較回路 ５，２４ 単安定マルチバイブレータ ２１，３１ フリップフロップ ２２ イクスクルーシブオア回路
Claims (1)
- 【請求項１】 スイッチの切換え時に発生するチャタリ
ングを防止するチャタリング防止回路において、 上記スイッチの出力信号をラッチして出力するラッチ回
路と、 上記スイッチの出力信号とラッチ回路の出力信号とを比
較する比較回路と、 上記比較回路の出力信号が不一致を表わす所定レベルと
なったときトリガされる再トリガ形単安定マルチバイブ
レータとを有し、 上記マルチバイブレータがトリガにより準安定状態とな
った後、安定状態に復帰するときの出力信号のエッジで
上記ラッチ回路のラッチを行なうことを特徴とするチャ
タリング防止回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254783A JPH06104703A (ja) | 1992-09-24 | 1992-09-24 | チャタリング防止回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4254783A JPH06104703A (ja) | 1992-09-24 | 1992-09-24 | チャタリング防止回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06104703A true JPH06104703A (ja) | 1994-04-15 |
Family
ID=17269824
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4254783A Withdrawn JPH06104703A (ja) | 1992-09-24 | 1992-09-24 | チャタリング防止回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06104703A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973090A (en) * | 1997-10-31 | 1999-10-26 | Toagosei Co., Ltd. | Cold-setting coating composition |
-
1992
- 1992-09-24 JP JP4254783A patent/JPH06104703A/ja not_active Withdrawn
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5973090A (en) * | 1997-10-31 | 1999-10-26 | Toagosei Co., Ltd. | Cold-setting coating composition |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02172315A (ja) | 発振器 | |
| US5867051A (en) | Digital joystick interface circuit | |
| US4965465A (en) | Monostable multivibrator capable of generating a predetermined width of pulse without using a delay circuit | |
| US10191124B2 (en) | Sensor circuit | |
| US20170104472A1 (en) | Master-slave flip-flop | |
| US6822597B2 (en) | Comparator circuit for mapping an analog input signal into a digital output signal | |
| JPH0771003B2 (ja) | 冷蔵庫の制御装置 | |
| TWI701444B (zh) | 感測電路 | |
| CN115664391A (zh) | 触发器电路 | |
| JP4047518B2 (ja) | 入力回路 | |
| KR100235563B1 (ko) | 극성 검출기(A Polarity Detector) | |
| US3465174A (en) | Variable single-shot multivibrator | |
| US6194926B1 (en) | Operation timing controllable system | |
| JPH07130082A (ja) | ゼロクロス検出回路 | |
| JPH03505805A (ja) | 伝送線の上のスイツチの状態検出装置 | |
| JP3132611B2 (ja) | トリガ回路 | |
| JPH07120930B2 (ja) | 二値判定回路 | |
| SU1566312A1 (ru) | Устройство дл автоматического контрол сопротивлени изол ции электрических цепей | |
| EP0040275B1 (en) | Comparison circuit adaptable for utilization in a television receiver or the like | |
| JPH06132790A (ja) | エッジ検出回路 | |
| JPH018965Y2 (ja) | ||
| JPH079445B2 (ja) | 電圧判定回路 | |
| JPH06120812A (ja) | 半導体集積回路 | |
| JPH0611150B2 (ja) | 送信周波数切換装置 | |
| JPH05283994A (ja) | リセット回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991130 |