JPH0611736A - 液晶表示装置及びその製造方法 - Google Patents

液晶表示装置及びその製造方法

Info

Publication number
JPH0611736A
JPH0611736A JP16931592A JP16931592A JPH0611736A JP H0611736 A JPH0611736 A JP H0611736A JP 16931592 A JP16931592 A JP 16931592A JP 16931592 A JP16931592 A JP 16931592A JP H0611736 A JPH0611736 A JP H0611736A
Authority
JP
Japan
Prior art keywords
lower electrode
liquid crystal
forming
display device
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16931592A
Other languages
English (en)
Inventor
Kenichi Takahara
研一 高原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP16931592A priority Critical patent/JPH0611736A/ja
Publication of JPH0611736A publication Critical patent/JPH0611736A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)

Abstract

(57)【要約】 【構成】 金属−絶縁膜−金属からなる非線形能動素子
を含む液晶表示装置及びその製造方法において、下部電
極側面にエッチバック法或いはリフロー法によって下部
電極上面の酸化膜より厚く、且つ誘電率の小さい絶縁膜
の側壁(SW)を、前記下部電極側面に形成する。 【効果】 上部電極の断線防止と、MIM素子容量の低
減化を同時に可能にし、それによって液晶表示装置の大
容量化、高画質化及び高信頼性化を実現した。また、下
部電極テーパー部でのMIM素子の影響を低減する事に
よってMIM素子特性のばらつきを低減でき、表示の均
一性に優れた液晶表示装置を形成できる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、金属−絶縁膜−金属か
らなる非線形能動素子を有する、液晶表示装置及びその
製造方法に関する。
【0002】
【従来の技術】近年、画像表示装置として、CRT(C
athode Ray Tube)に代わり、フラット
パネルディスプレイなどの液晶表示装置に対する注目が
高まってきている。この液晶表示装置の素子としては、
3端子の薄膜トランジスタ(Thin Film Tr
ansister:TFT)や、2端子の薄膜ダイオ−
ド(Thin Film Diode:TFD)などが
考えられているが、製造工程の簡便さや、歩留まりの高
さなどからTFDに対する注目が高まっている。TFD
の一つである、金属−絶縁膜−金属(Metal−In
surater−Metal)からなる非線形能動素子
(MIM)に対する研究及び開発は以前から進められて
きた。図3に従来のMIM 素子の構造の素子断面図を
示す。301は透明絶縁基板、302は下部電極、30
3は下部電極302の酸化膜である絶縁膜、304は上
部電極、305は画素電極である。また、このようなM
IM素子を用いた液晶表示装置の等価回路図を、図4に
示す。401はセグメント電極、402はMIM素子の
容量CMIM、403はMIM素子の非線形抵抗RMIM、4
04は液晶層の容量CLC、405は液晶層の抵抗RLC、
406はコモン電極である。 また、近年の液晶ディス
プレー等の発達にともなって、非線形能動素子にも様々
な改良が成されている。例えば、特開昭60−2466
86では次のような構造及び製造方法が提案されてい
る。この構造を図5に示す製造工程ごとの素子断面図
で、簡単に説明する。まず、透明絶縁基板501上に金
属薄膜502を形成し、前記金属薄膜502表面を酸化
して酸化膜503を形成し、図5(a)とする。その後
絶縁膜504を形成、パターニングし、これをマスクと
して前記酸化膜503と前記金属薄膜502をパターニ
ングし、更に前記金属薄膜502を酸化して、前記金属
酸化膜502側面に、酸化膜505を形成する。この状
態が図5(b)である。次いで、前記絶縁膜504を除
去し、上部電極506を形成、パターニングして図5
(c)となし、MIM素子が完成する。
【0003】
【発明が解決しようとする課題】しかしながら、液晶デ
ィスプレイの発達にともなって、MIM素子にも大容量
化及び高画質化が望まれている状況において、前述の従
来の技術に示したようなMIM素子では、その要求を満
たすことは困難になってきた。例えば、前述の図3に示
した従来の技術に於ける構造では、下部電極には上部電
極の断線を考慮してテーパーが設けられているが、この
ためMIM素子面積は下部電極上面と同電極テーパー部
で規定され、MIM素子容量が大きくなってしまう。図
4に示されている通り、印加される外部電圧はMIMの
容量CMINと液晶の容量CLCとの容量の比により分割さ
れる。ここで、CMINが大きいとMIMにかかる電圧が
小さくなり、従って外部電圧が有効にMIMに印加され
ないことが分かる。すなはち、MIM素子の容量が大き
いということは、液晶表示装置の大容量化にとって大き
な障害となっているわけである。また、MIM素子の容
量が大きいとクロストークの原因にもなり、液晶表示装
置の高画質化も困難になる。従って、図3に示すような
構造では、大容量化やクロストークの低減が難しい。ま
た、下部電極と上部電極との重なり部分が合わせズレな
どでばらつくため、前述のMIMの容量及び実効的なM
IM面積がばらつき、それによってMIM素子特性のば
らつきが大きくなるため、従来のMIM素子の構造では
表示の均一性を高めることが困難である。
【0004】一方、図5に示されたMIM素子の構造で
は、下部電極テーパー部での酸化膜を厚くして、MIM
素子容量の低減を図っているが、上部電極の断線を考慮
するとやはり下部電極のテーパー角を略垂直とすること
は出来ず、また前記テーパー部の酸化膜は、素子と同じ
材料の酸化膜であるため、テーパー部での容量を大幅に
低減することは困難である。。また、微細化を考えた場
合、配線抵抗も考慮して下部電極の高アスペクト比が必
要になるが、図3及び図5に示された様な前述の従来の
技術では、テーパー部でのMIM素子面積が更に大きく
なってしまう。その場合、下部電極テーパー部の角度の
制御が難しく、図3に示した従来の技術は勿論、図5に
示したMIM素子構造に於いても、素子容量低減の効果
は小さくなってしまう。また、テーパーの加工精度のば
らつきによりMIM素子面積およびMIM素子容量がば
らつくため、MIM素子特性のばらつきも大きくなり、
これを用いた液晶表示装置の表示の均一性を得ることは
困難である。
【0005】本発明はこの様な従来の技術の問題点を解
決するもので、その目的とするところは、容量が小さく
且つばらつきの小さい非線形能動素子を有する、大容量
化、高画質化が可能で表示均一性の良い、液晶表示装置
及びその製造方法を提供することにある。
【0006】
【課題を解決するための手段】本発明は、金属−絶縁膜
−金属(MIM)からなる非線形能動素子を有する液晶
表示装置及びその製造方法において、下部電極のテーパ
ー角が略垂直で、また下部電極側面の絶縁膜が下部電極
上面の酸化膜より厚く、且つ誘電率も小さいことを特徴
とする。また、前記下部電極側面の絶縁膜は、気相成長
法により形成された後、エッチバック法に依って形成さ
れていることを特徴とする。或いは、下部電極側面の絶
縁膜は、リフロー法を用いた不純物を含む絶縁膜により
形成されていることを特徴とする。
【0007】
【作用】本発明の液晶表示装置の構造に依れば、金属−
絶縁膜−金属からなる非線形能動素子は、下部電極のテ
ーパー角を略垂直とし、前記下部電極側面に、前記下部
電極上面の酸化膜よりも厚く且つ比誘電率の小さい絶縁
膜によって形成された側壁を有することによって、下部
電極テーパー部でのMIM素子容量を大幅に低減するこ
とが出来、従って液晶表示装置の大容量化が可能にな
る。また、当該テーパーの加工精度のばらつきによるM
IM素子特性およびMIM素子容量のばらつきを押さえ
ることが出来る。さらに、アライメントズレが起こって
もMIM素子面積は下部電極上面の面積で規定されるた
め、素子特性のばらつきが殆ど無く、表示均一性に優れ
た液晶表示装置を形成することが可能になる。しかも下
部電極側面の即壁によって、上部電極の断線をなくすこ
とが出来、信頼性の高いMIM素子及び液晶表示装置を
形成することが可能になる。
【0008】
【実施例】
(実施例1)本発明の液晶表示装置の実施例の一例を、
図1に示した製造工程毎の素子断面図に依って詳しく説
明してゆく。まず図1(a)に示すように、透明絶縁基
板101上に金属薄膜を1000Å〜10000Å程度
の厚さで形成し、パターニングを行ってMIM素子の下
部電極102となした後、絶縁薄膜103を2000Å
〜10000Å程度の厚さで積層する。前記透明絶縁基
板101には石英基板やアルカリガラスなどが用いられ
る。また、前記下部電極102には、タンタルやアルミ
ニウム等がスパッタ法や蒸着法等により形成される。本
実施例においては、タンタル薄膜をスパッタ法により約
5000Å程度堆積した後、テーパーが略垂直となるよ
うにエッチングを行い、下部電極102とした。また、
前記絶縁薄膜103には二酸化硅素膜や窒化硅素膜等
が、常圧CVD法、減圧CVD法、プラズマCVD法、
ECRプラズマCVD法、スパッタ法などにより形成さ
れ、用いられる。本実施例においては、二酸化硅素膜を
常圧気相成長法において約5000Å程度積層した絶縁
膜を使用した。その後、エッチバック法を用いて、前記
絶縁膜103のエッチングを行い、前記下部電極102
側面に図1(b)に示すような側壁(サイドウォール)
104を形成した後、前記下部電極102の酸化膜10
5を500Å〜2000Å程度の厚さで形成する。前記
エッチバック法に用いられるガスとしては、CHF3や
C2H6或いは、ヘリウムや酸素等が単体或いは混合さ
れ用いられる。また、本実施例では、前記酸化膜105
の形成に陽極酸化法を用い、約600Å程度の酸化タン
タルを形成したが、この他に熱酸化法やプラズマ酸化法
等を用いることが出来る。その後、図1(c)に示すよ
うに、金属薄膜を積層し、所望の形状にパターニングし
て上部電極106となし、ついで画素電極107を積
層、パターニングして金属−絶縁膜−金属からなる非線
形能動素子を有する液晶表示装置が完成する。前記上部
電極106としては、タンタルやクロミウム或いはアル
ミニウム等の金属が用いられる。本実施例において下部
電極の側壁に用いた二酸化硅素膜は、その比誘電率が
3.5程度であり、酸化タンタルの比誘電率28に比べ
て非常に小さくなっているのに加えて、下部電極のテー
パーを0度にする事によって、下部電極側面の絶縁膜の
膜厚も厚くする事ができるため、MIM素子の容量を非
常に小さくすることが出来る。しかも、前記側壁によっ
て上部電極の断線を防ぐことが出来る。更に、前記下部
電極の膜厚を、厚くする事によって配線抵抗を低減させ
る事ができると共に、前記下部電極側面の絶縁膜の膜厚
を更に厚くする事もできる。
【0009】(実施例2)本発明の液晶表示装置の実施
例の別の一例を、図2に示した製造工程毎の素子断面図
に依って詳しく説明してゆく。まず図2(a)に示すよ
うに、透明絶縁基板201上に下部電極となる金属薄膜
202と不純物を含む絶縁薄膜203を順次積層し、前
記絶縁薄膜203と前記下部電極となる金属薄膜202
とを一括でパターニングする。前記下部電極となる金属
薄膜202は、前記実施例1で示したのと同様の方法に
より形成された同様の金属薄膜が用いられる。また、前
記不純物を含む絶縁薄膜203には、スピンオングラス
(SOG)やボロンリンシリケートガラス(BPSG)
等が用いられる。前記下部電極となる金属薄膜の厚さは
前記実施例1に示したのと同様の膜厚で形成される。ま
た、前記不純物を含む絶縁膜203は3000Å〜10
000Å程度の膜厚で形成されるが、本実施例では50
00Å程度の膜厚で形成した。ついで熱処理を行い、前
記不純物を含む絶縁膜203をリフローさせた後、前記
下部電極202上面に開孔部204を形成し、前記下部
電極202の酸化膜205を形成して、図2(b)とな
す。前記下部電極の酸化膜205の形成方法としては、
前記実施例1で示したのと同様の方法がある。その後、
金属薄膜を積層パターニングして、上部電極206を形
成し、画素電極207を積層パターニングして、図2
(c)となし、金属−絶縁膜−金属からなる能動素子を
有する液晶表示装置が完成する。本実施例において不純
物を含む絶縁膜としてスピンオングラスを用い、これを
リフローさせたところ、この側壁のテーパー角が約45
〜60°程度になり、これに依ってMIM素子の容量の
低減と、上部電極の断線低減をはかることが出来た。
【0010】
【発明の効果】本発明の液晶表示装置の構造及びその製
造方法に依れば、以下の数多くの効果が得られる。
【0011】1).下部電極のテーパーを略垂直とし、
下部電極側面に即壁を設けることによって、MIM素子
の容量を低減することが出来、かつ上部電極の断線を低
減することが出来る。
【0012】2).下部電極側面の絶縁膜の比誘電率
を、下部電極上面の絶縁膜の比誘電率よりも小さくする
ことに依って、MIM素子の容量のさらなる低減がはか
れる。
【0013】3).従来のMIM素子に比べて、MIM
素子の容量を低減することが出来るため、それによって
液晶表示装置の大容量化がはかれる。
【0014】4).MIM素子の容量を低減することに
依って、クロストークを低減することが出来る。
【0015】5).実効的なMIM素子は、下部電極上
面の面積或いは、下部電極上面の開孔部の面積に依って
決定されるため、下部電極のテーパーの加工精度に依ら
ず、均一なMIM素子が形成できる。
【0016】以上述べたように、本発明の液晶表示装置
の構造及び製造方法に依れば、微細化が可能で、低消費
電力化、高信頼性化が可能なMIM素子からなる液晶表
示装置が形成できる。
【図面の簡単な説明】
【図1】本発明の実施例1に示した液晶表示装置の製造
工程ごとの素子断面図。
【図2】本発明の実施例2に示した液晶表示装置の製造
工程ごとの素子断面図。
【図3】従来の技術における液晶表示装置の素子断面
図。
【図4】MIM素子を用いた液晶表示装置の等価回路
図。
【図5】従来の技術における液晶表示装置の製造工程ご
との素子断面図。
【符号の説明】
101,202,301,501・・・透明絶縁基板 102,202,302,502・・・下部電極 103,504・・・絶縁膜 203・・・不純物を含む絶縁膜 104・・・エッチバック法により形成された側壁 105,204,303,503,505・・・下部電
極の酸化膜 106,206,304,506・・・上部電極 107,207,305・・・画素電極 401・・・セグメント電極 402・・・MIM素子の容量 403・・・MIM素子の抵抗 404・・・液晶層の容量 405・・・液晶層の抵抗 406・・・コモン電極

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 金属−絶縁膜−金属からなる非線形能動
    素子を有する、液晶表示装置において、下部電極のテー
    パー角が略垂直で、且つ下部金属電極側面に、その平均
    膜厚が同電極上面の酸化膜の膜厚より厚い絶縁膜を有す
    る事を特徴とする液晶表示装置。
  2. 【請求項2】 前記請求項1に記載の液晶表示装置にお
    いて、前記下部電極側面の絶縁膜の比誘電率が、前記下
    部電極上面の絶縁膜の比誘電率よりも小さいことを特徴
    とする液晶表示装置。
  3. 【請求項3】 下部電極を形成する工程と、絶縁膜を形
    成する工程と、上部電極を形成する工程と、画素電極を
    形成する工程とを含む、金属−絶縁膜−金属からなる非
    線形能動素子を有する、アクティブマトリクス型液晶表
    示装置の製造方法において、下部電極形成後全面に絶縁
    膜を形成する工程と、前記絶縁膜をエッチバックする工
    程と、前記下部電極の酸化膜を形成する工程と、上部電
    極を形成する工程と、画素電極を形成する工程とを含む
    ことを特徴とする液晶表示装置の製造方法。
  4. 【請求項4】 下部電極を形成する工程と、絶縁膜を形
    成する工程と、上部電極を形成する工程と、画素電極を
    形成する工程とを含む、金属−絶縁膜−金属からなる非
    線形能動素子を有する、アクティブマトリクス型液晶表
    示装置の製造方法において、下部電極となる金属薄膜を
    形成する工程と、前記金属薄膜上に不純物を含む絶縁膜
    を積層する工程と、前記不純物を含む絶縁膜と前記金属
    薄膜を一括してパターニングする工程と、熱処理を行い
    前記不純物を含む絶縁膜をリフローさせる工程と、前記
    金属薄膜上面に開口部を形成する工程と、前記下部電極
    の酸化膜を形成する工程と、上部電極を形成する工程
    と、画素電極を形成する工程とを含むことを特徴とする
    液晶表示装置の製造方法。
JP16931592A 1992-06-26 1992-06-26 液晶表示装置及びその製造方法 Pending JPH0611736A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16931592A JPH0611736A (ja) 1992-06-26 1992-06-26 液晶表示装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16931592A JPH0611736A (ja) 1992-06-26 1992-06-26 液晶表示装置及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0611736A true JPH0611736A (ja) 1994-01-21

Family

ID=15884262

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16931592A Pending JPH0611736A (ja) 1992-06-26 1992-06-26 液晶表示装置及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0611736A (ja)

Similar Documents

Publication Publication Date Title
US7687809B2 (en) Method for producing a semiconductor integrated circuit including a thin film transistor and a capacitor
US6081308A (en) Method for manufacturing liquid crystal display
JP4272272B2 (ja) 配線用組成物、この組成物を用いた金属配線およびその製造方法、この配線を用いた表示装置およびその製造方法
US5060036A (en) Thin film transistor of active matrix liquid crystal display
JPH1195261A (ja) 液晶表示装置およびその作製方法
JPS6272168A (ja) マトリクス液晶表示装置用のn↑+非晶質シリコン薄膜電界効果トランジスタ
US5831692A (en) Stacked capacitor structures for liquid crystal displays and related methods
JP3309509B2 (ja) 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法
JPH08248442A (ja) 液晶表示装置
JPH06160902A (ja) 液晶表示装置
US7554207B2 (en) Method of forming a lamination film pattern and improved lamination film pattern
JPH08255875A (ja) 半導体集積回路の作製方法
US5068699A (en) Thin film transistor for a plate display
JPH06167722A (ja) アクティブマトリクス基板及びその製造方法
JPH063703A (ja) 非線形能動素子及びその製造方法
JPH0611736A (ja) 液晶表示装置及びその製造方法
JP2617950B2 (ja) 液晶表示装置の製造方法
JPH0244769A (ja) 薄膜トランジスタ
JP3291069B2 (ja) 半導体装置とその作製方法
JP2573558B2 (ja) 半導体装置およびその製造方法
JPH0697197A (ja) 薄膜トランジスタおよびその製造方法
KR0124385Y1 (ko) 다결정 실리콘 박막 트랜지스터 액정표시소자
JP3537938B2 (ja) アクティブマトリクス表示装置の作製方法
JPH04240824A (ja) 液晶表示装置用アレイ基板
KR100476049B1 (ko) 액정표시소자의 스토리지 커패시터 제조방법