JPH0612775B2

JPH0612775B2 - 半導体装置の製造方法

Info

Publication number: JPH0612775B2
Application number: JP59273409A
Authority: JP
Inventors: 章彦古川
Original assignee: Tokyo Shibaura Electric Co Ltd
Current assignee: Toshiba Corp
Priority date: 1984-12-26
Filing date: 1984-12-26
Publication date: 1994-02-16
Anticipated expiration: 2009-02-16
Also published as: JPS61154040A

Description

【発明の詳細な説明】［発明の技術分野］本発明は、特に半導体基板上の絶縁体層および電極配線
の形成方法を改良した、半導体装置の製造方法に関する
ものである。

［発明の技術的背景とその問題点］従来、多くの半導体装置において、暗電流（リーク電
流）が装置の特性を劣化させる一因となっている。たと
えばダイナミックＲＡＭ等のメモリ−装置においては、
暗電流が生じるとその暗電流の発生量の増大とともに信
号の保持時間が短くなる。また、ＣＣＤ、ＢＢＤ等の電
荷転送装置では、暗電流によってダイナミックレンジが
低下し、さらにＩ^２Ｌ、ＥＣＬ等のバイポーラＬＳＩ装
置の場合は、電流増幅率が低下し、ＳＮ比が劣化する。

このような暗電流の主な発生源の一つは、半導体基板中
の各種の欠陥であり、他の一つは表面準位である。この
表面準位は、半導体基板またはこの基板に形成された電
気的活性領域と、これらの上に積層された絶縁体膜との
界面に生じるもので、この界面に存在するダンブリング
ボンド等によって引き起こされることが知られている。

以下、第２図を参照して、上記２種類の暗電流の発生源
を除去しようとする工程を含めて、従来の半導体装置の
製造方法をダイナミックＲＡＭを例にして説明する。ま
ず、第２図（Ａ）のようにｐ型の半導体基板31の主表面
に、素子分離用のフイールド酸化膜32を形成する。次い
で、第１ゲート酸化膜33を介して第１層ゲート電極34
を、また、第２ゲート酸化膜35を介してワードラインと
なる第２層ゲート電極36を、それぞれ形成する。そして
半導体基板31の主表面部にビットラインとなるｎ^＋型不
純物領域37を形成する。こうして半導体基板31の主表面
には、ｐ−ｎ接合38等の電気的活性領域が形成される。

この後、第２図（Ｂ）のように、半導体基板31の主表面
に、ＳｉＯ_２膜39を形成する。そして、このＳｉＯ_２膜
39の表面および半導体基板31の裏面の両面からリンゲッ
ターを行なう。このリンゲッター処理を行なうことによ
って、暗電流の発生源の一つである半導体基板31内の欠
陥は、重金属がゲッターされるため不活性化される。そ
の後、電極取り出し用の開孔40を設け、アルミニウムの
蒸着膜41を形成する。

そして第２図（Ｃ）のように、このアルミニウムの蒸着
膜41の不要な除去部分42をエッチングして、すなわちパ
ターニングを施して電極配線43とする。次いで、水素
（Ｈ_２）や窒素（Ｎ_２）等の非酸化性雰囲気下で熱処理
を行なう。この熱処理工程におけるアニール効果によ
り、半導体基板31または電気的活性領域（ｎ^＋領域37、
ｐ−ｎ接合38等）と、絶縁体膜（ゲート酸化膜33，35お
よびＳｉＯ_２膜39）との界面に存在する表面電位は、あ
る程度減少する。

その後、第２図（Ｄ）のように、ＰＳＧ等を用いてパッ
シベーション膜44を形成して半導体装置が完成される。

このような製造過程において、暗電流の発生源の一つで
ある半導体基板31内の欠陥は、上記リンゲッター処理を
行なうことによって、ほぼ完全に不活性化される。

しかし、暗電流が発生源するもう一つの原因である表面
準位は、充分に減少しない。すなわち、このような熱処
理方法では、半導体基板31またはこの半導体基板に形成
された電気的活性領域（ｎ^＋領域37、ｐ−ｎ接合38等）
と、絶縁体膜（ゲート酸化膜33，35およびＳｉＯ_２膜3
9）とが接する面に生じる表面準位は充分に減少しない
ので、製造される半導体装置において生じる暗電流値
も、充分小さくすることはできない。

［発明の目的］したがって本発明の目的は、上記表面準位を著しく減少
させることにより、暗電流の発生量が大幅に低減された
半導体装置の製造方法を提供することである。

［発明の概要］すなわち、本発明に係る半導体装置の製造方法において
は、電気的活性領域を有する半導体基板の主表面に、絶
縁体膜を介して、水素を含有する絶縁性の膜を形成し、
次いで、この上に電極配線用の金属膜を形成する。そし
て、この金属膜に電極配線形成のためのパターニングを
施す前、すなわち、この金属膜が孔のない完全な一枚の
膜である状態で、非酸化性雰囲気下において熱処理を行
なう。この熱処理によって、上記水素を含有する絶縁性
の膜中から水素が発生するが、この水素は、上記金属膜
に遮られているため雰囲気中へは漏出せず、この金属膜
の下に充満して、非常に高いアニール効果をもたらし、
表面準位を飛躍的に低減させる。

［発明の実施例］以下、図面を参照して本発明に係る半導体装置の製造方
法の一実施例を説明する。ここでは、ダイナミックＲＡ
Ｍの製造方法を例に挙げて説明するが、この製造方法
は、ＭＯＳ型、パイボーラ型を問わず、全ての半導体装
置を製造する際に実施することができる。

まず第１図（Ａ）のように、ｐ型の半導体基板11の主表
面に、素子分離用のフイールド酸化膜12，13を形成し、
その後、第１ゲート酸化膜14を介して多結晶シリコンか
ら成る第１層ゲート電極15を形成する。そして、第２ゲ
ート酸化膜16を介して、第２ゲート層電極17を形成す
る。この第２ゲート電極17は、第１および第２ゲート酸
化膜14，16から続く酸化膜18によって、第１ゲート層電
極15と分離されているが、この酸化膜18を介して第１ゲ
ート層電極15と一部重なっている。また、この第２ゲー
ト層電極16は、ワードラインとして使用されるものであ
り、これは多結晶シリコンによって形成される。その
後、フイールド酸化膜13と第２ゲート酸化膜16との間の
半導体基板11の主表面に、ビットラインとなるｎ^＋不純
物領域19を形成して、半導体基板11の主表面にｐ−ｎ接
合20等の電気的活性領域が形成されるようにする。

次いで、第１図（Ｂ）のように、半導体基板11の主表面
にＣＶＤ法によりＳｉＯ_２膜21を形成する。次に、この
ＳｉＯ_２膜21の表面および半導体基板11の裏面の両面か
らリンゲッターを行なう。

ここで以下の説明において、ゲート酸化膜14，16および
これに続く酸化膜18、そしてＳｉＯ_２膜21を、連続した
一体の絶縁体膜22と称することにする。

この絶縁体膜22の上に、第１図（Ｃ）に示すように、水
素を含有する絶縁性の膜23を形成する。この水素を含有
する絶縁性の膜23は、具体的にはたとえばプラズマ窒化
シリコンによって形成することができる。一般に知られ
ているように、窒化シリコン（Ｓｉ_３Ｎ_４）膜は、通常
シラン（ＳＨ_４）とアンモニア（ＮＨ_３）から生成され
る。そしてその形成方法には、熱反応によるもの（反応
温度約７００℃）と、プラズマ励起反応を利用したも
の（反応温度約３００℃）があるが、ここでは後者の
反応方法によるプラズマ窒化シリコン膜が適している。
それは、どちらの反応方法においても反応生成物は窒化
シリコン（Ｓｉ_３Ｎ_４）と水素（Ｈ_２）であるが、プラ
ズマ励起反応では、この水素が窒化シリコン膜の中に残
存するのに対して、熱反応の場合は、反応が高温で行な
われるので、発生した水素の大部分は反応雰囲気中へ気
化し、窒化シリコン膜内にはほとんど残存しないからで
ある。

このような水素を含有する絶縁性の膜23を形成した後、
第１図（Ｄ）のように、電極取り出し用の開孔24を設け
る。

その後、第１図（Ｅ）のように、水素を含有する絶縁性
の膜23の上に、アルミニウム等の金属材料を堆積して、
電極配線形成用の金属膜25を形成する。

そして、この状態で第１図（Ｆ）のように窒素（Ｎ_２）
等の非酸化性雰囲気下で、熱処理を行なう。この熱処理
時の温度は、たとえば４００〜５００℃に設定する。ま
た非酸化性ガスとしては、水素や、窒素と水素の混合ガ
スも用いることができる。

この熱処理によって、水素を含有する絶縁性の膜23の中
から、過飽和な水素が発生する。一般に水素は、金属膜
を透過しにくいが、ＳｉＯ_２等の酸化物体の中へは容易
に拡散することができる。この第１図（Ｆ）の場合、金
属膜25は、パターニングが施されていないので、従来例
として第２図（Ｃ）に示したような除去部分42をもたな
い、半導体基板11全体を完全に覆う膜である。したがっ
て、この熱処理中に発生した水素は、雰囲気中へほとん
ど漏れ出ることはなく、シリコン酸化物から成る絶縁体
膜22の中に拡散していく。そして、この水素は、ｎ^＋領
域37やｐ−ｎ接合38等の電気的活性領域を有する半導体
基板11と、絶縁体膜22との界面付近に充填して、この界
面に存在するダンプリングボンドを埋め、この界面の表
面準位を大きく減少させる。このように、水素を含有す
る絶縁性の膜23とこれを完全に覆う金属膜25とを形成し
た段階で熱処理を行なうことによって、従来よりも非常
に高いアニール効果を得ることができるのである。

この後、第１図（Ｇ）に示すように、金属膜25をパター
ニングして電極配線26を形成し、第１図（Ｈ）のよう
に、この電極配線26の上にＰＳＧやプラズマ窒化シリコ
ン等を堆積してパッシベーション膜27を形成する。この
後、さらに外囲器（図示せず）との配線を行なうための
パッド部（図示せず）を開口することにより、半導体装
置が製造される。

このような方法にしたがって製造された半導体装置の暗
電流値は、従来の半導体装置の１／５〜１／１０に改善
され、アニール効果の向上が認められる。

なお上記金属膜は、アルミニウムの他にも、アルミニウ
ム合金（アルミニウム−シリコン、アルミニウム−銅、
アルミニウム−シリコン−銅等）や、高融点金属
（モリブデン、タングステン等）、あるいは金属硅化物
（モリブデンシリサイド、タングステンシリサイド、タ
ンタルシリサイド等）によって形成することができ
る。

また、非酸化性雰囲気下での熱処理時の温度も、４００
〜５００℃に限定されるものではなく、使用される金属
膜の材質に応じてさらに高温にしてもよい。

［発明の効果］以上のように、本発明に係る半導体装置の製造方法にお
いては、電気的活性領域を有する半導体基板の主表面
に、絶縁体膜を介して、水素を含有する絶縁性の膜を形
成し、これを金属膜で覆った状態で熱処理を行なうの
で、アニール効果が向上し、表面準位は著しく減少す
る。その結果、暗電流の発生量が大幅に低減化された半
導体装置を製造することができる。

【図面の簡単な説明】

第１図は本発明に係る半導体装置の製造方法の一実施例
を説明するための工程模式断面図、第２図は従来の半導
体装置の製造方法を説明する工程模式断面図である。 11……半導体基板、22……絶縁体膜、23……水素を含有
する絶縁性の膜、25……金属膜、26……電極配線。

Claims

【特許請求の範囲】

【請求項１】半導体基板の主表面に電気的活性領域を選
択的に形成する工程と、上記電気的活性領域を有した半導体基板の主表面に絶縁
体膜を形成する工程と、上記絶縁体膜の上に、水素を含有する絶縁性の膜を形成
する工程と、上記水素を含有する絶縁性の膜の上に金属膜を形成する
工程と、非酸化性雰囲気中で熱処理を施す工程と、上記金属膜をパターニングして電極配線を形成する工程
とを具備したことを特徴とする半導体装置の製造方法。
【請求項２】上記水素を含有する絶縁性の膜はプラズマ
窒化シリコン膜である特許請求の範囲第１項記載の半導
体装置の製造方法。
【請求項３】上記金属膜は、アルミニウム、アルミニウ
ム合金、モリブデン、タングステン、金属硅化物等の上
記熱処理によって融解しない材料で形成された特許請求
の範囲第１項記載の半導体装置の製造方法。
【請求項４】上記熱処理は水素または窒素または水素と
窒素の混合ガス等の非酸化性ガス雰囲気中で行なう特許
請求の範囲第１項記載の半導体装置の製造方法。
【請求項５】上記熱処理時の温度は４００℃乃至５００
℃である特許請求の範囲第１項記載の半導体装置の製造
方法。