JPH0728033B2 - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0728033B2 JPH0728033B2 JP1269294A JP26929489A JPH0728033B2 JP H0728033 B2 JPH0728033 B2 JP H0728033B2 JP 1269294 A JP1269294 A JP 1269294A JP 26929489 A JP26929489 A JP 26929489A JP H0728033 B2 JPH0728033 B2 JP H0728033B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- forming
- gate electrode
- substrate
- sio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、Si基板上にSiO2膜が形成される半導体素子の
Si-SiO2界面準位密度を低減させるための製造方法に関
する。
Si-SiO2界面準位密度を低減させるための製造方法に関
する。
（ロ）従来の技術 Si基板上にSiO2膜を介してゲート電極が形成されるMOS
型半導体素子に於いては、Si-SiO2界面の界面準位がキ
ャリアの発生、再結合を招いてチャネル電流にゆらぎを
生じさせる。このため界面準位密度は、半導体装置の特
性に大きな影響を与えることになる。この界面準位密度
は、Si基板の結晶面方位依存性を有すると共に、SiO2膜
の形成方法や、その後の熱処理に依っても大きく変動す
るもので、CCD固体撮像素子の暗電流対策やダイナミッ
ク型の記憶素子のリフレッシュタイムの改善等を考慮す
るときに重要視される。
型半導体素子に於いては、Si-SiO2界面の界面準位がキ
ャリアの発生、再結合を招いてチャネル電流にゆらぎを
生じさせる。このため界面準位密度は、半導体装置の特
性に大きな影響を与えることになる。この界面準位密度
は、Si基板の結晶面方位依存性を有すると共に、SiO2膜
の形成方法や、その後の熱処理に依っても大きく変動す
るもので、CCD固体撮像素子の暗電流対策やダイナミッ
ク型の記憶素子のリフレッシュタイムの改善等を考慮す
るときに重要視される。
第２図は、CCD固体撮像素子の一部を示す断面図であ
る。Si基板（１）上には、SiO2層（２）を介して２層構
造のPoly-Si電極（３）が形成され、さらにSiO2層
（２）で覆われる。そして、SiO2層（２）の所定の位置
にコンタクトホール（４）（５）を設け、このコンタク
トホール（４）（５）を介してSi基板（１）やPoly-Si
電極（３）にAl配線（６）（７）が形成される。このよ
うなCCD固体撮像素子は、Al配線（６）（７）を形成し
た後に水素を含むガス中、例えばH2とN2の混合ガス中で
400℃程度の加熱処理を行って水素原子を図中破線で示
す如くSiO2層（２）、Al配線（６）を通してSi基板
（１）表面に供給することに依り界面準位密度の低減が
図られる。即ち、界面準位密度は、Si基板（１）表面の
Siの不飽和結合に起因するもので、この不飽和結合を水
素原子で補うことに依って界面準位密度の低減を図るこ
とができる。
る。Si基板（１）上には、SiO2層（２）を介して２層構
造のPoly-Si電極（３）が形成され、さらにSiO2層
（２）で覆われる。そして、SiO2層（２）の所定の位置
にコンタクトホール（４）（５）を設け、このコンタク
トホール（４）（５）を介してSi基板（１）やPoly-Si
電極（３）にAl配線（６）（７）が形成される。このよ
うなCCD固体撮像素子は、Al配線（６）（７）を形成し
た後に水素を含むガス中、例えばH2とN2の混合ガス中で
400℃程度の加熱処理を行って水素原子を図中破線で示
す如くSiO2層（２）、Al配線（６）を通してSi基板
（１）表面に供給することに依り界面準位密度の低減が
図られる。即ち、界面準位密度は、Si基板（１）表面の
Siの不飽和結合に起因するもので、この不飽和結合を水
素原子で補うことに依って界面準位密度の低減を図るこ
とができる。
（ハ）発明が解決しようとする課題 しかしながら、H2とN2の混合ガス中で素子を加熱処理し
ても、SiO2層（２）やAl配線（６）の厚さに依っては十
分に水素原子を取込むことができず、界面準位密度をあ
まり低減させることできない。さらには、加熱処理に長
時間を要することになるため、スループットが低下し、
量産性に不適である。
ても、SiO2層（２）やAl配線（６）の厚さに依っては十
分に水素原子を取込むことができず、界面準位密度をあ
まり低減させることできない。さらには、加熱処理に長
時間を要することになるため、スループットが低下し、
量産性に不適である。
そこで本発明は、水素或いはそれに変わるハロゲン族元
素をシリコン基板表面に有効に供給することのできる製
造方法を提供することを目的とする。
素をシリコン基板表面に有効に供給することのできる製
造方法を提供することを目的とする。
（ニ）課題を解決するための手段 本発明は上述の課題を解決するためのもので、シリコン
基板上に酸化シリコン層を介してゲート電極を形成する
工程、このゲート電極を酸化シリコン層で覆った後に上
記シリコン基板或いは上記ゲート電極に接続するアルミ
ニウム配線を形成する工程、上記ゲート電極及び上記ア
ルミニウム配線を覆って水素を含む絶縁膜を形成する工
程、この絶縁膜上にアルミニウム層を形成する工程、水
素ガスを含む雰囲気中で数時間加熱して上記シリコン基
板表面に水素を供給する工程、上記アルミニウム層を選
択的に除去する工程、を含むことを特徴とするものであ
る。
基板上に酸化シリコン層を介してゲート電極を形成する
工程、このゲート電極を酸化シリコン層で覆った後に上
記シリコン基板或いは上記ゲート電極に接続するアルミ
ニウム配線を形成する工程、上記ゲート電極及び上記ア
ルミニウム配線を覆って水素を含む絶縁膜を形成する工
程、この絶縁膜上にアルミニウム層を形成する工程、水
素ガスを含む雰囲気中で数時間加熱して上記シリコン基
板表面に水素を供給する工程、上記アルミニウム層を選
択的に除去する工程、を含むことを特徴とするものであ
る。
（ホ）作用 本発明に依れば、水素を含む絶縁膜上にアルミニウム層
を形成した後、水素を含む雰囲気中で加熱処理すること
で、絶縁膜中の水素原子がシリコン基板表面に供給され
ると共に、アルミニウム層表面で水素分子(H2)から水素
原子（2H）への分解が促進され、その水素原子がアルミ
ニウム層を通してシリコン基板表面に供給される。
を形成した後、水素を含む雰囲気中で加熱処理すること
で、絶縁膜中の水素原子がシリコン基板表面に供給され
ると共に、アルミニウム層表面で水素分子(H2)から水素
原子（2H）への分解が促進され、その水素原子がアルミ
ニウム層を通してシリコン基板表面に供給される。
また、水素に換えて弗素、塩素等のハロゲン族を用いた
場合でも同様の動作に依ってハロゲン族原子がシリコン
基板表面に供給される。
場合でも同様の動作に依ってハロゲン族原子がシリコン
基板表面に供給される。
（ヘ）実施例 本発明の実施例を図面に従って説明する。
第１図は本発明製造工程を示す工程順断面図であり、第
２図と同一の部分を示している。
２図と同一の部分を示している。
先ず、第１図（ａ）に示すようにSi基板（１）上にSiO2
層（２）を介して２層構造のPoly-Si電極（３）を形成
し、さらにSiO2層（２）を介してAl配線（６）（７）を
形成する。
層（２）を介して２層構造のPoly-Si電極（３）を形成
し、さらにSiO2層（２）を介してAl配線（６）（７）を
形成する。
そして、第１図（ｂ）に示すように、Al配線（６）
（７）を覆うようにしてSiO2層（２）上に、水素原子
（Ｈ）を含むSi3N4層（10）を形成する。このSi3N4層
（10）の形成は、例えばプラズマCVD法に依り１μｍ程
度の層厚に形成する。
（７）を覆うようにしてSiO2層（２）上に、水素原子
（Ｈ）を含むSi3N4層（10）を形成する。このSi3N4層
（10）の形成は、例えばプラズマCVD法に依り１μｍ程
度の層厚に形成する。
続いて、第１図（ｃ）に示すようにSi3N4層（10）上にA
l層（11）を形成する。通常、ゲート電極（３）やSi基
板（１）に接続されるAl配線（６）（７）は、Siを微量
に含んだAlが用いられるが、ここで形成するAl層（11）
はSi,Cu等の不純物を含まないAlが好ましい。即ち、Al
層（11）がSi等の不純物を含んでいる場合、後述する加
熱処理の際に不純物が析出する虞れがあるため、それを
防止するために不純物のないAlを用いてAl層（11）を形
成する。
l層（11）を形成する。通常、ゲート電極（３）やSi基
板（１）に接続されるAl配線（６）（７）は、Siを微量
に含んだAlが用いられるが、ここで形成するAl層（11）
はSi,Cu等の不純物を含まないAlが好ましい。即ち、Al
層（11）がSi等の不純物を含んでいる場合、後述する加
熱処理の際に不純物が析出する虞れがあるため、それを
防止するために不純物のないAlを用いてAl層（11）を形
成する。
さらに、H2とN2との混合ガス中で400℃に加熱し、数時
間の加熱処理を行うことに依り、水素原子をSi基板
（１）表面に供給して界面準位密度の低減を行う。この
加熱処理では、Si3N4層（10）に含まれている水素原子
がAl配線（６）或いはSiO2層（２）を通してSi基板
（１）表面に供給されると共に、混合ガス中のH2が水素
原子に分解されてAl層（11），Si3N4層（10）及びAl配
線（６）を通してSi基板（１）表面に供給される。Al層
（11）表面では、H2の分解が促進されるため、水素原子
をAl層（11）中に十分に取込むことができる。
間の加熱処理を行うことに依り、水素原子をSi基板
（１）表面に供給して界面準位密度の低減を行う。この
加熱処理では、Si3N4層（10）に含まれている水素原子
がAl配線（６）或いはSiO2層（２）を通してSi基板
（１）表面に供給されると共に、混合ガス中のH2が水素
原子に分解されてAl層（11），Si3N4層（10）及びAl配
線（６）を通してSi基板（１）表面に供給される。Al層
（11）表面では、H2の分解が促進されるため、水素原子
をAl層（11）中に十分に取込むことができる。
このAl層（11）は、加熱処理の後に必要に応じて選択的
に除去する。その除去方法は、プラズマエッチングで発
生するイオン衝撃に依る損傷を防止するために、例えば
リン酸、硝酸及び酢酸をエッチング液を用いた湿式のエ
ッチングを用いることが好ましい。
に除去する。その除去方法は、プラズマエッチングで発
生するイオン衝撃に依る損傷を防止するために、例えば
リン酸、硝酸及び酢酸をエッチング液を用いた湿式のエ
ッチングを用いることが好ましい。
以上の方法に依ると、Si3N4層（10）上に形成するAl層
（11）を選択的に形成することで、同一のSi基板（１）
上の特定の領域のみの界面準位密度を低減させることも
できる。即ち、Al層（11）を形成せずに上述の加熱処理
を行うと、混合ガス中のH2の分解が不十分となり、混合
ガスからの水素原子の供給が減少して界面準位密度を低
減できないため、界面準位密度を低減させると不都合な
領域は加熱処理の前の段階でAl層（11）を選択的に除去
しておけば良い。
（11）を選択的に形成することで、同一のSi基板（１）
上の特定の領域のみの界面準位密度を低減させることも
できる。即ち、Al層（11）を形成せずに上述の加熱処理
を行うと、混合ガス中のH2の分解が不十分となり、混合
ガスからの水素原子の供給が減少して界面準位密度を低
減できないため、界面準位密度を低減させると不都合な
領域は加熱処理の前の段階でAl層（11）を選択的に除去
しておけば良い。
尚、本実施例に於いては、加熱処理の際に用いる混合ガ
ス及びSi3N4層（10）内に水素が含まれている場合を例
示しているが、この他に弗素、塩素等のハロゲン族元素
を用いても同様に界面準位密度の低減を図ることができ
る。ただし、ハロゲン族元素は、水素よりも原子量が大
きくなるために、Si基板（１）表面まで到達しにくく、
効果は小さくなる。
ス及びSi3N4層（10）内に水素が含まれている場合を例
示しているが、この他に弗素、塩素等のハロゲン族元素
を用いても同様に界面準位密度の低減を図ることができ
る。ただし、ハロゲン族元素は、水素よりも原子量が大
きくなるために、Si基板（１）表面まで到達しにくく、
効果は小さくなる。
また、本実施例では、Al配線（６）とAl層（11）とがSi
3N4層（10）で絶縁されている場合を示したが、必要に
応じてSi3N4層（10）に間隙を設けてAl配線（６）とAl
層（11）とを接続しても良い。この場合、Si3N4層（1
0）の介在しない部分ができるため、金属中を通り易い
水素原子がAl層（11）からAl配線（６）を通ってSi基板
（１）表面に到達し易くなる。
3N4層（10）で絶縁されている場合を示したが、必要に
応じてSi3N4層（10）に間隙を設けてAl配線（６）とAl
層（11）とを接続しても良い。この場合、Si3N4層（1
0）の介在しない部分ができるため、金属中を通り易い
水素原子がAl層（11）からAl配線（６）を通ってSi基板
（１）表面に到達し易くなる。
（ト）発明の効果 本発明に依れば、Si基板上にSiO2層を形成する半導体素
子の界面準位密度を効率良く低減でき、例えばCCD固体
撮像素子に応用した場合には暗電流の低減が図れ、ダイ
ナミック型の記憶素子に応用すればリフレッシュタイム
の改善が望める。
子の界面準位密度を効率良く低減でき、例えばCCD固体
撮像素子に応用した場合には暗電流の低減が図れ、ダイ
ナミック型の記憶素子に応用すればリフレッシュタイム
の改善が望める。
また、Si3N4層（10）は、その他の絶縁層、例えばSiO2,
PSG等を用いても良い。
PSG等を用いても良い。
第１図は本発明の半導体素子の製造方法を示す工程順断
面図、第２図は従来の半導体素子の一例を示す断面図で
ある。
面図、第２図は従来の半導体素子の一例を示す断面図で
ある。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/339 21/8242 27/108 29/78 7514−4Ｍ Ｈ０１Ｌ 29/78 ３０１ Ｙ
Claims (2)
- 【請求項１】シリコン基板上に酸化シリコン層を介して
ゲート電極を形成する工程、 このゲート電極を酸化シリコン層で覆った後に上記シリ
コン基板或いは上記ゲート電極に接続するアルミニウム
配線を形成する工程、 上記ゲート電極及び上記アルミニウム配線を覆って水素
を含む絶縁膜を形成する工程、 この絶縁膜上にアルミニウム層を形成する工程、 水素ガスを含む雰囲気中で数時間加熱して上記シリコン
基板表面に水素を供給する工程、 上記アルミニウム層を選択的に除去する工程、 を含むことを特徴とする半導体素子の製造方法。 - 【請求項２】請求項第１項記載の半導体素子の製造方法
に於いて、 上記シリコン基板表面に上記水素に換えて弗素、塩素そ
の他ハロゲン族を供給することを特徴とする半導体素子
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269294A JPH0728033B2 (ja) | 1989-10-17 | 1989-10-17 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1269294A JPH0728033B2 (ja) | 1989-10-17 | 1989-10-17 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03131042A JPH03131042A (ja) | 1991-06-04 |
| JPH0728033B2 true JPH0728033B2 (ja) | 1995-03-29 |
Family
ID=17470345
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1269294A Expired - Lifetime JPH0728033B2 (ja) | 1989-10-17 | 1989-10-17 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728033B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0612775B2 (ja) * | 1984-12-26 | 1994-02-16 | 株式会社東芝 | 半導体装置の製造方法 |
-
1989
- 1989-10-17 JP JP1269294A patent/JPH0728033B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03131042A (ja) | 1991-06-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07273063A (ja) | 半導体装置およびその製造方法 | |
| JP3398903B2 (ja) | 半導体装置の製造方法 | |
| JPH07176627A (ja) | 半導体装置の製造方法 | |
| JPH05259297A (ja) | 半導体素子の製造方法 | |
| JPH08222559A (ja) | 半導体装置の製造方法 | |
| JP2874618B2 (ja) | シリコン半導体基板及びその製造方法 | |
| JP3333313B2 (ja) | 半導体装置の製造方法 | |
| JP2943728B2 (ja) | 半導体装置の製造方法 | |
| JPH0728033B2 (ja) | 半導体素子の製造方法 | |
| JPS6234152B2 (ja) | ||
| JP2712401B2 (ja) | 半導体装置の製造方法 | |
| JPH06112192A (ja) | 半導体装置の製造方法 | |
| JPH08264400A (ja) | シリコン単結晶ウェハおよびその表面の熱酸化方法 | |
| US20010003675A1 (en) | Method for manufacturing a semiconductor device | |
| JPS6057925A (ja) | シリコン上へのタングステン膜の形成方法 | |
| JP3395115B2 (ja) | 半導体装置の製造方法 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JPH08274099A (ja) | 配線形成法 | |
| JPH079893B2 (ja) | 半導体装置の製造方法 | |
| JPH0122731B2 (ja) | ||
| JP3251030B2 (ja) | 半導体装置の製造方法 | |
| JPH07201976A (ja) | 半導体装置の製造方法 | |
| JPH07221299A (ja) | 半導体装置の製造方法 | |
| JPH07201842A (ja) | 半導体装置の製造方法 | |
| JPH0590193A (ja) | 半導体装置の製造方法 |