JPH06140932A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 半導体集積回路に内蔵されるＡ／Ｄ変換回路
とＤ／Ａ変換回路の変換誤差の影響を緩和し、かつその
調整のための工数低減及び部品コスト低減を図る。 【構成】 入力信号をＡ／Ｄ変換するＡ／Ｄ変換回路１
と、任意の値を出力する基準発生回路７と、基準発生回
路７とＡ／Ｄ変換回路１の出力の差を算出する差出力回
路６と、その差出力を保持する保持回路９と、Ａ／Ｄ変
換回路１と保持回路９の出力を加算する加算回路２と、
加算回路２の出力の演算を行う演算回路３と、演算回路
３と基準発生回路７の出力を選択する切替え回路４と、
切替え回路４の出力をＤ／Ａ変換するＤ／Ａ変換回路５
と、その出力と入力信号のいずれか一方を選択してＡ／
Ｄ変換回路１に入力させる切替えスイッチ８とを備え
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体集積回路に関し、
特に入力されるアナログ信号を一旦デジタル信号に変換
して処理を行い、その後に再びアナログ信号として出力
する機能を有する半導体集積回路に関する。

【０００２】

【従来の技術】従来、この種の半導体集積回路では、図
２にブロック回路図を示すように、入力端子５４に入力
されるアナログ信号１１２をｎビットのデジタル信号１
１３に変換するＡ／Ｄ変換回路１０と、変換されたデジ
タル信号を任意の演算例えば加減乗除、平均化等の演算
処理を行う演算回路１１と、演算された信号１１４をア
ナログ信号１１５に変換して出力端子５５に出力するＤ
／Ａ変換回路１２とを備え、これらを１つの半導体集積
回路に一体に形成している。

【０００３】この回路の動作を、例えば具体的に値を入
れて説明する。このとき、デジタル値と、アナログ値は
デジタル値に換算した１６進数で表現する。例えば４ビ
ットのデジタル信号で構成され、演算回路３が２倍の乗
算器とした場合、入力信号１１２としてアナログ信号の
「４」の値が入力されると、Ａ／Ｄ変換回路１０でデジ
タル信号の「４」の値に変換され変換信号１１３として
演算回路１１に出力される。演算回路１１では２倍の演
算を行った結果、出力は「８」の値となり、演算信号１
１４としてＤ／Ａ変換回路１２に入力される。Ｄ／Ａ変
換回路１２はデジタル信号の「８」の値をアナログ信号
の「８」の値に変換され出力信号１１５として外部に出
力する。

【０００４】

【発明が解決しようとする課題】上述した半導体集積回
路においては、Ａ／Ｄ変換回路１０とＤ／Ａ変換回路１
２に変換誤差がある場合には、演算回路の演算結果が大
きく変化されるという問題がある。例えば、前述の例に
おいて、Ａ／Ｄ変換回路１０の変換誤差が−２、Ｄ／Ａ
変換回路１２の変換誤差が＋１とした場合についてみる
と、入力信号１１２の値が「４」のときには、Ａ／Ｄ変
換回路１０の変換誤差によって変換信号１１３が「２」
の値となり、かつ演算回路１１の出力は「４」の値とな
り、更にＤ／Ａ変換回路１２の変換誤差によって出力信
号１１５は「５」の値となり、結果として正確な値が得
られなくなる。

【０００５】このため、従来ではＡ／Ｄ変換回路やＤ／
Ａ変換回路の変換誤差を低減させるためにそれぞれ独立
に調整用の外付け回路が必要となり、そのための部品の
コスト、調整工数がかかるという問題が生じている。本
発明の目的は、外付け回路を用いることなく半導体集積
回路の内部回路構成によってＡ／Ｄ変換回路やＤ／Ａ変
換回路の変換誤差による演算結果の変化を抑制した半導
体集積回路を提供することにある。

【０００６】

【課題を解決するための手段】本発明は、アナログ信号
を入力しｎビットのデジタル信号に変換するＡ／Ｄ変換
回路と、任意の値をｎビットのデジタル信号にて発生す
る基準発生回路と、この基準発生回路のデジタル出力と
前記Ａ／Ｄ変換回路のデジタル出力を取込んでその差を
算出する差出力回路と、この差出力回路の出力を保持す
る保持回路と、前記Ａ／Ｄ変換回路のデジタル出力に前
記保持回路の出力を加算しｎビットのデジタル信号を出
力する加算回路と、この加算回路の出力信号を取込み任
意の演算を行う演算回路と、この演算回路の出力と前記
基準発生回路の出力とを選択する切替え回路と、この切
替え回路のｎビットデジタル出力をアナログ信号に変換
して出力信号として出力するＤ／Ａ変換回路と、この出
力信号と回路に入力される入力信号のいずれか一方を選
択して前記Ａ／Ｄ変換回路に入力させる切替えスイッチ
とを備え、切替えスイッチ、差出力回路、保持回路、切
替え回路を制御信号により同期して動作させる構成とす
る。

【０００７】

【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の一実施例の半導体集積回路のブロッ
ク回路図である。同図において、アナログ信号１１１を
入力しｎビットのデジタル信号に変換するＡ／Ｄ変換回
路１と、入力される信号１０５を取り込んで任意の演算
を行う演算回路３と、ｎビットデジタル出力１０７をア
ナログ信号１０２に変換するＤ／Ａ変換回路５を主体に
構成されているが、これらの回路に次の回路を付設して
いる。

【０００８】即ち、任意の値をｎビットのデジタル信号
１０９にて発生する基準発生回路７と、この基準発生回
路７のデジタル出力１０９と前記Ａ／Ｄ変換回路１のデ
ジタル出力を取込み差を算出する差出力回路６と、差出
力回路６を制御信号１０３により保持する保持回路９
と、前記Ａ／Ｄ変換回路１のデジタル出力１０４に保持
回路９の出力を加算しｎビットのデジタル信号を出力す
る加算回路２と、前記演算回路３の出力と基準発生回路
７の出力を取込み制御信号１０３にて選択する切替え回
路４と、入力信号１０１と前記Ｄ／Ａ変換回路５の出力
信号１０２を制御信号１０３により選択して前記Ａ／Ｄ
変換器１に入力させる切替えスイッチ８とを備えてい
る。なお、５１は入力端子、５２は出力端子、５３は制
御端子である。

【０００９】次に本実施例の動作について説明する。通
常の動作においては、制御信号１０３はノンアクティブ
であり入力信号１０１を切替えスイッチ８を介しＡ／Ｄ
変換回路１に入力する。Ａ／Ｄ変換回路１はアナログ信
号である入力信号１０１をｎビットのデジタル信号に変
換し、加算回路２と差出力回路６に出力する。加算回路
２はＡ／Ｄ変換回路１の出力信号１０４に保持回路９の
出力信号１１０を加えて演算回路３に出力する。このと
きの保持回路９は制御信号１０３により出力信号１１０
のデータを保持状態にしている。演算回路３は入力され
たデータの任意の演算例えば加減乗除、平均化等行い切
替え回路４に出力する。切替え回路４は制御信号１０３
により演算回路３の出力信号１０６を選択して出力す
る。Ｄ／Ａ変換回路５は切替え回路４のｎビットのデジ
タル信号１０７を入力しアナログ信号に変換され出力信
号１０２が得られる。

【００１０】ここで、前記保持回路９の値は制御信号１
０３をアクティブにすることで得られ、その動作は次の
ようになる。制御信号１０３により切替え回路４は基準
発生回路７から発生するｎビットのデジタル信号１０９
を入力し、Ｄ／Ａ変換回路５へ出力する。Ｄ／Ａ変換回
路５はデジタル信号１０９をアナログ信号１０２に変換
し外部に出力すると同時に切替えスイッチ８に入力され
る。制御信号１０３で切替えスイッチ８は出力信号１０
２を選択しＡ／Ｄ変換回路１に入力する。Ａ／Ｄ変換回
路１はアナログ信号である出力信号１０２をｎビットの
デジタル信号に変換し、加算回路２と差出力回路６に出
力する。差出力回路６はＡ／Ｄ変換回路１の出力信号１
０４と基準発生回路７のｎビットのデジタル信号１０９
の差をとり保持回路９に出力する。保持回路９は差出力
回路６の出力信号１０８を入力し、制御信号１０３がア
クティブになることにより保持されたデータを出力す
る。

【００１１】この回路において、例えば具体的な値を入
れた動作を従来と比較して説明する。なお、図２の場合
と同様にデジタル値とアナログ値はデジタル値に換算し
た１６進数で表現する。また、４ビットのデジタル信号
で構成されており、Ａ／Ｄ変換回路１の変換誤差が−
２、Ｄ／Ａ変換回路５の変換誤差が＋１、演算回路３が
２倍の乗算器とする。

【００１２】この場合、制御信号１０３をアクティブと
したとき、基準発生回路７では「０」から「１５」まで
のいずれかの値、ここでは「７」を出力信号１０９に出
力し、切替え回路４はその値を出力信号１０７に出力す
る。Ｄ／Ａ変換回路５はデジタル信号１０７をアナログ
信号１０２に変換するときに変換誤差＋１されて「８」
の値で切替えスイッチ８に入力される。切替えスイッチ
８を介してＡ／Ｄ変換回路１に入力されたアナログ信号
１０２はデジタル信号に変換される際に変換誤差−２に
より「６」の値となって出力される。Ａ／Ｄ変換回路１
の変換出力１０４は差出力回路６に入力され基準発生回
路７の出力信号１０９との差をとると「＋１」となり、
その出力信号１０８を保持回路９に出力する。

【００１３】次に制御信号１０３をノンアクティブとし
保持回路９を保持状態にする。保持回路９の出力信号１
１０は加算回路２に「＋１」を入力する。制御信号１０
３をノンアクティブとなったことで通常状態になった切
替えスイッチ８を介して例えば入力信号１０１として
「４」の値が入力されたとすると、Ａ／Ｄ変換回路１の
出力は変換誤差−２により「２」の値が出力される。変
換出力１０４は加算回路２で保持回路９の出力信号１１
０の＋１と加算されて「３」となり、演算回路３に入力
され、２倍の演算より「６」の値が出力され、切替え回
路４を介してＤ／Ａ変換回路５に入力される。Ｄ／Ａ変
換回路５は変換誤差＋１により「７」の値が出力信号１
０２として出力される。したがって、Ａ／Ｄ変換回路と
Ｄ／Ａ変換回路で同じ変換誤差を含んでいる従来例と比
較すると、同じ入力信号の場合、本来の出力値「８」に
対してこの実施例では「７」の値が出力されることにな
り、図２に示した従来の出力値「５」に比較して演算結
果の誤差が低減されたことが判る。

【００１４】

【発明の効果】以上説明したように本発明は、基準発生
回路、差出力回路、保持回路、加算回路、切替え回路を
備えることにより、Ａ／Ｄ変換回路やＤ／Ａ変換回路に
変換誤差を含んでいる場合でも、その変換誤差の影響を
抑制することが可能となる。そして、これらの回路は半
導体集積回路の内部回路として構成しているため、外部
からは制御信号を供給するのみでよく、外付け回路が不
要となり、コスト低減を図り、かつ調整工数も不要にな
るという効果がある。また、電源オン時に制御信号をア
クティブにすることで毎回使用時に誤差の補正がかかる
ことになり信頼性の向上となる効果がある。更に、Ｄ／
Ａ変換回路のみの調整を行うことにより、より高精度の
結果を得ることができる。

【図面の簡単な説明】

【図１】本発明の半導体集積回路の一実施例のブロック
回路図である。

【図２】従来の半導体集積回路の一例のブロック回路図
である。

【符号の説明】

１ Ａ／Ｄ変換回路 ２ 加算回路 ３ 演算回路 ４ 切替え回路 ５ Ｄ／Ａ変換回路 ６ 差出力回路 ７ 基準発生回路 ８ 切替えスイッチ ９ 保持回路

Claims (1)

【特許請求の範囲】
1. 【請求項１】 アナログ信号を入力しｎビットのデジタ
   ル信号に変換するＡ／Ｄ変換回路と、任意の値をｎビッ
   トのデジタル信号にて発生する基準発生回路と、この基
   準発生回路のデジタル出力と前記Ａ／Ｄ変換回路のデジ
   タル出力を取込んでその差を算出する差出力回路と、こ
   の差出力回路の出力を保持する保持回路と、前記Ａ／Ｄ
   変換回路のデジタル出力に前記保持回路の出力を加算し
   ｎビットのデジタル信号を出力する加算回路と、この加
   算回路の出力信号を取込み任意の演算を行う演算回路
   と、この演算回路の出力と前記基準発生回路の出力とを
   選択する切替え回路と、この切替え回路のｎビットデジ
   タル出力をアナログ信号に変換して出力信号として出力
   するＤ／Ａ変換回路と、この出力信号と回路に入力され
   る入力信号のいずれか一方を選択して前記Ａ／Ｄ変換回
   路に入力させる切替えスイッチとを備え、前記切替えス
   イッチ、差出力回路、保持回路、切替え回路を制御信号
   により同期して動作させることを特徴とする半導体集積
   回路。