JPH0614534B2 - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JPH0614534B2 JPH0614534B2 JP59153972A JP15397284A JPH0614534B2 JP H0614534 B2 JPH0614534 B2 JP H0614534B2 JP 59153972 A JP59153972 A JP 59153972A JP 15397284 A JP15397284 A JP 15397284A JP H0614534 B2 JPH0614534 B2 JP H0614534B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- channel
- emission type
- induction transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/202—FETs having static field-induced regions, e.g. static-induction transistors [SIT] or permeable base transistors [PBT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/213—Channel regions of field-effect devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/82—Heterojunctions
- H10D62/824—Heterojunctions comprising only Group III-V materials heterojunctions, e.g. GaN/AlGaN heterojunctions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/602—Heterojunction gate electrodes for FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/05—Manufacture or treatment characterised by using material-based technologies using Group III-V technology
Landscapes
- Bipolar Integrated Circuits (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〔発明の技術分野〕 本発明は熱電子放射型静電誘導トランジスタを用いた半
導体集積回路に関する。
導体集積回路に関する。
静電誘導型トランジスタ（以下、ＳＩＴと略す）は、ゲ
ート領域とゲート領域の間で空乏層がつながって生じて
いる電位障壁の高さを変化させてソース領域・ドレイン
領域間の電流を制御するトランジスタである。このと
き、電位の制御が空乏層の静電容量を通して行われるこ
とから、バイポーラトランジスタにおけるベース層の蓄
積容量がないものに相等しく、ＦＥＴと比べてみても非
常に高速、低雑音で動作するという優れた特性を有して
いる。
ート領域とゲート領域の間で空乏層がつながって生じて
いる電位障壁の高さを変化させてソース領域・ドレイン
領域間の電流を制御するトランジスタである。このと
き、電位の制御が空乏層の静電容量を通して行われるこ
とから、バイポーラトランジスタにおけるベース層の蓄
積容量がないものに相等しく、ＦＥＴと比べてみても非
常に高速、低雑音で動作するという優れた特性を有して
いる。
しかし、従来のＳＩＴはソース領域・ドレイン領域間、
特にソース領域・ゲート領域間の寸法が割合と大きな構
造になっていたため、キャンリアが結晶格子の散乱を受
け、上限周波数が制限される問題点があった。
特にソース領域・ゲート領域間の寸法が割合と大きな構
造になっていたため、キャンリアが結晶格子の散乱を受
け、上限周波数が制限される問題点があった。
本発明は、上記従来の問題点を解消し、キャリアが結晶
格子の散乱を受けずに熱電子速度で動くことのできる新
規な熱電子放射型ＳＩＴを用いた半導体集積回路を提供
することを目的とする。
格子の散乱を受けずに熱電子速度で動くことのできる新
規な熱電子放射型ＳＩＴを用いた半導体集積回路を提供
することを目的とする。
本発明は、真性或いは半絶縁性基板の一部に第１導電型
の高不純物密度領域よりなる第１ドレイン領域を設け、
その第１ドレイン領域上に第１チャンネル領域、第１導
電型の高不純物密度領域よりなる第１ソース領域を縦型
に、また、前記第１チャンネル領域周辺部には前記第１
チャンネル領域よりも禁制帯幅の大きい半導体で第１ゲ
ート領域を形成し、前記第１ソース領域と真の第１ゲー
ト領域間の寸法をキャリアの平均自由行程以下にしてノ
ーマリオフ型の駆動用熱電子放射型静電誘導トランジス
タを形成すると共に、この駆動用熱電子放射型静電誘導
トランジスタに隣接する領域には、前記第１ドレイン領
域を第２ソース領域とし、この第２ソース領域上に第２
チャンネル領域、第１導電型の高不純物密度領域よりな
る第２ドレイン領域を縦型に、また、前記第２チャンネ
ル領域周辺部には前記第２チャンネル領域よりも禁制帯
幅の大きい半導体を用い前記第１ゲート領域よりも薄型
の第２ゲート領域を形成してノーマリオン型とした負荷
用静電誘導トランジスタを形成し、前記駆動用熱電子放
射型静電誘導トランジスタの第１ゲート領域に接して形
成される電極に信号入力端子、第１ソース領域に接して
形成される電極に接地端子、第１ドレイン領域に接して
形成される電極に出力端子、更に前記負荷用静電誘導ト
ランジスタの第２ドレイン領域に接して形成される電極
に電源端子をそれぞれ設けて集積回路を構成したことを
特徴とする。
の高不純物密度領域よりなる第１ドレイン領域を設け、
その第１ドレイン領域上に第１チャンネル領域、第１導
電型の高不純物密度領域よりなる第１ソース領域を縦型
に、また、前記第１チャンネル領域周辺部には前記第１
チャンネル領域よりも禁制帯幅の大きい半導体で第１ゲ
ート領域を形成し、前記第１ソース領域と真の第１ゲー
ト領域間の寸法をキャリアの平均自由行程以下にしてノ
ーマリオフ型の駆動用熱電子放射型静電誘導トランジス
タを形成すると共に、この駆動用熱電子放射型静電誘導
トランジスタに隣接する領域には、前記第１ドレイン領
域を第２ソース領域とし、この第２ソース領域上に第２
チャンネル領域、第１導電型の高不純物密度領域よりな
る第２ドレイン領域を縦型に、また、前記第２チャンネ
ル領域周辺部には前記第２チャンネル領域よりも禁制帯
幅の大きい半導体を用い前記第１ゲート領域よりも薄型
の第２ゲート領域を形成してノーマリオン型とした負荷
用静電誘導トランジスタを形成し、前記駆動用熱電子放
射型静電誘導トランジスタの第１ゲート領域に接して形
成される電極に信号入力端子、第１ソース領域に接して
形成される電極に接地端子、第１ドレイン領域に接して
形成される電極に出力端子、更に前記負荷用静電誘導ト
ランジスタの第２ドレイン領域に接して形成される電極
に電源端子をそれぞれ設けて集積回路を構成したことを
特徴とする。
静電誘導トランジスタの高速化を図るために寸法を小さ
していくと、ソース領域に接し形成される電極前面の電
位の山（障壁）を越えたものは全てドレイン側に走ると
考えたときに、この障壁の幅がキャリアの平均自由行程
に近くなると、キャリアは殆んど格子散乱によらず、非
常に高速で走行するようになる。
していくと、ソース領域に接し形成される電極前面の電
位の山（障壁）を越えたものは全てドレイン側に走ると
考えたときに、この障壁の幅がキャリアの平均自由行程
に近くなると、キャリアは殆んど格子散乱によらず、非
常に高速で走行するようになる。
このときの電流密度Ｊは下記（１）式で与えられる。
ここで、ｑは単位電荷、ｋはボルツマン定数、Ｔは絶対
温度、ｍ＊はキャリアの有効質量、nsはソース領域の不
純物密度、φGSはゲート領域とソース領域の拡散電位、
ＶGはゲート領域に加えた電位である。
温度、ｍ＊はキャリアの有効質量、nsはソース領域の不
純物密度、φGSはゲート領域とソース領域の拡散電位、
ＶGはゲート領域に加えた電位である。
キャリアの注入状態が熱電子放射状態になったときのＳ
ＩＴのしゃ断周波数fcは、電位障壁の幅をWgのしたとき
に、ＳＩＴを従属接続して２段目の入力容量を考慮した
ときには下記（２）式で与えられる。
ＩＴのしゃ断周波数fcは、電位障壁の幅をWgのしたとき
に、ＳＩＴを従属接続して２段目の入力容量を考慮した
ときには下記（２）式で与えられる。
従って、ＧａＡｓを用いた場合で電位障壁の幅Wgを０．
１μｍとしたときに、しゃ断周波数fcはほぼ７８０ＧＨ
ｚ程度となる。
１μｍとしたときに、しゃ断周波数fcはほぼ７８０ＧＨ
ｚ程度となる。
以上のことからソース領域と真のゲート領域間の寸法を
キャリアの平均自由行程以下にして ＳＩＴを熱電子放射構造とすれば、スイッチング時間が
短かくなり、しかもキャリアが散乱を受けずに真のゲー
ト領域を越えて走行するためにｇｍ（相互コンダクタン
ス）を大きくし易く電流駆動能力が高いという集積回路
用の優れたトランジスタが得られる。
キャリアの平均自由行程以下にして ＳＩＴを熱電子放射構造とすれば、スイッチング時間が
短かくなり、しかもキャリアが散乱を受けずに真のゲー
ト領域を越えて走行するためにｇｍ（相互コンダクタン
ス）を大きくし易く電流駆動能力が高いという集積回路
用の優れたトランジスタが得られる。
ここで、真のゲート領域とは、トンネル注入型ＳＩＴ動
作時にチャンネル中のソース領域近傍に生じる電位障壁
の最も高い点のことである。この真のゲート領域の生じ
る位置は、チャンネル幅（チャンネル領域中のソース領
域とドレイン領域間の寸法）が短い場合は殆んどドレイ
ン電圧には影響されることなく、ほぼソース領域近傍に
できる。
作時にチャンネル中のソース領域近傍に生じる電位障壁
の最も高い点のことである。この真のゲート領域の生じ
る位置は、チャンネル幅（チャンネル領域中のソース領
域とドレイン領域間の寸法）が短い場合は殆んどドレイ
ン電圧には影響されることなく、ほぼソース領域近傍に
できる。
以下、この熱電子放射型ＳＩＴを用いた集積回路につい
て説明する。
て説明する。
第１図は本発明の一実施例に係る半導体集積回路の断面
図を示したものである。図において、１は真性半導体な
いしは半絶縁性のＧａＧｓ基板、２は駆動用熱電子放射
型ＳＩＴのドレイン領域、３はチャンネル領域、４はチ
ャンネル領域３を形成するＧａＡｓよりも禁制帯幅の大
きいGa1 -xAlxAsまたはGa1-xAlxAs1 -yPy等の材料を用いて形成されるヘテロ接合ゲート領
域、５は駆動用熱電子放射型ＳＩＴのソース領域、８は
ゲート電極、９はソース電極、 １０は出力電極である。
図を示したものである。図において、１は真性半導体な
いしは半絶縁性のＧａＧｓ基板、２は駆動用熱電子放射
型ＳＩＴのドレイン領域、３はチャンネル領域、４はチ
ャンネル領域３を形成するＧａＡｓよりも禁制帯幅の大
きいGa1 -xAlxAsまたはGa1-xAlxAs1 -yPy等の材料を用いて形成されるヘテロ接合ゲート領
域、５は駆動用熱電子放射型ＳＩＴのソース領域、８は
ゲート電極、９はソース電極、 １０は出力電極である。
この第１図の左側に形成される駆動用熱電子放射型ＳＩ
Ｔに接続する領域に、前記ドレイン領域２をソース領域
とする負荷用熱電子放射型ＳＩＴが形成される。４０は
ゲート領域４と同じ材料で形成されたゲート領域である
が、ゲート領域４よりも薄く形成することによりノーマ
リオン動作型のＳＩＴを形成させ負荷抵抗として機能さ
せてる。４５は負荷用熱電子放射型ＳＩＴのドレイン領
域、９１はドレイン電極である。
Ｔに接続する領域に、前記ドレイン領域２をソース領域
とする負荷用熱電子放射型ＳＩＴが形成される。４０は
ゲート領域４と同じ材料で形成されたゲート領域である
が、ゲート領域４よりも薄く形成することによりノーマ
リオン動作型のＳＩＴを形成させ負荷抵抗として機能さ
せてる。４５は負荷用熱電子放射型ＳＩＴのドレイン領
域、９１はドレイン電極である。
１２はSi3N4、SiO2、ポリイミド樹脂等の絶縁物、２０
は入力端子、２１はソース電極に設けられた接地単式、
２２は出力端子、２３は電源端子である。
は入力端子、２１はソース電極に設けられた接地単式、
２２は出力端子、２３は電源端子である。
駆動用及び負荷用熱電子放射型ＳＩＴの各チャンネル領
域３の不純物密度は１０12〜18cm-3、チャンネルの長さ
は０．１〜１μｍとして動作時には空乏層となるように
し、また、寸法は平均自由行程以下とする。また、ソー
ス領域およびドレイン領域の不純物密度は１０18〜20cm
-3、ゲート領域のヘテロ接合の組成はｘ＝０．３、ｙ＝
０． ０１程度とし、ソース電極、出力および電源端子の電極
９，１０，９１はＡｕ−Ｇｅ、Ａｕ−Ｇｅ−Ｎｉ等の合
金、ゲート電極８はＡｌ、Ａｕ、Ｗ、Ｐｔ等の重金属を
用いて構成する。
域３の不純物密度は１０12〜18cm-3、チャンネルの長さ
は０．１〜１μｍとして動作時には空乏層となるように
し、また、寸法は平均自由行程以下とする。また、ソー
ス領域およびドレイン領域の不純物密度は１０18〜20cm
-3、ゲート領域のヘテロ接合の組成はｘ＝０．３、ｙ＝
０． ０１程度とし、ソース電極、出力および電源端子の電極
９，１０，９１はＡｕ−Ｇｅ、Ａｕ−Ｇｅ−Ｎｉ等の合
金、ゲート電極８はＡｌ、Ａｕ、Ｗ、Ｐｔ等の重金属を
用いて構成する。
第２図は第１図の等価回路を示したものである。
３０は第１図に示した半導体集積回路の断面図の左側に
形成された熱電子放射型ＳＩＴでノーマリオフ特性を有
するもの、３２は第１図の右側に形成され負荷抵抗とし
て用いるノーマリオン特性を有するＳＩＴの等価回路を
示している。２０，２１，２２，２３はそれぞれ入力端
子、接地端子、出力端子、電源端子である。入力端子２
０に印加される入力信号が「ロー」のときは熱電子放射
型ＳＩＴ３０がオフで出力端子２２へは「ハイ」レベル
が生じ、入力信号が「ハイ」になると、熱電子放射型Ｓ
ＩＴ３０はオンして出力端子２２へは「ロー」レベルが
生じ、いわゆるインバータ動作をする。ここで、ＳＩＴ
３２はノーマリオン動作とするとにより等価的に抵抗と
して機能させている。
形成された熱電子放射型ＳＩＴでノーマリオフ特性を有
するもの、３２は第１図の右側に形成され負荷抵抗とし
て用いるノーマリオン特性を有するＳＩＴの等価回路を
示している。２０，２１，２２，２３はそれぞれ入力端
子、接地端子、出力端子、電源端子である。入力端子２
０に印加される入力信号が「ロー」のときは熱電子放射
型ＳＩＴ３０がオフで出力端子２２へは「ハイ」レベル
が生じ、入力信号が「ハイ」になると、熱電子放射型Ｓ
ＩＴ３０はオンして出力端子２２へは「ロー」レベルが
生じ、いわゆるインバータ動作をする。ここで、ＳＩＴ
３２はノーマリオン動作とするとにより等価的に抵抗と
して機能させている。
このように、本実施例の集積回路は、熱電子放射型ＳＩ
Ｔが縦型構造であるので、チャンネル長を１０００Å以
下にすることは容易で、スイッチング速度が従来とＦＥ
ＴないしはＨＥＭＴよりも高速、かつ、低消費電力の集
積回路が実現できる。更に、上部に形成されるソース領
域とゲート領域の配線が容易であることによって、ソー
ス電極、ゲート電極、ドレイン電極の微細配線を要する
ＦＥＴないしはＨＥＭＴによる集積回路に比べて製造が
容易となる。そのために配線部分に要する面積をおおよ
そ２／３に減らせる結果、高集積化が実現できるように
なる。
Ｔが縦型構造であるので、チャンネル長を１０００Å以
下にすることは容易で、スイッチング速度が従来とＦＥ
ＴないしはＨＥＭＴよりも高速、かつ、低消費電力の集
積回路が実現できる。更に、上部に形成されるソース領
域とゲート領域の配線が容易であることによって、ソー
ス電極、ゲート電極、ドレイン電極の微細配線を要する
ＦＥＴないしはＨＥＭＴによる集積回路に比べて製造が
容易となる。そのために配線部分に要する面積をおおよ
そ２／３に減らせる結果、高集積化が実現できるように
なる。
以上のように本発明によれば、ノーマリオフ特性の駆動
用熱電子放射型ＳＩＴにノーマリオン特性の負荷用熱電
子放射型ＳＩＴを直列接続した集積回路を形成するよう
にしたので、わざわざ別に抵抗を作ること無く同じ工程
で効率よく集積回路が形成できる上、高速、低電力にし
て高集積化可能な半導体集積回路が得られる。
用熱電子放射型ＳＩＴにノーマリオン特性の負荷用熱電
子放射型ＳＩＴを直列接続した集積回路を形成するよう
にしたので、わざわざ別に抵抗を作ること無く同じ工程
で効率よく集積回路が形成できる上、高速、低電力にし
て高集積化可能な半導体集積回路が得られる。
第１図は本発明の一実施例に係る半導体集積回路の断面
図、第２図はその等価回路図である。 １……基板、２……ドレイン領域、３……チャンネル領
域、４……ゲート領域、５……ソース領域、２０……入
力端子、２１……接地端子、２２……出力端子、２３…
…電源端子。
図、第２図はその等価回路図である。 １……基板、２……ドレイン領域、３……チャンネル領
域、４……ゲート領域、５……ソース領域、２０……入
力端子、２１……接地端子、２２……出力端子、２３…
…電源端子。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 本谷 薫 宮城県仙台市米ヶ袋２丁目１番９号406 (56)参考文献 特開 昭57−186374（ＪＰ，Ａ) 昭和50年電気四学会連合大会講演論文集 第537〜540頁
Claims (2)
- 【請求項１】真性或いは半絶縁性基板の一部に第１導電
型の高不純物密度領域よりなる第１ドレイン領域を設
け、その第１ドレイン領域上に第１チャンネル領域、第
１導電型の高不純物密度領域よりなる第１ソース領域を
縦型に、また、前記第１チャンネル領域周辺部には前記
第１チャンネル領域よりも禁制帯幅の大きい半導体で第
１ゲート領域を形成し、前記第１ソース領域と真の第１
ゲート領域間の寸法をキャリアの平均自由行程以下にし
てノーマリオフ型の駆動用熱電子放射型静電誘導トラン
ジスタを形成すると共に、この駆動用熱電子放射型静電
誘導トランジスタに隣接する領域には、前記第１ドレイ
ン領域を第２ソース領域とし、この第２ソース領域上に
第２チャンネル領域、第１導電型の高不純物密度領域よ
りなる第２ドレイン領域を縦型に、また、前記第２チャ
ンネル領域周辺部には前記第２チャンネル領域よりも禁
制帯幅の大きい半導体を用い前記第１ゲート領域よりも
薄型の第２ゲート領域を形成してノーマリオン型とした
負荷用熱電子放射型静電誘導トランジスタを形成し、前
記駆動用熱電子放射型静電誘導トランジスタの第１ゲー
ト領域に接して形成される電極に信号入力端子、第１ソ
ース領域に接して形成される電極に接地端子、第１ドレ
イン領域に接して形成される電極に出力端子、更に前記
負荷用熱電子放射型静電誘導トランジスタの第２ドレイ
ン領域に接して形成される電極に電源端子をそれぞれ設
けて集積回路を構成したことを特徴とする半導体集積回
路。 - 【請求項２】特許請求の範囲第１項記載において、チャ
ンネル領域がＣａＡｓ、ゲート領域がＧａ1-xＡｌxＡｓ
ないしＧａ1-xＡｌxＡｓ1-yＰyで形成されてなる半導体
集積回路。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59153972A JPH0614534B2 (ja) | 1984-07-26 | 1984-07-26 | 半導体集積回路 |
| US06/759,090 US4712122A (en) | 1984-07-26 | 1985-07-25 | Heterojunction gate ballistic JFET with channel thinner than Debye length |
| GB8518841A GB2162370B (en) | 1984-07-26 | 1985-07-25 | Static induction transistor and integrated circuit comprising such a transistor |
| DE19853526826 DE3526826A1 (de) | 1984-07-26 | 1985-07-26 | Statischer induktionstransistor und denselben enthaltenden integrierte schaltung |
| FR8511514A FR2568410B1 (fr) | 1984-07-26 | 1985-07-26 | Transistor statique a induction et son circuit integre |
| US07/469,226 US5117268A (en) | 1984-07-26 | 1990-01-24 | Thermionic emission type static induction transistor and its integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59153972A JPH0614534B2 (ja) | 1984-07-26 | 1984-07-26 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6134980A JPS6134980A (ja) | 1986-02-19 |
| JPH0614534B2 true JPH0614534B2 (ja) | 1994-02-23 |
Family
ID=15574099
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59153972A Expired - Lifetime JPH0614534B2 (ja) | 1984-07-26 | 1984-07-26 | 半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0614534B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57186374A (en) * | 1981-05-12 | 1982-11-16 | Semiconductor Res Found | Tunnel injection type travelling time effect semiconductor device |
-
1984
- 1984-07-26 JP JP59153972A patent/JPH0614534B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 昭和５０年電気四学会連合大会講演論文集第５３７〜５４０頁 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6134980A (ja) | 1986-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4504847A (en) | Static induction type semiconductor device | |
| US4471366A (en) | Field effect transistor with high cut-off frequency and process for forming same | |
| US4839703A (en) | High speed and power transistor | |
| JPS6352475B2 (ja) | ||
| US5117268A (en) | Thermionic emission type static induction transistor and its integrated circuit | |
| JPH0230588B2 (ja) | ||
| JPH0714845A (ja) | Ｉｉｉ−ｖ族材料系のハイブリッドバイポーラ・電界効果電力トランジスタ | |
| US3220896A (en) | Transistor | |
| US5162877A (en) | Semiconductor integrated circuit device and method of producing same | |
| JP2004207733A (ja) | サブコレクタとしての多数キャリア蓄積層を有するバイポーラ・トランジスタ | |
| JPH0658918B2 (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH11168099A (ja) | 半導体装置 | |
| US5572055A (en) | Insulated-gate bipolar transistor with reduced latch-up | |
| US3296508A (en) | Field-effect transistor with reduced capacitance between gate and channel | |
| US5350935A (en) | Semiconductor device with improved turn-off capability | |
| JPH0614534B2 (ja) | 半導体集積回路 | |
| US4178603A (en) | Schottky transistor with low residual voltage | |
| US5194927A (en) | Semiconductor device | |
| JPH0614535B2 (ja) | 半導体集積回路 | |
| JPS6228586B2 (ja) | ||
| JP3107325B2 (ja) | 半導体結合超伝導素子 | |
| JP2587722B2 (ja) | トンネル注入型静電誘導トランジスタ | |
| JP2553673B2 (ja) | 電界効果トランジスタ | |
| JPH0614551B2 (ja) | 熱電子放射型静電誘導トランジスタ | |
| JPH045274B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |