JPH06161820A - キャッシュを用いたｃｐｕトレース装置 - Google Patents

Abstract

(57)【要約】 【目的】 高価なハードウェアを用いずに適切なＣＰＵ
トレースを行なう。 【構成】 キャッシュメモリ４の各エントリにアドレス
タグ部及びデータ部の他に新たにアカウント情報格納領
域４１をそれぞれ追加するとともに、そこに格納される
最新のアカウント値を格納する最新アカウント値格納領
域を設ける。これにより、命令の実行の際、キャッシュ
メモリ４上のヒットにより参照されたエントリ又はミス
ヒットにより新たに格納されたエントリのアカウント情
報格納領域に最新アカウント値格納領域の値をコピーす
る。そして、最新アカウント値格納領域に当該エントリ
の番号を格納する。障害発生時は、停止回路３１でキャ
ッシュメモリ４へのアクセスを停止し、データ読込み回
路３２でキャッシュメモリ４内のデータを読み出し、実
メモリ５に書き込む。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、コンピュータシステム
におけるデータアクセスと命令実行の過程を追跡するた
めのキャッシュを用いたＣＰＵトレース装置に関するも
のである。

【０００２】

【従来の技術】一般に、大規模なコンピュータシステム
で発生する障害やデバッグでは、その解析のためにＣＰ
Ｕ（中央処理装置）上で実行された命令のトレースをと
ることが有効となる。ここに、データアクセスのトレー
スと命令のトレースを総称して、以後、ＣＰＵトレース
と呼ぶこととする。従来、プログラムのＣＰＵトレース
は、図２又は図３の方法で実現されるのが一般的であっ
た。図２は、インサーキットエミュレータを用いた命令
トレース装置の構成図である。インサーキットエミュレ
ータは、マイクロコンピュータの開発支援装置の１つで
ある。これは、通常、自分自身ではソフトウェア開発環
境が不十分な開発途中の計算機システムやマイクロコン
ピュータを組み込んだシステムで、ソフトウェアのデバ
ッグに用いられる開発支援装置をいう。

【０００３】図示の装置では、インサーキットエミュレ
ータ２１の内部に存在する命令トレースエリアに、デバ
ッグ中に実行された命令及びメモリアクセス状態をセー
ブし、ホストマシン２２についてのトレースの内容を表
示する。図３は、ソフトウェアによる命令トレース方法
の説明図である。図示のように、デバッグマシンのＣＰ
Ｕ上で発生したすべての実行ステップ及びメモリアクセ
スをＣＰＵが１命令を実行する度に例外割込みを発生
し、割込み処理プログラム中でトレースを行なう。

【０００４】

【発明が解決しようとする課題】しかしながら、上述し
た従来の技術には、次の（１）、（２）のような問題が
あった。 （１）図２に示すようなインサーキットエミュレータを
用いた場合、命令トレースは高価なハードウェア機器を
必要とする。これと同時に、トレース取得可能なコンピ
ュータの台数が本ハードウェア機器の台数に制限され
る。 （２）ソフトウェアによる命令トレースでは、すべての
命令で例外割込みが発生するため、実際のシステムの動
作タイミングと食い違いが発生する。また、命令トレー
スの取得に時間がかかる。 本発明は、以上の点に着目してなされたもので、高価な
ハードウェア装置を必要とせず、実際のシステム環境に
近似した環境でのＣＰＵトレースを可能とするキャッシ
ュを用いたＣＰＵトレース装置を提供することを目的と
するものである。

【０００５】

【課題を解決するための手段】本発明のキャッシュを用
いたＣＰＵトレース装置は、メモリからキャッシュメモ
リ上に転記されたデータの実行順序を示すアカウント情
報を格納するため、当該キャッシュメモリ内に設けられ
たアカウント情報格納領域と、前記キャッシュメモリに
対するデータの書き込み及び読み出しの機能を停止する
停止回路と、当該停止回路による停止時点に前記キャッ
シュメモリに格納されているデータを読み出し、前記メ
モリに転送するデータ読込み回路とから成ることを特徴
とするものである。

【０００６】

【作用】本発明のキャッシュを用いたＣＰＵトレース装
置においては、実メモリに格納されているプログラムの
ＣＰＵでの実行過程を実メモリ内の命令をさかのぼるの
でなく、キャッシュメモリ内の命令をさかのぼることに
より障害の解析を行なう。即ち、キャッシュメモリの各
エントリにアドレスタグ部及びデータ部の他に新たにア
カウント情報格納領域をそれぞれ追加するとともに、そ
こに格納される最新のアカウント値を格納する最新アカ
ウント値格納領域を設ける。これにより、命令の実行の
際、キャッシュメモリ上のヒットにより参照されたエン
トリ又はミスヒットにより新たに格納されたエントリの
アカウント情報格納領域に最新アカウント値格納領域の
値をコピーする。そして、最新アカウント値格納領域に
当該エントリの番号を格納する。障害発生時は、停止回
路でキャッシュメモリへのアクセスを停止し、データ読
込み回路でキャッシュメモリ内のデータを読み出し、実
メモリに書き込む。この際、最新アカウント値格納領域
に格納されたエントリ番号のエントリには、停止時の実
行命令が格納されている。また、そのエントリのアカウ
ント情報格納領域には、その命令の１つ前の命令が格納
されている。

【０００７】

【実施例】以下、本発明の実施例を図面を参照して詳細
に説明する。図１は、本発明のキャッシュを用いたＣＰ
Ｕトレース装置の一実施例のブロック図である。図示の
装置は、バスライン１に接続された、ＣＰＵ２と、制御
回路３と、キャッシュメモリ４と、実メモリ５とから成
る。ＣＰＵ２は、実メモリ５に格納されたプログラムを
１命令ずつ読み出して実行し、当該実メモリ５上のデー
タを処理する。この際、実メモリ５に格納された命令及
びデータの一部がキャッシュメモリ４に転記され、ＣＰ
Ｕ２は実メモリ５をアクセスする代わりに当該キャッシ
ュメモリ４をアクセスする。

【０００８】制御回路３は、停止回路３１と、データ読
込み回路３２とから成る。停止回路３１は、キャッシュ
メモリ４の動作を停止させるものである。データ読込み
回路３２は、停止回路３１によるキャッシュメモリ４の
動作の停止時、キャッシュメモリ４に格納されたデータ
を実メモリ５の特定の領域に読み込む。図４は、キャッ
シュメモリと実メモリの詳細の説明図である。キャッシ
ュメモリ４は、図示のように、キャッシュヒットを発生
したメモリロケーションを示すアドレスタグ部と、デー
タの中身であるデータ部とから成る。そして、アドレス
タグ部及びデータ部の各エントリに対応してアカウント
情報が設けられている。このアカウント情報は、キャッ
シュメモリ４の各エントリのアクセス順序を示す情報で
ある。更に、最も最新のアカウント値を示す最新アカウ
ント値情報が設けられている。

【０００９】実メモリ５は、ランダム・アクセス・メモ
リ等から成り、ＣＰＵで実行される命令及びデータを格
納している。以下、図４に示すキャッシュメモリの動作
例をＣＰＵの動作に沿って説明する。図５は、本発明に
おけるキャッシュ制御手順を説明するフローチャートで
ある。 （１）ＣＰＵが実行を開始すると、ＣＰＵが発生するコ
ードアクセスアドレスと一致するアドレスがタグ部に格
納されているかチェックする。

【００１０】（２）タグ部に該アドレスがなかった場
合、ミスヒットであるので（ステップＳ１）、ＣＰＵは
実メモリから命令コードを取り出す。この際、キャッシ
ュメモリのタグ部とデータ部にアクセスしたデータが格
納される（ステップＳ２）。これとともに、今回のミス
ヒットはＣＰＵの実行開始後最初のミスヒットであるの
で（ステップＳ３）、アカウント情報格納領域の該当エ
ントリ部に対してキャッシュにとり込まれた最初のデー
タであることを示すフラグ値（例えば、１６進数で“Ｆ
ＦＦＦ”など）を書き込む（ステップＳ４）。また、最
新アカウント値格納領域に該エントリのエントリ番号を
書き込む。例えば、エントリ番号“０”のエントリに最
初のデータが格納される場合は、エントリ番号“０”の
エントリのアカウント情報に“ＦＦＦＦ”が格納され
る。そして、最新アカウント値にエントリ番号“０”が
格納される。

【００１１】（３）次の命令実行時、ミスヒットした場
合は（ステップＳ１）、ＣＰＵは実メモリをアクセス
し、アクセスしたデータがキャッシュメモリのタグ部と
データ部に格納される（ステップＳ２）。この際、アカ
ウント情報領域の該エントリに対して最新アカウント値
格納領域に格納されている値を書き込む（ステップＳ
５）。そして、次に、最新アカウント値格納領域を該エ
ントリ番号に更新する（ステップＳ６）。例えば、アク
セスしたデータがエントリ番号“１”のエントリに格納
される場合は、エントリ番号“１”のエントリのアカウ
ント情報に“０”が格納される。そして、最新アカウン
ト値にエントリ番号“１”が格納される。

【００１２】（４）次の命令実行時、本アドレスがキャ
ッシュ内にすでに格納されていた場合（ヒット時）、タ
グ部とデータ部の更新は行なわない（ステップＳ１）。
ただし、アカウント情報格納領域と最新アカウント値格
納領域の更新は（３）の場合と同様に行なう（ステップ
Ｓ５、Ｓ６）。例えば、ヒットしたデータがエントリ番
号“２”のエントリに格納されている場合は、エントリ
番号“２”のエントリのアカウント情報に“１”が格納
される。そして、最新アカウント値にエントリ番号
“２”が格納される。 （５）上記手順をくり返すことにより、アカウント情報
はキャッシュメモリに格納された順序に対応したキャッ
シュのエントリ番号が格納される。アカウント情報は、
例えば１６ビット長の領域とすると、０から６５５３４
をエントリ番号とし、６５５３５（＝“ＦＦＦＦ”）を
最初のデータとして意味付ける。

【００１３】次に、障害発生時の動作について説明す
る。 （１）キャッシュメモリの停止回路を動作させ、キャッ
シュメモリへのデータの取込みを停止する。 （２）キャッシュメモリのデータ読込み回路により、キ
ャッシュメモリ内のデータを実メモリに転送する。 （３）読み込んだデータより、キャッシュメモリ内の最
新アカウント値格納領域の値と一致するエントリ番号の
キャッシュメモリの内容を調査する。例えば、上述した
例では、エントリ番号“２”が最新アカウント値となっ
ている。 （４）このエントリのアドレスタグ部とデータタグ部が
障害発生後、最後に実行された命令である。例えば、エ
ントリ番号“２”のエントリのアドレスタグ部とデータ
タグ部が障害発生後、最後に実行された命令である。

【００１４】（５）以降、アカウント情報に格納されて
いる値のエントリ番号をたどりながら、その値に一致す
るアカウント情報を見つけることにより、ＣＰＵが実行
した命令をさかのぼることが可能となる。例えば、エン
トリ番号“２”のアカウント情報の値“１”によりエン
トリ番号“１”のエントリにさかのぼり、エントリ番号
“１”のアカウント情報の値“０”によりエントリ番号
“０”のエントリにさかのぼることができる。そして、
エントリ番号“０”のアカウント情報の値“ＦＦＦＦ”
によりエントリ番号“０”のエントリが最も古いエント
リであることを知ることができる。

【００１５】

【発明の効果】以上説明したように、本発明のキャッシ
ュを用いたＣＰＵトレース装置によれば、実メモリより
高速なアクセスが可能なキャッシュメモリに格納される
データについてＣＰＵトレースを行なうようにしたの
で、ＣＰＵをシミュレートするための特殊なハードウェ
アを用いず、ＣＰＵの実行速度に影響を与えることな
く、キャッシュメモリに一部の機能追加をするだけで安
価にＣＰＵトレース機能を実現することが可能となる。

【図面の簡単な説明】

【図１】本発明のキャッシュを用いたＣＰＵトレース装
置の一実施例のブロック図である。

【図２】インサーキットエミュレータを用いた命令トレ
ース装置の構成図である。

【図３】ソフトウェアによる命令トレース方法の説明図
である。

【図４】キャッシュメモリと実メモリの詳細の説明図で
ある。

【図５】本発明におけるキャッシュ制御手順を説明する
フローチャートである。

【符号の説明】

１ バスライン ２ ＣＰＵ ３ 制御回路 ４ キャッシュメモリ ５ 実メモリ ３１ 停止回路 ３２ データ読込み回路 ４１ アカウント情報格納領域

Claims (1)

【特許請求の範囲】
1. 【請求項１】 メモリからキャッシュメモリ上に転記さ
   れたデータの実行順序を示すアカウント情報を格納する
   ため、当該キャッシュメモリ内に設けられたアカウント
   情報格納領域と、 前記キャッシュメモリに対するデータの書き込み及び読
   み出しの機能を停止する停止回路と、 当該停止回路による停止時点に前記キャッシュメモリに
   格納されているデータを読み出し、前記メモリに転送す
   るデータ読込み回路とから成ることを特徴とするキャッ
   シュを用いたＣＰＵトレース装置。