JPH06161874A

JPH06161874A - 共用メモリ制御システム

Info

Publication number: JPH06161874A
Application number: JP33812792A
Authority: JP
Inventors: Yoshiaki Mori; 善昭森
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1992-11-25
Filing date: 1992-11-25
Publication date: 1994-06-10

Abstract

(57)【要約】【目的】処理性能及び信頼性を向上させる。【構成】アドレスマスク部１１Ａ，１１Ｂはプロセッ
サ１６Ａ，１６Ｂがセットしたアドレスマスクパターン
で、アドレスバス１０１Ａ，１０１Ｂ上のアドレスの指
定されたビットをマスクしてアドレス比較部１２Ａ，１
２Ｂに出力する。アドレス比較部１２Ａ，１２Ｂはアド
レスマスク部１１Ａ，１１Ｂでマスクされたアドレスを
比較し、それらアドレスの一致／不一致を検出してアク
セス許可判断部１３Ａ，１３Ｂに出力する。アクセス許
可判断部１３Ａ，１３Ｂは他のプロセッサ１６Ｂ，１６
Ａから出力される内部占有信号１０４Ｂ，１０４Ａ及び
メモリ占有信号１０６Ｂ，１０６Ａと、アドレス比較部
１２Ａ，１２Ｂの比較結果と、プロセッサ１６Ａ，１６
Ｂからのアクセス命令種類１０８Ａ，１０８Ｂとから共
用メモリ１４Ａ，１４Ｂへのアクセスの許可／不許可を
判定する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は共用メモリ制御システム
に関し、特に複数の中央処理装置または周辺処理装置な
ど独立した動作をする処理装置から共通のデータとして
アクセスされる共用メモリのアクセス競合制御に関す
る。

【０００２】

【従来の技術】従来、複数のプロセッサから同一情報と
して参照される共用メモリにおいては、１つのプロセッ
サからの内容更新中に他のプロセッサがデータを参照す
ることがないように、アクセスが行われる際にメモリ全
体の占有が行われている。これによって、他のプロセッ
サから共用メモリへのアクセスを禁止し、共用メモリに
対する排他制御を行っている。

【０００３】この共用メモリに対するアクセス競合に伴
って発生する待ち時間の発生頻度はアクセスが頻繁に行
われれば行われるほど多くなり、それに伴って処理性能
を低下させることになる。このため、アクセス競合に伴
う待ち時間を短縮する方法が幾つか提案されている。

【０００４】例えば、共用メモリのアドレスを高位アド
レスと低位アドレスとに分割して共用メモリを高位アド
レスでページングし、各ページ毎に排他制御を行う方法
がある。この種の方法としては特開昭６１−１９６３４
７号公報に開示された技術や、特開昭６１−１９６３５
５号公報に開示された技術などがある。

【０００５】

【発明が解決しようとする課題】上述した従来の共用メ
モリ制御方法では、１つのプロセッサからの内容更新中
に他のプロセッサが共用メモリのデータを参照すること
がないように、アクセスが行われる際にメモリ全体を占
有することで他のプロセッサから共用メモリへのアクセ
スを禁止しているが、この方法で共用メモリに対する排
他制御を行った場合にはアクセス競合が発生したときに
待ち合わせが生じ、処理性能の低下を招いている。

【０００６】これに対して、上述の特開昭６１−１９６
３４７号公報などに開示された技術では、共用メモリの
アドレスを高位アドレスと低位アドレスとに分割して共
用メモリを高位アドレスでページングし、各ページ毎に
排他制御を行っているので、アクセス競合が発生したア
クセス各々のアクセス対象が異なるページであれば、そ
れらのアクセスが待ち合わせを生じることなく共用メモ
リに対してアクセスすることが可能となる。これによっ
て処理性能の向上を図ることができる。

【０００７】しかしながら、共用メモリが高位アドレス
と低位アドレスとに分割して構成された場合、分割され
る共用メモリの領域、すなわち１頁当たりの容量が固定
となり、その範囲でのみの排他制御が行われることにな
る。

【０００８】このようなハードウェア構成をとった場
合、例えば複数の周辺処理装置から参照される共用メモ
リでは制御に使用される領域が各ページ毎に排他制御さ
れるため、たとえアクセスを排他的に処理する必要のな
いものでも同一ページ内のデータに関してはアクセス競
合による待ち時間が発生する。

【０００９】また、共用メモリ内には必ずしも周辺処理
装置に接続されたデバイスに関する情報だけでなく、上
位装置に関する情報なども格納される場合がある。この
場合、異なる上位装置に関するデータに対するアクセス
の競合を避けるために、ページ当たりの容量に合わせて
共用メモリのマップを決定するなどしなければならず、
幾つかの制限を受けることになる。

【００１０】さらに、多くの場合、共用メモリは各プロ
セッサ毎に同一アドレスを有するメモリを持つことで物
理的に構成され、特定アドレスにデータを書込むときに
は該データを同時に複数のメモリに書込むことで実現さ
れることが多い。このとき、複数のメモリのうちの１つ
で障害が発生すると、そのメモリの内容を保証すること
ができない。

【００１１】そのため、メモリの占有を解除せずに異常
の発生したメモリに対応するプロセッサによるメモリの
使用を禁止させ、該プロセッサが保証できないデータを
使用して異常動作するのを防ぐことがある。

【００１２】高位アドレスでページングして排他制御を
した場合、１つのプロセッサが使用中のページ以外は常
に他のプロセッサからアクセス可能であるが、アクセス
を禁止されるページが一定せずに常時変化しているの
で、メモリ障害時にその障害が発生したメモリへの他の
プロセッサによるアクセスを禁止することができない。

【００１３】さらにまた、これらの共用メモリへのアク
セスは実際のアクセスを行う前にメモリを占有し、つま
り他のプロセッサからのアクセスに対してロックをか
け、その占有が成功した時点でアドレスを指定して共用
メモリのアクセスを行うことになる。

【００１４】上述した一連の処理は他のプロセッサから
アクセスされることのないローカルなメモリのように、
アドレスを指定してアクセスするだけの単純なアクセス
に比較して、プロセッサ上で動作するプログラムには複
数の命令の組み合わせによる煩雑な処理が必要である。

【００１５】この煩雑な処理によって生じるオーバヘッ
ドにはアクセス競合による待ち時間と同じ時間あるいは
それ以上の時間が費やされることになり、性能の低下を
招くという問題がある。

【００１６】

【課題を解決するための手段】本発明による共用メモリ
制御システムは、第１及び第２のプロセッサによって共
通にアクセスされる共用メモリと、前記第１及び第２の
プロセッサ各々の前記共用メモリへのアクセスアドレス
を比較する比較手段を含み、前記比較手段が不一致を検
出したときに前記第１及び第２のプロセッサによる前記
共用メモリへの同時アクセスを許可する共用メモリ制御
システムであって、前記第１及び第２のプロセッサ各々
に対応して設けられ、前記共用メモリをアクセスする命
令の内容に応じて自プロセッサが前記共用メモリをアク
セス中であることを示す内部占有信号を出力する出力手
段と、前記第１及び第２のプロセッサ各々に対応して設
けられ、前記内部占有信号の出力状態と前記比較手段の
比較結果とに応じて前記共用メモリへのアクセスが可能
か否かを判定する判定手段とを備えている。

【００１７】

【実施例】次に、本発明の一実施例について図面を参照
して説明する。

【００１８】図１は本発明の一実施例の構成を示すブロ
ック図である。図において、本発明の一実施例による共
用メモリ制御システムは各々プロセッサ１６Ａ，１６Ｂ
を含むＡ系及びＢ系のシステムからなっている。

【００１９】これらＡ系及びＢ系のシステムでは各プロ
セッサ１６Ａ，１６Ｂ対応に設けられたメモリ１４Ａ，
１４Ｂの同一アドレスに同一データを書込むことによっ
て共用メモリが実現されている。

【００２０】アドレスマスク部１１Ａ，１１Ｂは信号線
１０５Ａ，１０５Ｂを通して２つのプロセッサ１６Ａ，
１６Ｂがセットしたアドレスマスクパターンで、プロセ
ッサ１６Ａ，１６Ｂがアドレスバス１０１Ａ，１０１Ｂ
上にセットした２つのアドレスの指定されたビットをマ
スクしてアドレス比較部１２Ａ，１２Ｂに出力する。

【００２１】アドレス比較部１２Ａ，１２Ｂはアドレス
マスク部１１Ａ，１１Ｂで指定されたビットがマスクさ
れたアドレスバス１０１Ａ，１０１Ｂ上のアドレス同士
を互いに比較し、それらアドレスの一致／不一致を検出
してアクセス許可判断部１３Ａ，１３Ｂに出力する。

【００２２】アクセス許可判断部１３Ａ，１３Ｂは他の
プロセッサ１６Ｂ，１６Ａから出力される内部占有信号
１０４Ｂ，１０４Ａ及びメモリ占有信号１０６Ｂ，１０
６Ａと、アドレス比較部１２Ａ，１２Ｂの比較結果と、
プロセッサ１６Ａ，１６Ｂからのアクセス命令種類１０
８Ａ，１０８Ｂとから共用メモリ１４Ａ，１４Ｂへのア
クセスの許可／不許可を判定する。

【００２３】ここで、内部占有信号１０４Ａ，１０４Ｂ
は自プロセッサが共用メモリをアクセス中であることを
示す信号であり、メモリ占有信号１０６Ａ，１０６Ｂは
メモリ１４Ａ，１４Ｂ全体を占有して他のプロセッサ１
６Ｂ，１６Ａからのアクセスを禁止していることを通知
する信号である。

【００２４】アクセス許可判断部１３Ａ，１３Ｂは共用
メモリ１４Ａ，１４Ｂへのアクセスを許可と判定する
と、アクセス許可信号１０３Ａ，１０３Ｂをメモリ１４
Ａ，１４Ｂとクロック信号生成部（ＣＬＫ）１５Ａ，１
５Ｂとプロセッサ１６Ａ，１６Ｂとに夫々出力するとと
もに、アクセス許可信号１０９Ａ，１０９Ｂを他のプロ
セッサ１６Ｂ，１６Ａ側に出力する。

【００２５】クロック信号生成部１５Ａ，１５Ｂはプロ
セッサ１６Ａ，１６Ｂの動作クロックを発生するための
発信器である。プロセッサ１６Ａ，１６Ｂはクロック信
号生成部１５Ａ，１５Ｂで発生されるクロック信号１０
７Ａ，１０７Ｂで命令を実行する。尚、クロック信号生
成部１５Ａ，１５Ｂはアクセス許可判断部１３Ａ，１３
Ｂの出力であるアクセス許可信号１０３Ａ，１０３Ｂ，
１０９Ａ，１０９Ｂがリセットされているとき、クロッ
ク信号１０７Ａ，１０７Ｂの生成を一時停止することが
できるように構成されている。

【００２６】本実施例の共用メモリではデータの書込み
の際に、アクセスする共用メモリのアドレスをアドレス
バス１０１Ａ，１０１Ｂにセットし、データをデータバ
ス１０２Ａ，１０２Ｂにセットすることによって、アク
セス許可判断部１３Ａ，１３Ｂからアクセス許可信号１
０３Ａ，１０３Ｂが出力されたときに２つのメモリ１４
Ａ，１４Ｂに書込みが行われる。

【００２７】通常の共用メモリ内のデータの読出しの際
にはＡ系及びＢ系のシステムにおいて夫々自系のメモリ
１４Ａ，１４Ｂからのみデータを読出すようになってい
る。そのため、共用メモリの占有を行わずにデータを読
出すことも可能である。この場合、共用メモリにおいて
アクセス競合は発生しない。

【００２８】本実施例では共用メモリを使用するため
に、（１）アドレスマスク部１１Ａ，１１Ｂへのマスクパタ
ーン設定命令（２）他のプロセッサ１６Ｂ，１６Ａのメモリ１４Ｂ，
１４Ａから自系メモリ１４Ａ，１４Ｂへのコピー命令（３）共用メモリを占有しない状態でのデータ読出し命
令（４）共用メモリを占有した状態でのデータ読出し命令（５）データ書込み命令（６）データ内容の更新命令（データ読出し＋データ書
込み）（７）共用メモリの占有命令の７種類の命令がプロセッサ１６Ａ，１６Ｂに用意され
ている。

【００２９】ここで、共用メモリへのアクセス命令は１
命令（１ステップ）で行われ、アクセスするアドレスは
予めレジスタ（図示せず）などにセットされているもの
とする。

【００３０】次に、上記の各命令における動作について
図１を用いて説明する。尚、説明の便宜上、図１のプロ
セッサ１６Ａ側（Ａ系のシステム）で各命令を実行した
場合を想定して説明する。また、説明は省略している
が、プロセッサ１６Ｂ側（Ｂ系のシステム）でもプロセ
ッサ１６Ａ側とプロセッサ１６Ｂ側とが逆になるだけで
実質的な動作は同じである。

【００３１】さらに、以下の説明ではアドレスバス１０
１Ａ，１０１Ｂ上のアドレスを比較する場合、実際には
アドレスマスク部１１Ａ，１１Ｂの出力値、つまり与え
られたマスクパターンでマスクされたアドレス値が比較
されるものとする。

【００３２】まず、（１）のアドレスマスク部１１Ａ，
１１Ｂへのマスクパターン設定命令が実行される場合、
この命令の実行によってアドレスマスク部１１ａ，１１
Ｂにプロセッサ１６Ａ，１６Ｂから信号線１０５Ａ，１
０５Ｂを通してアドレスマスクパターンが設定されるの
である。

【００３３】アドレスマスク部１１ａ，１１Ｂではこの
命令によってアドレスマスクパターンが再設定されるま
で、設定されたマスクパターンが２つのアドレスバス１
０１Ａ，１０１Ｂ上の共用メモリアドレスに論理積（Ａ
ＮＤ）されて出力される。この出力値はアドレス比較部
１２Ａ，１２Ｂの入力として使用される。

【００３４】すなわち、例えばアクセスする共用メモリ
アドレスを含む２５６ワード単位に排他制御を行う場合
にはマスクパターンの下位８ビットを“０”に設定し、
それ以外を“１”に設定することで、プログラムによっ
て排他制御を行う範囲を指定することができる。

【００３５】次に、（２）の他のプロセッサ１６Ｂ，１
６Ａのメモリ１４Ｂ，１４Ａから自系のメモリ１４Ａ，
１４Ｂへのコピー命令は、一方のプロセッサ１６Ａ側の
電源が投入された場合、あるいはメモリ１４Ａ自身の障
害などによって２つのメモリ１４Ａ，１４Ｂの内容の一
致が保証できない場合などに使用される。

【００３６】これらの場合、上記のコピー命令を実行
し、他のメモリ１４Ｂの内容を読出して自系のメモリ１
４Ａの内容を保証するようにしなければならない。この
コピー命令は以下のように動作することで実現される。
尚、このコピー命令実行時の動作のフローチャートを図
２に示す。

【００３７】プロセッサ１６Ａはアクセスする共用メモ
リのアドレスをアドレスバス１０１Ａにセットするとと
もに（図２ステップ２１）、内部占有信号１０４Ａに
“１”をセットし、アクセス命令種類１０８Ａで他系の
メモリ１４Ｂからのデータの読出しであること（‘Ｍａ
ｔｅＲｅａｄ’）を両系のアクセス許可判断部１３
Ａ，１３Ｂに通知する（図２ステップ２２）。

【００３８】プロセッサ１６Ｂ側のアクセス許可判断部
１３Ｂはプロセッサ１６Ｂからの内部占有信号１０４Ｂ
がセットされていなければ（図２ステップ２３）、アク
セス許可信号１０３Ｂ，１０９Ｂに“１”をセットする
（図２ステップ２４）。

【００３９】プロセッサ１６Ｂ側のメモリ１４Ｂはアク
セス許可信号１０３Ｂを受取ると、プロセッサ１６Ａ側
のデータバス１０２Ａに指定されたアドレスの内容をセ
ットする（図２ステップ２５）。

【００４０】プロセッサ１６Ａは内部占有信号１０４Ａ
をリセットすることなく、アクセス命令種類１０８Ａで
共用メモリへのデータの書込みであること（‘Ｗｒｉｔ
ｅ’）をアクセス許可判断部１３Ａに通知し、データバ
ス１０２Ａ上のデータを共用メモリに書込む（図２ステ
ップ２６）。

【００４１】この書込み動作は通常の共用メモリへのデ
ータの書込み動作と同様に、プロセッサ１６Ａ側及びプ
ロセッサ１６Ｂ側双方のメモリ１４Ａ，１４Ｂに書込ま
れる。上述したプロセッサ１６Ｂ側のメモリ１４Ｂから
のデータの読出し、プロセッサ１６Ａ側及びプロセッサ
１６Ｂ側双方のメモリ１４Ａ，１４Ｂへのデータの書込
みからなる一連の動作が完了すると、プロセッサ１６Ａ
は内部占有信号１０４Ａをリセットする（図２ステップ
２７）。

【００４２】一方、プロセッサ１６Ｂ側のアクセス許可
判断部１３Ｂはプロセッサ１６Ｂからの内部占有信号１
０４Ｂがセットされていると（図２ステップ２３）、ア
ドレス比較部１２Ｂでプロセッサ１６Ａ側及びプロセッ
サ１６Ｂ側双方のアドレスバス１０１Ａ，１０１Ｂ上の
アドレスを比較する（図２ステップ２８）。この比較結
果が不一致であれば、アクセス競合が発生しなかったも
のとして上述のステップ２４〜２７の処理を行う。

【００４３】この比較結果が一致であれば、アクセス許
可判断部１３Ｂはアクセス競合が発生したものとしてア
クセス許可信号１０３Ｂ，１０９Ｂをリセットする（図
２ステップ２９）。

【００４４】プロセッサ１６Ａはアクセス許可判断部１
３Ｂからのアクセス許可信号１０９Ｂがリセットされる
と、共用メモリへのアクセスに失敗したものと解釈し、
必要な回数または一定時間再試行するか、あるいはクロ
ック信号生成部１５Ａによってクロック信号１０７Ａの
生成が一時停止される（図２ステップ３０）。

【００４５】（３）の共用メモリを占有しない状態での
データ読出し命令は、厳密なアクセス競合を意識する必
要のない、単に参照するだけのデータの読出しを行う場
合に使用される。

【００４６】この場合、上記のデータ読出し命令では共
用メモリの占有が行われないので、アクセス競合による
待ち時間を全く発生させずにデータを読出すことができ
る。このデータ読出し命令は以下のように動作すること
で実現される。尚、このデータ読出し命令実行時の動作
のフローチャートを図３に示す。

【００４７】プロセッサ１６Ａはアクセスする共用メモ
リのアドレスをアドレスバス１０１Ａにセットするとと
もに（図３ステップ３１）、アクセス命令種類１０８Ａ
でメモリ１４Ａを占有しない状態でのメモリ１４Ａから
のデータの読出しであること［‘Ｒｅａｄ（ｎｏｔＬ
ｏｃｋ）’］をアクセス許可判断部１３Ａに通知する
（図３ステップ３２）。

【００４８】プロセッサ１６Ａ側のアクセス許可判断部
１３Ａはプロセッサ１６Ｂからのメモリ占有信号１０６
Ｂだけをチェックし（図３ステップ３３）、メモリ占有
信号１０６Ｂがセットされていなければ、アクセス許可
信号１０３Ａに“１”をセットする（図３ステップ３
４）。

【００４９】プロセッサ１６Ａ側のメモリ１４Ａはアク
セス許可信号１０３Ａを受取ると、指定されたアドレス
の内容をプロセッサ１６Ａ側のデータバス１０２Ａにセ
ットする（図３ステップ３５）。

【００５０】このデータ読出し命令においては、プロセ
ッサ１６Ｂ側の内部占有信号１０４Ｂをチェックしない
ため、プロセッサ１６Ｂがプロセッサ１６Ａ側のメモリ
１４Ａを占有している場合以外はアクセス競合が発生せ
ず、比較的単純な処理で完了する。

【００５１】但し、メモリ占有信号１０６Ｂがセットさ
れていた場合には（図３ステップ３３）、アクセス許可
判断部１３Ａはアクセス競合が発生したものとしてアク
セス許可信号１０３Ａをリセットする（図３ステップ３
６）。

【００５２】プロセッサ１６Ａはアクセス許可判断部１
３Ａからのアクセス許可信号１０３Ａがリセットされる
と、共用メモリへのアクセスに失敗したものと解釈し、
必要な回数または一定時間再試行するか、あるいはクロ
ック信号生成部１５Ａによってクロック信号１０７Ａの
生成が一時停止される（図３ステップ３７）。

【００５３】（４）の共用メモリを占有した状態でのデ
ータ読出し命令は、更新直前の旧データの読出しを排除
する場合に使用される。通常、共用メモリからのデータ
の読出しは共用メモリからデータを読出したタイミング
で他のプロセッサからデータ内容を変更されることによ
って実質的に旧データとなった内容を参照しないように
アクセスをロックし、データの読出しと同時にデータが
更新されることがないように制御される。

【００５４】上記のデータ読出し命令はこのような制御
を行うための命令であり、以下のように動作することで
実現される。尚、このデータ読出し命令実行時の動作の
フローチャートを図４に示す。

【００５５】プロセッサ１６Ａはアクセスする共用メモ
リのアドレスをアドレスバス１０１Ａにセットするとと
もに（図４ステップ４１）、内部占有信号１０４Ａに
“１”をセットし、アクセス命令種類１０８Ａでメモリ
１４Ａからのデータの読出しであること［‘Ｒｅａｄ
（Ｌｏｃｋ）’］をアクセス許可判断部１３Ａに通知す
る（図４ステップ４２）。

【００５６】プロセッサ１６Ａ側のアクセス許可判断部
１３Ａはプロセッサ１６Ｂからの内部占有信号１０４Ｂ
がセットされていなければ（図４ステップ４３）、プロ
セッサ１６Ｂからのメモリ占有信号１０６Ｂがセットさ
れていないことをチェックする（図４ステップ４４）。

【００５７】アクセス許可判断部１３Ａはプロセッサ１
６Ｂからの内部占有信号１０４Ｂ及びメモリ占有信号１
０６Ｂがいずれもセットされていなければ、アクセス許
可信号１０３Ａに“１”をセットする（図４ステップ４
５）。

【００５８】プロセッサ１６Ａ側のメモリ１４Ａはアク
セス許可信号１０３Ａを受取ると、指定されたアドレス
の内容をプロセッサ１６Ａ側のデータバス１０２Ａにセ
ットする（図４ステップ４６）。その後に、プロセッサ
１６Ａは内部占有信号１０４Ａをリセットする（図４ス
テップ４７）。

【００５９】一方、プロセッサ１６Ａ側のアクセス許可
判断部１３Ａはプロセッサ１６Ｂからの内部占有信号１
０４Ｂがセットされていると（図４ステップ４３）、ア
ドレス比較部１２Ａでプロセッサ１６Ａ側及びプロセッ
サ１６Ｂ側双方のアドレスバス１０１Ａ，１０１Ｂ上の
アドレスを比較する（図４ステップ４８）。この比較結
果が不一致であれば、アクセス競合が発生しなかったも
のとして上述のステップ４４〜４７の処理を行う。

【００６０】この比較結果が一致であれば、アクセス許
可判断部１３Ａはアクセス競合が発生したものとしてア
クセス許可信号１０３Ａをリセットする（図４ステップ
４９）。プロセッサ１６Ａはアクセス許可判断部１３Ａ
からのアクセス許可信号１０３Ａがリセットされると、
共用メモリへのアクセスに失敗したものと解釈し、必要
な回数または一定時間再試行するか、あるいはクロック
信号生成部１５Ａによってクロック信号１０７Ａの生成
が一時停止される（図４ステップ５０）。

【００６１】（５）のデータ書込み命令は、データの不
正更新を排除する場合に使用される。通常、共用メモリ
へのデータの書込みは共用メモリにデータを書込んだタ
イミングで他のプロセッサからデータを書込むことによ
ってデータが不正に更新されないように、アクセス競合
が発生したときにアクセスをロックし、データの書込み
を禁止するように制御される。

【００６２】上記のデータ書込み命令はこのような制御
を行うための命令であり、以下のように動作することで
実現される。尚、このデータ書込み命令実行時の動作の
フローチャートを図５に示す。

【００６３】プロセッサ１６Ａはアクセスする共用メモ
リのアドレスをアドレスバス１０１Ａにセットするとと
もに、共用メモリに書込むデータをデータバス１０２Ａ
にセットする（図５ステップ５１）。このとき、プロセ
ッサ１６Ａは内部占有信号１０４Ａに“１”をセット
し、アクセス命令種類１０８Ａで共用メモリへのデータ
の書込みであること［‘Ｗｒｉｔｅ’］をアクセス許可
判断部１３Ａに通知する（図５ステップ５２）。

【００６４】プロセッサ１６Ａ側のアクセス許可判断部
１３Ａはプロセッサ１６Ｂからの内部占有信号１０４Ｂ
がセットされていなければ（図５ステップ５３）、プロ
セッサ１６Ｂからのメモリ占有信号１０６Ｂがセットさ
れていないことをチェックする（図５ステップ５４）。

【００６５】アクセス許可判断部１３Ａはプロセッサ１
６Ｂからの内部占有信号１０４Ｂ及びメモリ占有信号１
０６Ｂがいずれもセットされていなければ、アクセス許
可信号１０３Ａに“１”をセットする（図５ステップ５
５）。

【００６６】プロセッサ１６Ａ側のメモリ１４Ａ及びプ
ロセッサ１６Ｂ側のメモリ１４Ｂはアクセス許可信号１
０３Ａを受取ると、プロセッサ１６Ａ側のデータバス１
０２Ａの内容を取込み、指定されたアドレスにその内容
を格納する（図５ステップ５６）。その後に、プロセッ
サ１６Ａは内部占有信号１０４Ａをリセットする（図５
ステップ５７）。

【００６７】一方、プロセッサ１６Ａ側のアクセス許可
判断部１３Ａはプロセッサ１６Ｂからの内部占有信号１
０４Ｂがセットされていると（図５ステップ５３）、ア
ドレス比較部１２Ａでプロセッサ１６Ａ側及びプロセッ
サ１６Ｂ側双方のアドレスバス１０１Ａ，１０１Ｂ上の
アドレスを比較する（図５ステップ５８）。この比較結
果が不一致であれば、アクセス競合が発生しなかったも
のとして上述のステップ５４〜５７の処理を行う。

【００６８】この比較結果が一致であれば、アクセス許
可判断部１３Ａはアクセス競合が発生したものとしてア
クセス許可信号１０３Ａをリセットする（図５ステップ
５９）。プロセッサ１６Ａはアクセス許可判断部１３Ａ
からのアクセス許可信号１０３Ａがリセットされると、
共用メモリへのアクセスに失敗したものと解釈し、必要
な回数または一定時間再試行するか、あるいはクロック
信号生成部１５Ａによってクロック信号１０７Ａの生成
が一時停止される（図５ステップ６０）。

【００６９】（６）のデータ内容の更新命令は、データ
読出しとデータ書込みとの組み合わせである。この場
合、共用メモリのデータを読出してからそのデータを共
用メモリに書込むまでの間に他のプロセッサからデータ
の書込みが実行されると、更新以前のデータを更新して
このデータで後から書込まれたデータを不正に上書きし
てしまうことになる。そこで、共用メモリのデータを読
出してからそのデータを共用メモリに書込むまでの間、
他のプロセッサがデータを更新しないようにアクセスを
ロックし、データの書込みを禁止するように制御する必
要がある。

【００７０】上記のデータ内容の更新命令はこのような
制御を行うための命令であり、以下のように動作するこ
とで実現される。尚、このデータ内容の更新命令実行時
の動作のフローチャートを図６に示す。

【００７１】プロセッサ１６Ａはアクセスする共用メモ
リのアドレスをアドレスバス１０１Ａにセットするとと
もに（図６ステップ６１）、内部占有信号１０４Ａに
“１”をセットし、アクセス命令種類１０８Ａで共用メ
モリからのデータの読出しであること［‘Ｒｅａｄ’］
をアクセス許可判断部１３Ａに通知する（図６ステップ
６２）。

【００７２】プロセッサ１６Ａ側のアクセス許可判断部
１３Ａはプロセッサ１６Ｂからの内部占有信号１０４Ｂ
がセットされていなければ（図６ステップ６３）、プロ
セッサ１６Ｂからのメモリ占有信号１０６Ｂがセットさ
れていないことをチェックする（図６ステップ６４）。

【００７３】アクセス許可判断部１３Ａはプロセッサ１
６Ｂからの内部占有信号１０４Ｂ及びメモリ占有信号１
０６Ｂがいずれもセットされていなければ、アクセス許
可信号１０３Ａに“１”をセットする（図６ステップ６
５）。

【００７４】プロセッサ１６Ａ側のメモリ１４Ａはアク
セス許可信号１０３Ａを受取ると、指定されたアドレス
の内容をプロセッサ１６Ａ側のデータバス１０２Ａにセ
ットする（図６ステップ６６）。その後に、プロセッサ
１６Ａはデータバス１０２Ａ上のデータを読出し、その
データの内容を更新して再度データバス１０２Ａ上にセ
ットする（図６ステップ６７）。

【００７５】次に、プロセッサ１６Ａはアクセス命令種
類１０８Ａで共用メモリへのデータの書込みであること
［‘Ｗｒｉｔｅ’］をアクセス許可判断部１３Ａに通知
する。これにより、アクセス許可判断部１３Ａは書込み
指示（図示せず）を出力するので、プロセッサ１６Ａ側
のメモリ１４Ａ及びプロセッサ１６Ｂ側のメモリ１４Ｂ
はプロセッサ１６Ａ側のデータバス１０２Ａの内容を取
込み、指定されたアドレスにその内容を格納する（図６
ステップ６８）。上述した一連の処理が完了すると、プ
ロセッサ１６Ａは内部占有信号１０４Ａをリセットする
（図６ステップ６９）。

【００７６】一方、プロセッサ１６Ａ側のアクセス許可
判断部１３Ａはプロセッサ１６Ｂからの内部占有信号１
０４Ｂがセットされていると（図６ステップ６３）、ア
ドレス比較部１２Ａでプロセッサ１６Ａ側及びプロセッ
サ１６Ｂ側双方のアドレスバス１０１Ａ，１０１Ｂ上の
アドレスを比較する（図６ステップ７０）。この比較結
果が不一致であれば、アクセス競合が発生しなかったも
のとして上述のステップ６４〜６９の処理を行う。

【００７７】この比較結果が一致であれば、アクセス許
可判断部１３Ａはアクセス競合が発生したものとしてア
クセス許可信号１０３Ａをリセットする（図６ステップ
７１）。プロセッサ１６Ａはアクセス許可判断部１３Ａ
からのアクセス許可信号１０３Ａがリセットされると、
共用メモリへのアクセスに失敗したものと解釈し、必要
な回数または一定時間再試行するか、あるいはクロック
信号生成部１５Ａによってクロック信号１０７Ａの生成
が一時停止される（図６ステップ７２）。

【００７８】（７）の共用メモリの占有命令はメモリ占
有信号１０６Ａ，１０６Ｂのセット／リセットを行うの
みである。この命令によってメモリ占有信号１０６Ａ，
１０６Ｂがセットされているときは、プロセッサ１６
Ａ，１６Ｂがアクセス中でなくとも共用メモリへのアク
セス命令実行中と同じように、他のプロセッサ１６Ｂ，
１６Ａの共用メモリへのアクセスを禁止することができ
る。

【００７９】よって、上記の命令は共用メモリのアクセ
スに同期しない一定期間、他のプロセッサ１６Ｂ，１６
Ａに対して共用メモリへのアクセスを禁止する場合など
に使用される。

【００８０】次に、上述した（１）〜（７）の命令の実
行時にアクセス競合が発生した場合の処理について説明
する。この場合、アクセス許可判断部１３Ａ，１３Ｂに
は、自プロセッサ１６Ａ，１６Ｂが実行しようとする共用
メモリへのアクセスの種類を示すアクセス命令種類１０
８Ａ，１０８Ｂアドレス比較部１２Ａ，１２Ｂによる各プロセッサ１
６Ａ，１６Ｂのアドレスバス１０１Ａ，１０１Ｂの比較
結果他のプロセッサ１６Ｂ，１６Ａの内部占有信号１０４
Ｂ，１０４Ａ他のプロセッサ１６Ｂ，１６Ａのメモリ占有信号１０
６Ｂ，１０６Ａ他のプロセッサ１６Ｂ，１６Ａが実行しようとする共
用メモリへのアクセスの種類を示すアクセス命令種類１
０８Ｂ，１０８Ａ自プロセッサ１６Ａ，１６Ｂの内部占有信号１０４
Ａ，１０４Ｂという入力情報が与えられる。

【００８１】上記の入力情報のうち，に関しては他
系のメモリ１４Ｂ，１４Ａからの読出しのときにのみ使
用される。この２つの信号は他系のメモリ１４Ｂ，１４
Ａからデータを読出す時に他系側のアクセス許可判断部
１３Ｂ，１３Ａでアクセスの可否を判断させるためのも
のである。

【００８２】また、この２つの信号は通常の共用メモリ
の読出し／書込みの際に使用されることはない。他系の
メモリ１４Ｂ，１４Ａからデータを読出す場合、の入
力情報をの入力情報に、またの入力情報をの入力
情報に置き換えて考える。

【００８３】プロセッサ１６Ａ側のアクセス許可判断部
１３Ａは以下の条件１）を満足し、かつ条件２）または
条件３）のいずれかを満足しているときにアクセス許可
信号１０３Ａをセットする。条件１）プロセッサ１６Ｂのメモリ占有信号１０６Ｂが
リセットされている。条件２）プロセッサ１６Ｂの内部占有信号１０４Ｂがリ
セットされている。条件３）アドレス比較部１２Ａの比較結果が不一致を示
している。

【００８４】本実施例ではプロセッサ１６Ｂのメモリ占
有信号１０６Ｂをプロセッサ１６Ａが直接見ることが可
能であるので、プロセッサ１６Ａは共用メモリに対する
アクセス命令の実行後にこの信号をチェックし、この信
号がセットされている場合には共用メモリへのアクセス
に失敗したものと解釈する。

【００８５】これは、例えばプロセッサ１６Ｂ側で共用
メモリへのデータの書込みをしたときに障害が発生し、
プロセッサ１６Ａ側のメモリ１４Ａの内容が保証できな
いようなときにセットされる。

【００８６】すなわち、プロセッサ１６Ａ側のメモリ１
４Ａ内の不良データによる異常動作を防止するような場
合、あるいはプロセッサ１６Ｂが共用メモリのアクセス
と非同期に、ある特定の処理が完了するまでプロセッサ
１６Ａが共用メモリにアクセスすることを禁止したい場
合などに使用される。

【００８７】また、プロセッサ１６Ｂのメモリ占有信号
１０６Ｂがリセットされているときでも、プロセッサ１
６Ｂの内部占有信号１０４Ｂとアドレス比較部１２Ａの
出力（一致しているときは“１”）との論理和（ＯＲ）
が“１”のとき、つまりプロセッサ１６Ａがアクセスし
ようとしているエリアと同じエリアにプロセッサ１６Ｂ
がアクセスしているときにはアクセス許可信号１０３Ａ
をリセットする。

【００８８】このアクセス許可信号１０３Ａをプロセッ
サ１６Ａが直接見ることが可能であるので、メモリ占有
信号１０６Ｂの場合と同様に、プロセッサ１６Ａは共用
メモリに対するアクセス命令の実行後にこの信号をチェ
ックし、この信号がセットされている場合には共用メモ
リへのアクセスに失敗したものと解釈する。

【００８９】そのため、プロセッサ１６Ａ，１６Ｂ上で
動作するプログラムは共用メモリのアクセスを行う際
に、予めメモリ１４Ａ，１４Ｂを占有（アクセスロッ
ク）してからアクセスを開始するのではなく、アクセス
後に成功／不成功を判断し、アクセスが不成功のときだ
け必要な回数または一定時間、再試行することになって
いる。

【００９０】また、プロセッサ１６Ａがアクセスしよう
としている領域と同じ領域にプロセッサ１６Ｂがアクセ
スしているときにはアクセス許可信号１０３Ａがリセッ
トされるが、この時間はプロセッサ１６Ｂが共用メモリ
にアクセスしている間だけなので、短時間の後に解除さ
れ、アクセス許可信号１０３Ａをセットできるようにな
る。

【００９１】本実施例ではこのアクセス許可信号１０３
Ａをクロック信号生成部１５Ａに入力し、アクセス許可
信号１０３Ａがリセットされているとき、つまり共用メ
モリへのアクセスが禁止されている期間中（但し、メモ
リ占有信号１０６Ｂが“１”になっているときを除く）
はプロセッサ１６Ａの動作クロックを一時停止させるよ
うになっている。

【００９２】アクセス許可信号１０３Ａがセットされた
とき、メモリ１４Ａへのアクセスが実行可能になるとと
もに、プロセッサ１６Ａの動作クロックが動作を再開す
るようになっている。よって、プロセッサ１６Ｂの共用
メモリへのアクセスとの競合が発生しても、プロセッサ
１６Ａ上で動作するプログラムは競合が発生したことを
意識することなく動作するようになっている。

【００９３】このように、プロセッサ１６Ａ，１６Ｂか
ら出力されるアドレスの任意のビットをアドレスマスク
部１１Ａ，１１Ｂでマスクし、排他制御を行う範囲を設
定することによって、従来のように共用メモリのアドレ
スを高位アドレスと低位アドレスとに分割して高位アド
レスでページングし、各ページ毎に排他制御を行う方法
に比べてアクセス競合の発生する確率を低下させること
ができる。

【００９４】同時に、排他制御を行う範囲をプロセッサ
１６Ａ，１６Ｂ上で動作するプログラムで任意に変更す
ることができるので、共用メモリのマッピングを決定す
る上での制限を少なくすることができる。

【００９５】これによって、複数種類の周辺制御装置の
ように、制御対象によって異なるマッピングが必要とさ
れる場合でも、専用の制御回路を設計することなく、同
一回路を使用することが可能となるので、開発効率を向
上させることができる。

【００９６】また、プロセッサ１６Ａ，１６Ｂ上で動作
するプログラムが共用メモリをアクセスする命令を実行
するとき、この命令に対応してアクセス中であることを
示す内部占有信号１０４Ａ，１０４Ｂをセットする機能
を設け、このアクセス命令が内部占有信号１０４Ａ，１
０４Ｂ（アクセスロック信号）をセットしないアクセス
形式と、内部占有信号１０４Ａ，１０４Ｂをセットする
アクセス形式と、データの更新のようにデータの読出し
と書込みとの一連の動作の実行中は内部占有信号１０４
Ａ，１０４Ｂをセットしたままにしておくアクセス形式
の３タイプのアクセス形式を持ち、アクセス競合により
アクセス失敗となった場合にこのアクセスを試みたプロ
セッサに通知し、アクセス後にアクセスの成功／不成功
を判断してアクセス不成功時にのみ再試行などの処理を
行うことによって、共用メモリをアクセスする際に予め
メモリ１４Ａ，１４ｂを占有してからアクセスを行う方
法に比べ、プロセッサ１６Ａ，１６ｂ上で動作するプロ
グラムにおける複数の命令の組み合わせによる煩雑な処
理が不要となる。

【００９７】よって、プログラムの処理ステップ数を削
減することができ、オーバヘッドも減少させることがで
きるので、処理性能の向上を図ることができる。

【００９８】さらに、競合によりアクセスに失敗した場
合にアクセスを試みたプロセッサ１６Ａ，１６ｂにアク
セス失敗を通知する信号を使用してプロセッサ１６Ａ，
１６ｂの動作クロックを一時的に停止させることによっ
て、アクセスの失敗に伴う再試行の頻発を避けることが
でき、処理性能の向上を図ることができる。

【００９９】さらにまた、メモリ占有信号１０６Ａ，１
０６Ｂを出力することで、共用メモリ全体を占有してア
クセスを禁止することによって、メモリ１４Ａ，１４Ｂ
で障害が発生した場合、あるいは共用メモリに対するア
クセス命令の実行とは非同期に他のプロセッサ１６Ｂ，
１６Ａからのアクセスを禁止したい場合にも対応するこ
とができ、信頼性を向上させることができる。

【０１００】

【発明の効果】以上説明したように本発明によれば、第
１及び第２のプロセッサによって共通にアクセスされる
共用メモリをアクセスする命令の内容に応じて自プロセ
ッサが共用メモリをアクセス中であることを示す内部占
有信号を出力し、他のプロセッサの内部占有信号の出力
状態と第１及び第２のプロセッサ各々の共用メモリへの
アクセスアドレスの比較結果とに応じて共用メモリへの
アクセスが可能か否かを判定することによって、処理性
能及び信頼性を向上させることができるという効果があ
る。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロック図であ
る。

【図２】本発明の一実施例における他系のメモリから自
系のメモリへのコピー命令実行時の動作を示すフローチ
ャートである。

【図３】本発明の一実施例における共用メモリを占有し
ない状態でのデータ読出し命令実行時の動作を示すフロ
ーチャートである。

【図４】本発明の一実施例における共用メモリを占有し
た状態でのデータ読出し命令実行時の動作を示すフロー
チャートである。

【図５】本発明の一実施例におけるデータ書込み命令実
行時の動作を示すフローチャートである。

【図６】本発明の一実施例におけるデータ内容の更新命
令実行時の動作を示すフローチャートである。

【符号の説明】

１１Ａ，１１Ｂアドレスマスク部１２Ａ，１２Ｂアドレス比較部１３Ａ，１３Ｂアクセス許可判断部１４Ａ，１４Ｂメモリ１５Ａ，１５Ｂクロック信号生成部１６Ａ，１６Ｂプロセッサ１０１Ａ，１０１Ｂアドレスバス１０２Ａ，１０２Ｂデータバス１０３Ａ，１０３Ｂ，１０９Ａ，１０９Ｂアクセス許
可信号１０４Ａ，１０４Ｂ内部占有信号１０６Ａ，１０６Ｂメモリ占有信号

Claims

【特許請求の範囲】

【請求項１】第１及び第２のプロセッサによって共通
にアクセスされる共用メモリと、前記第１及び第２のプ
ロセッサ各々の前記共用メモリへのアクセスアドレスを
比較する比較手段を含み、前記比較手段が不一致を検出
したときに前記第１及び第２のプロセッサによる前記共
用メモリへの同時アクセスを許可する共用メモリ制御シ
ステムであって、前記第１及び第２のプロセッサ各々に
対応して設けられ、前記共用メモリをアクセスする命令
の内容に応じて自プロセッサが前記共用メモリをアクセ
ス中であることを示す内部占有信号を出力する出力手段
と、前記第１及び第２のプロセッサ各々に対応して設け
られ、前記内部占有信号の出力状態と前記比較手段の比
較結果とに応じて前記共用メモリへのアクセスが可能か
否かを判定する判定手段とを有することを特徴とする共
用メモリ制御システム。
【請求項２】前記共用メモリに対する排他制御の範囲
を設定する設定手段を有することを特徴とする請求項１
記載の共用メモリ制御システム。
【請求項３】前記第１及び第２のプロセッサ各々に対
応して設けられ、他のプロセッサに対して前記共用メモ
リを占有していることを通知するメモリ占有信号を出力
する出力手段を有し、前記判定手段が前記メモリ占有信
号の出力状態に応じて前記共用メモリへのアクセスが可
能か否かを判定するようにしたことを特徴とする請求項
１または請求項２記載の共用メモリ制御システム。
【請求項４】前記第１及び第２のプロセッサ各々に対
応して設けられ、前記判定手段によって前記共用メモリ
へのアクセスが不可と判定されたときに自プロセッサの
動作クロックを一時停止する手段を有することを特徴と
する請求項１〜請求項３のうちいずれか記載の共用メモ
リ制御システム。