JPH06163322A - 積層型フィルタ - Google Patents
積層型フィルタInfo
- Publication number
- JPH06163322A JPH06163322A JP33369092A JP33369092A JPH06163322A JP H06163322 A JPH06163322 A JP H06163322A JP 33369092 A JP33369092 A JP 33369092A JP 33369092 A JP33369092 A JP 33369092A JP H06163322 A JPH06163322 A JP H06163322A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- surface electrode
- resonance
- resonance capacitor
- open end
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Filters And Equalizers (AREA)
Abstract
(57)【要約】
【目的】 積層型フィルタをマザーボードに実装する場
合に、マザーボードの配線パターンによって共振回路の
共振点が影響されることがなく、また、不必要な結合に
よる系全体の動作の狂いが生じない積層型フィルタを提
供することを目的とするものである。 【構成】 積層型フィルタにおける共振回路がインダク
タと共振コンデンサとで構成され、インダクタを形成す
る中心導体の開放端と、共振コンデンサを形成する共振
コンデンサ用電極とが接続用表面電極によって接続され
ている積層型フィルタにおいて、接続用表面電極が設け
られている積層型フィルタの面において、中心導体の開
放端から見て共振コンデンサ用電極と反対側の領域、ま
たは、共振コンデンサ用電極から見て中心導体の開放端
と反対側の領域で、接続用表面電極をカットしたもので
ある。
合に、マザーボードの配線パターンによって共振回路の
共振点が影響されることがなく、また、不必要な結合に
よる系全体の動作の狂いが生じない積層型フィルタを提
供することを目的とするものである。 【構成】 積層型フィルタにおける共振回路がインダク
タと共振コンデンサとで構成され、インダクタを形成す
る中心導体の開放端と、共振コンデンサを形成する共振
コンデンサ用電極とが接続用表面電極によって接続され
ている積層型フィルタにおいて、接続用表面電極が設け
られている積層型フィルタの面において、中心導体の開
放端から見て共振コンデンサ用電極と反対側の領域、ま
たは、共振コンデンサ用電極から見て中心導体の開放端
と反対側の領域で、接続用表面電極をカットしたもので
ある。
Description
【０００１】
【産業上の利用分野】本発明は、携帯電話、コードレス
ホン等、移動通信機器に使用される高周波フィルタであ
って、セラミックス等の誘電体が積層され、これら各層
の間または表面に、インダクタを形成する中心導体と、
コンデンサを形成する電極とが設けられた積層型フィル
タに関するものである。
ホン等、移動通信機器に使用される高周波フィルタであ
って、セラミックス等の誘電体が積層され、これら各層
の間または表面に、インダクタを形成する中心導体と、
コンデンサを形成する電極とが設けられた積層型フィル
タに関するものである。
【０００２】
【従来の技術】図７は、従来の積層型バンドパスフィル
タの一例を示す図である。なお、図７（１）は縦断面図
であり、図７（２）はその右側面図である。つまり図７
（２）のＩ−Ｉ線で切断し、矢印方向から見た図が図７
（１）である。なお、図７（２）においては、半田を省
略して示してある。
タの一例を示す図である。なお、図７（１）は縦断面図
であり、図７（２）はその右側面図である。つまり図７
（２）のＩ−Ｉ線で切断し、矢印方向から見た図が図７
（１）である。なお、図７（２）においては、半田を省
略して示してある。
【０００３】図７に示す従来の積層型バンドパスフィル
タＦ７は、フィルタにおける共振回路がインダクタと共
振コンデンサとで構成され、中心導体１０がインダクタ
を形成し、共振コンデンサ用電極２０とグランド電極２
１とセラミックス３０とによって共振コンデンサを形成
し、中心導体１０の開放端１１と共振コンデンサ用電極
２０の電極端部２０ｅとが接続用表面電極４０によって
接続されている。接続用表面電極４０は、積層型フィル
タＦ７の表面（いわゆる側面）３１に設けられている。
中心導体１０の短絡端１２とグランド電極２１とは、フ
ィルタＦ７の表面に設けられたグランド電極２２に接続
され、マザーボード５０にグランドパターン５１が設け
られ、半田を介してグランド電極２２とグランドパター
ン５１とが接続されている。
タＦ７は、フィルタにおける共振回路がインダクタと共
振コンデンサとで構成され、中心導体１０がインダクタ
を形成し、共振コンデンサ用電極２０とグランド電極２
１とセラミックス３０とによって共振コンデンサを形成
し、中心導体１０の開放端１１と共振コンデンサ用電極
２０の電極端部２０ｅとが接続用表面電極４０によって
接続されている。接続用表面電極４０は、積層型フィル
タＦ７の表面（いわゆる側面）３１に設けられている。
中心導体１０の短絡端１２とグランド電極２１とは、フ
ィルタＦ７の表面に設けられたグランド電極２２に接続
され、マザーボード５０にグランドパターン５１が設け
られ、半田を介してグランド電極２２とグランドパター
ン５１とが接続されている。
【０００４】また、フィルタＦ７を製造する場合、薄い
グリーンシート（焼成前のセラミックス）を何層か積層
した後に、中心導体１０を形成する導電性ペーストを印
刷し、その上にグリーンシートを積層し、グランド電極
２１を形成する導電性ペーストを印刷し、その上にグリ
ーンシートを積層し、共振コンデンサ用電極２０を形成
する導電性ペーストを印刷し、その上にグリーンシート
を積層し、これを焼成した後に、接続用表面電極４０、
グランド電極２２を形成する導電性ペースト（銀ペース
ト）を転写印刷する。
グリーンシート（焼成前のセラミックス）を何層か積層
した後に、中心導体１０を形成する導電性ペーストを印
刷し、その上にグリーンシートを積層し、グランド電極
２１を形成する導電性ペーストを印刷し、その上にグリ
ーンシートを積層し、共振コンデンサ用電極２０を形成
する導電性ペーストを印刷し、その上にグリーンシート
を積層し、これを焼成した後に、接続用表面電極４０、
グランド電極２２を形成する導電性ペースト（銀ペース
ト）を転写印刷する。
【０００５】接続用表面電極４０用の導電性ペーストを
転写印刷する場合、転写印刷前のフィルタＦ７を搬送
し、一方、縦に溝が切ってあるドラムを用意し、この溝
に導電性ペーストを流し込み、転写印刷前のフィルタＦ
７の面３１のうちで、表面電極４０の位置が上記溝に対
向するように予め位置決めし、転写印刷を行う。ここ
で、接続用表面電極４０は、フィルタＦ７の面３１の最
上端から下端４１まで転写印刷されている。
転写印刷する場合、転写印刷前のフィルタＦ７を搬送
し、一方、縦に溝が切ってあるドラムを用意し、この溝
に導電性ペーストを流し込み、転写印刷前のフィルタＦ
７の面３１のうちで、表面電極４０の位置が上記溝に対
向するように予め位置決めし、転写印刷を行う。ここ
で、接続用表面電極４０は、フィルタＦ７の面３１の最
上端から下端４１まで転写印刷されている。
【０００６】図８は、上記従来例における等価回路を示
す図である。
す図である。
【０００７】インダクタＬ１と共振コンデンサＣ１とで
共振回路が構成され、インダクタＬ２と共振コンデンサ
Ｃ２とで共振回路が構成され、中心導体１０がインダク
タＬ１を形成し、共振コンデンサ用電極２０とグランド
電極２１とセラミックス３０とによって共振コンデンサ
Ｃ１を形成し、インダクタＬ２、共振コンデンサＣ２も
上記と同様に形成されている。なお、図７において、入
出力コンデンサＣ３、Ｃ４に関する構造を省略して示し
てある。
共振回路が構成され、インダクタＬ２と共振コンデンサ
Ｃ２とで共振回路が構成され、中心導体１０がインダク
タＬ１を形成し、共振コンデンサ用電極２０とグランド
電極２１とセラミックス３０とによって共振コンデンサ
Ｃ１を形成し、インダクタＬ２、共振コンデンサＣ２も
上記と同様に形成されている。なお、図７において、入
出力コンデンサＣ３、Ｃ４に関する構造を省略して示し
てある。
【０００８】
【発明が解決しようとする課題】上記従来例において、
バンドパスフィルタＦ７は、半田を介してマザーボード
５０に固定されるが、接続用表面電極４０は、マザーボ
ード５０のパターンとは接続されず、接続用表面電極４
０の下端４１はマザーボード５０のパターンから浮いて
いる。ここで、接続用表面電極４０の下端４１の近く
に、グランドパターン５２が存在すると、接続用表面電
極４０の下端４１とグランドパターン５２との間で、図
８に示してあるコンデンサＣ５、Ｃ６が形成され、この
コンデンサＣ５、Ｃ６によって共振回路の共振点（共振
周波数）が変化してしまうという問題がある。また、信
号が通過する配線パターンが電極の下端４１の近傍に配
設されていると、不必要な結合が生じ、これによって系
全体の動作が狂ってくるという問題がある。
バンドパスフィルタＦ７は、半田を介してマザーボード
５０に固定されるが、接続用表面電極４０は、マザーボ
ード５０のパターンとは接続されず、接続用表面電極４
０の下端４１はマザーボード５０のパターンから浮いて
いる。ここで、接続用表面電極４０の下端４１の近く
に、グランドパターン５２が存在すると、接続用表面電
極４０の下端４１とグランドパターン５２との間で、図
８に示してあるコンデンサＣ５、Ｃ６が形成され、この
コンデンサＣ５、Ｃ６によって共振回路の共振点（共振
周波数）が変化してしまうという問題がある。また、信
号が通過する配線パターンが電極の下端４１の近傍に配
設されていると、不必要な結合が生じ、これによって系
全体の動作が狂ってくるという問題がある。
【０００９】したがって、上記従来例においては、バン
ドパスフィルタＦ７をマザーボード５０に実装する設計
を行う場合、接続用表面電極４０の下端４１の近くにグ
ランドパターン等の配線パターンを配設することを避け
る必要があるので、回路設計が煩雑であるという問題が
ある。
ドパスフィルタＦ７をマザーボード５０に実装する設計
を行う場合、接続用表面電極４０の下端４１の近くにグ
ランドパターン等の配線パターンを配設することを避け
る必要があるので、回路設計が煩雑であるという問題が
ある。
【００１０】上記問題は、バンドパスフィルタ以外のフ
ィルタについても同様に生じる問題である。
ィルタについても同様に生じる問題である。
【００１１】本発明は、積層型フィルタをマザーボード
に実装する場合に、マザーボードの配線パターンによっ
て共振回路の共振点が影響されることがなく、また、信
号が通過する配線パターンとの不必要な結合による系全
体の動作の狂いが生じない積層型フィルタを提供するこ
とを目的とするものである。
に実装する場合に、マザーボードの配線パターンによっ
て共振回路の共振点が影響されることがなく、また、信
号が通過する配線パターンとの不必要な結合による系全
体の動作の狂いが生じない積層型フィルタを提供するこ
とを目的とするものである。
【００１２】
【課題を解決するための手段】本発明は、積層型フィル
タにおける共振回路がインダクタと共振コンデンサとで
構成され、インダクタを形成する中心導体の開放端と、
共振コンデンサを形成する共振コンデンサ用電極とが接
続用表面電極によって接続されている積層型フィルタに
おいて、接続用表面電極が設けられている積層型フィル
タの面において、中心導体の開放端から見て共振コンデ
ンサ用電極と反対側の領域、または、共振コンデンサ用
電極から見て中心導体の開放端と反対側の領域で、接続
用表面電極がカットされているものである。
タにおける共振回路がインダクタと共振コンデンサとで
構成され、インダクタを形成する中心導体の開放端と、
共振コンデンサを形成する共振コンデンサ用電極とが接
続用表面電極によって接続されている積層型フィルタに
おいて、接続用表面電極が設けられている積層型フィル
タの面において、中心導体の開放端から見て共振コンデ
ンサ用電極と反対側の領域、または、共振コンデンサ用
電極から見て中心導体の開放端と反対側の領域で、接続
用表面電極がカットされているものである。
【００１３】
【作用】本発明は、中心導体の開放端と共振コンデンサ
用電極とを接続する接続用表面電極が設けられている面
において、中心導体の開放端から見て共振コンデンサ用
電極と反対側の領域、または、共振コンデンサ用電極か
ら見て中心導体の開放端と反対側の領域で、接続用表面
電極がカットされているので、積層型フィルタをマザー
ボードに実装した場合、接続用表面電極の下にグランド
パターン等の配線パターンが配設されていたとしても、
接続用表面電極とグランドパターン等の配線パターンと
の間で形成されるコンデンサの容量が無視できる程度に
小さく、積層型フィルタをマザーボードに実装した場合
に、マザーボードの配線パターンによって共振回路の共
振点が影響されることがなく、また、不必要な結合によ
る系全体の動作の狂いが生じない。
用電極とを接続する接続用表面電極が設けられている面
において、中心導体の開放端から見て共振コンデンサ用
電極と反対側の領域、または、共振コンデンサ用電極か
ら見て中心導体の開放端と反対側の領域で、接続用表面
電極がカットされているので、積層型フィルタをマザー
ボードに実装した場合、接続用表面電極の下にグランド
パターン等の配線パターンが配設されていたとしても、
接続用表面電極とグランドパターン等の配線パターンと
の間で形成されるコンデンサの容量が無視できる程度に
小さく、積層型フィルタをマザーボードに実装した場合
に、マザーボードの配線パターンによって共振回路の共
振点が影響されることがなく、また、不必要な結合によ
る系全体の動作の狂いが生じない。
【００１４】
【実施例】図１は、本発明の第１実施例の説明図であ
り、図１（１）は縦断面図であり、図１（２）はその右
側面図であり、つまり図１（２）のＩ−Ｉ線で切断し矢
印方向から見た図が図１（１）である。なお、図１
（２）においては、半田を省略して示してある。この第
１実施例において、図７に示す従来例で使用されている
部材と同じものは同じ符号を付してある。他の実施例に
おいても同様である。
り、図１（１）は縦断面図であり、図１（２）はその右
側面図であり、つまり図１（２）のＩ−Ｉ線で切断し矢
印方向から見た図が図１（１）である。なお、図１
（２）においては、半田を省略して示してある。この第
１実施例において、図７に示す従来例で使用されている
部材と同じものは同じ符号を付してある。他の実施例に
おいても同様である。
【００１５】この第１実施例において、積層型バンドパ
スフィルタＦ１における共振回路がインダクタと共振コ
ンデンサとで構成され、中心導体１０がインダクタを形
成し、共振コンデンサ用電極２０とグランド電極２１と
セラミックス３０とによって共振コンデンサが形成さ
れ、中心導体１０の開放端１１と共振コンデンサ用電極
２０の電極端部２０ｅとが接続用表面電極６０によって
接続されている。接続用表面電極６０は、積層型フィル
タＦ１の表面３１（いわゆる側面）に設けられている。
スフィルタＦ１における共振回路がインダクタと共振コ
ンデンサとで構成され、中心導体１０がインダクタを形
成し、共振コンデンサ用電極２０とグランド電極２１と
セラミックス３０とによって共振コンデンサが形成さ
れ、中心導体１０の開放端１１と共振コンデンサ用電極
２０の電極端部２０ｅとが接続用表面電極６０によって
接続されている。接続用表面電極６０は、積層型フィル
タＦ１の表面３１（いわゆる側面）に設けられている。
【００１６】また、接続用表面電極６０は、中心導体１
０の開放端１１と共振コンデンサ用電極２０の電極端部
２０ｅとを接続する部分にのみ、設けられ、中心導体１
０の開放端１１から見て共振コンデンサ用電極２０と反
対側の領域である下部領域６０ｄに接続用表面電極６０
が設けられておらず、また、共振コンデンサ用電極２０
から見て中心導体１０の開放端１１と反対側の領域であ
る上部領域６０ｕに接続用表面電極６０が設けられてい
ない。つまり、下部領域６０ｄと上部領域６０ｕとにお
いて接続用表面電極６０がカットされている。
０の開放端１１と共振コンデンサ用電極２０の電極端部
２０ｅとを接続する部分にのみ、設けられ、中心導体１
０の開放端１１から見て共振コンデンサ用電極２０と反
対側の領域である下部領域６０ｄに接続用表面電極６０
が設けられておらず、また、共振コンデンサ用電極２０
から見て中心導体１０の開放端１１と反対側の領域であ
る上部領域６０ｕに接続用表面電極６０が設けられてい
ない。つまり、下部領域６０ｄと上部領域６０ｕとにお
いて接続用表面電極６０がカットされている。
【００１７】このようにすることによって、積層型フィ
ルタＦ１をマザーボード５０に実装した場合、接続用表
面電極６０の下にグランドパターン５２が配設されてい
たとしても、電極６０が存在しない下部領域６０ｄが広
いので、接続用表面電極６０とグランドパターン５２と
の間で形成されるコンデンサの容量が無視できる程度に
小さく、積層型フィルタＦ１をマザーボード５０に実装
した場合に、マザーボード５０のパターンによって共振
回路の共振点が影響されることがない。また、グランド
パターン５２の代わりに信号が通過する配線パターンが
配設されていても、その配線パターンとの間で不必要な
結合が生じないので、不必要な結合による系全体の動作
の狂いが生じない。したがって、積層型フィルタＦ１を
マザーボード５０に実装する場合の制限が大幅に緩和さ
れる。
ルタＦ１をマザーボード５０に実装した場合、接続用表
面電極６０の下にグランドパターン５２が配設されてい
たとしても、電極６０が存在しない下部領域６０ｄが広
いので、接続用表面電極６０とグランドパターン５２と
の間で形成されるコンデンサの容量が無視できる程度に
小さく、積層型フィルタＦ１をマザーボード５０に実装
した場合に、マザーボード５０のパターンによって共振
回路の共振点が影響されることがない。また、グランド
パターン５２の代わりに信号が通過する配線パターンが
配設されていても、その配線パターンとの間で不必要な
結合が生じないので、不必要な結合による系全体の動作
の狂いが生じない。したがって、積層型フィルタＦ１を
マザーボード５０に実装する場合の制限が大幅に緩和さ
れる。
【００１８】また、積層型フィルタＦ１の上下を逆にし
てマザーボード５０に実装しても、電極６０が存在しな
い上部領域６０ｕが広いので、接続用表面電極６０とグ
ランドパターン５２との間で形成されるコンデンサの容
量が無視できる程度に小さく、積層型フィルタＦ１をマ
ザーボード５０に実装した場合に、マザーボード５０の
パターンによって共振回路の共振点が影響されることが
ない。
てマザーボード５０に実装しても、電極６０が存在しな
い上部領域６０ｕが広いので、接続用表面電極６０とグ
ランドパターン５２との間で形成されるコンデンサの容
量が無視できる程度に小さく、積層型フィルタＦ１をマ
ザーボード５０に実装した場合に、マザーボード５０の
パターンによって共振回路の共振点が影響されることが
ない。
【００１９】なお、フィルタＦ１を製造する場合、焼成
までの工程は従来例と同じであり、グリーンシート、中
心導体１０を形成する導電性ペースト、グリーンシー
ト、グランド電極２１を形成する導電性ペースト、グリ
ーンシート、共振コンデンサ用電極２０を形成する導電
性ペースト、グリーンシートの順で積層し、これを焼成
する。この後に、下部領域６０ｄ、上部領域６０ｕを残
して、接続用表面電極６０を形成する導電性ペースト
（銀ペースト）を転写印刷する。または、下部領域６０
ｄ、上部領域６０ｕをも含めて、接続用表面電極６０を
形成する導電性ペーストを転写印刷した後に、下部領域
６０ｄ、上部領域６０ｕにおける電極をサンドブラスト
等によって除去するようにしてもよい。
までの工程は従来例と同じであり、グリーンシート、中
心導体１０を形成する導電性ペースト、グリーンシー
ト、グランド電極２１を形成する導電性ペースト、グリ
ーンシート、共振コンデンサ用電極２０を形成する導電
性ペースト、グリーンシートの順で積層し、これを焼成
する。この後に、下部領域６０ｄ、上部領域６０ｕを残
して、接続用表面電極６０を形成する導電性ペースト
（銀ペースト）を転写印刷する。または、下部領域６０
ｄ、上部領域６０ｕをも含めて、接続用表面電極６０を
形成する導電性ペーストを転写印刷した後に、下部領域
６０ｄ、上部領域６０ｕにおける電極をサンドブラスト
等によって除去するようにしてもよい。
【００２０】図２は、本発明の第２実施例の説明図であ
る。
る。
【００２１】この第２実施例は、第１実施例における下
部領域６０ｄに対応する下部領域６１ｄのみ、接続用表
面電極６１をカットしたものである。つまり、第１実施
例における上部領域６０ｕに対応する上部領域６１ｕに
おいては接続用表面電極６１がカットされていない。第
２実施例においても、積層型フィルタＦ２をマザーボー
ド５０に実装した場合に、マザーボード５０の配線パタ
ーンによって共振回路の共振点が影響されることがな
く、不必要な結合による系全体の動作の狂いが生じな
い。
部領域６０ｄに対応する下部領域６１ｄのみ、接続用表
面電極６１をカットしたものである。つまり、第１実施
例における上部領域６０ｕに対応する上部領域６１ｕに
おいては接続用表面電極６１がカットされていない。第
２実施例においても、積層型フィルタＦ２をマザーボー
ド５０に実装した場合に、マザーボード５０の配線パタ
ーンによって共振回路の共振点が影響されることがな
く、不必要な結合による系全体の動作の狂いが生じな
い。
【００２２】図３は、本発明の第３実施例の説明図であ
る。
る。
【００２３】この第３実施例は、第１実施例における上
部領域６０ｕに対応する上部領域６２ｕのみ、接続用表
面電極６２をカットしたものである。つまり、第１実施
例における下部領域６０ｄに対応する下部領域６２ｄに
おいては接続用表面電極６２がカットされていない。第
３実施例においては、上部領域６２ｕをマザーボード５
０に向けて、マザーボード５０に実装した場合に、マザ
ーボード５０の配線パターンによって共振回路の共振点
が影響されることがなく、不必要な結合による系全体の
動作の狂いが生じない。
部領域６０ｕに対応する上部領域６２ｕのみ、接続用表
面電極６２をカットしたものである。つまり、第１実施
例における下部領域６０ｄに対応する下部領域６２ｄに
おいては接続用表面電極６２がカットされていない。第
３実施例においては、上部領域６２ｕをマザーボード５
０に向けて、マザーボード５０に実装した場合に、マザ
ーボード５０の配線パターンによって共振回路の共振点
が影響されることがなく、不必要な結合による系全体の
動作の狂いが生じない。
【００２４】すなわち、第１実施例は、接続用表面電極
が設けられている積層型フィルタの面において、中心導
体の開放端から見て共振コンデンサ用電極と反対側の領
域と、共振コンデンサ用電極から見て中心導体の開放端
と反対側の領域とで、接続用表面電極がカットされてい
る例であり、第２実施例は、中心導体の開放端から見て
共振コンデンサ用電極と反対側の領域で接続用表面電極
がカットされている例であり、第３実施例は、共振コン
デンサ用電極から見て中心導体の開放端と反対側の領域
で接続用表面電極がカットされている例である。
が設けられている積層型フィルタの面において、中心導
体の開放端から見て共振コンデンサ用電極と反対側の領
域と、共振コンデンサ用電極から見て中心導体の開放端
と反対側の領域とで、接続用表面電極がカットされてい
る例であり、第２実施例は、中心導体の開放端から見て
共振コンデンサ用電極と反対側の領域で接続用表面電極
がカットされている例であり、第３実施例は、共振コン
デンサ用電極から見て中心導体の開放端と反対側の領域
で接続用表面電極がカットされている例である。
【００２５】上記各実施例において、中心導体の開放端
または共振コンデンサ用電極から、接続用表面電極が設
けられている面３１の端部に向かって接続用表面電極が
延出し、その途中で、終了するように、接続用表面電極
がカットされている、図４は、本発明の第４実施例の説
明図である。
または共振コンデンサ用電極から、接続用表面電極が設
けられている面３１の端部に向かって接続用表面電極が
延出し、その途中で、終了するように、接続用表面電極
がカットされている、図４は、本発明の第４実施例の説
明図である。
【００２６】この第４実施例は、第１実施例における下
部領域６０ｄに対応する領域に、接続用表面電極６３の
スリットＳ１が設けられ、また、第１実施例における上
部領域６０ｕに対応する領域に、接続用表面電極６３の
スリットＳ２が設けられている。
部領域６０ｄに対応する領域に、接続用表面電極６３の
スリットＳ１が設けられ、また、第１実施例における上
部領域６０ｕに対応する領域に、接続用表面電極６３の
スリットＳ２が設けられている。
【００２７】このようにすることによって、積層型フィ
ルタＦ４をマザーボード５０に実装した場合、接続用表
面電極６３の下にグランドパターン５２が配設されてい
たとしても、スリットＳ１が設けられているために、接
続用表面電極６３とグランドパターン５２との間で形成
されるコンデンサの容量が無視できる程度に小さく、積
層型フィルタＦ４をマザーボード５０に実装した場合
に、マザーボード５０のパターンによって共振回路の共
振点が影響されることがない。また、積層型フィルタＦ
４の上下を逆にしてマザーボード５０に実装しても、ス
リットＳ２が設けられているために、接続用表面電極６
３とグランドパターン５２との間で形成されるコンデン
サの容量が無視できる程度に小さく、積層型フィルタＦ
４をマザーボード５０に実装した場合に、マザーボード
５０の配線パターンによって共振回路の共振点が影響さ
れることがなく、不必要な結合による系全体の動作の狂
いが生じない。
ルタＦ４をマザーボード５０に実装した場合、接続用表
面電極６３の下にグランドパターン５２が配設されてい
たとしても、スリットＳ１が設けられているために、接
続用表面電極６３とグランドパターン５２との間で形成
されるコンデンサの容量が無視できる程度に小さく、積
層型フィルタＦ４をマザーボード５０に実装した場合
に、マザーボード５０のパターンによって共振回路の共
振点が影響されることがない。また、積層型フィルタＦ
４の上下を逆にしてマザーボード５０に実装しても、ス
リットＳ２が設けられているために、接続用表面電極６
３とグランドパターン５２との間で形成されるコンデン
サの容量が無視できる程度に小さく、積層型フィルタＦ
４をマザーボード５０に実装した場合に、マザーボード
５０の配線パターンによって共振回路の共振点が影響さ
れることがなく、不必要な結合による系全体の動作の狂
いが生じない。
【００２８】なお、フィルタＦ４を製造する場合、焼成
までの工程は従来例と同じであり、この焼成後に、スリ
ットＳ１、Ｓ２を残して、接続用表面電極６３を形成す
る導電性ペースト（銀ペースト）を転写印刷する。また
は、スリットＳ１、Ｓ２をも含めて、接続用表面電極６
３を形成する導電性ペーストを転写印刷した後に、スリ
ットＳ１、Ｓ２における電極をサンドブラスト等によっ
て除去するようにしてもよい。
までの工程は従来例と同じであり、この焼成後に、スリ
ットＳ１、Ｓ２を残して、接続用表面電極６３を形成す
る導電性ペースト（銀ペースト）を転写印刷する。また
は、スリットＳ１、Ｓ２をも含めて、接続用表面電極６
３を形成する導電性ペーストを転写印刷した後に、スリ
ットＳ１、Ｓ２における電極をサンドブラスト等によっ
て除去するようにしてもよい。
【００２９】図５は、本発明の第５実施例の説明図であ
る。
る。
【００３０】この第５実施例のバンドパスフィルタＦ５
は、スリットＳ１が設けられ、スリットＳ２が設けられ
ていないものである。第５実施例においても、積層型フ
ィルタＦ５をマザーボード５０に実装した場合に、マザ
ーボード５０の配線パターンによって共振回路の共振点
が影響されることがなく、不必要な結合による系全体の
動作の狂いが生じない。
は、スリットＳ１が設けられ、スリットＳ２が設けられ
ていないものである。第５実施例においても、積層型フ
ィルタＦ５をマザーボード５０に実装した場合に、マザ
ーボード５０の配線パターンによって共振回路の共振点
が影響されることがなく、不必要な結合による系全体の
動作の狂いが生じない。
【００３１】図６は、本発明の第６実施例の説明図であ
る。
る。
【００３２】この第６実施例のバンドパスフィルタＦ６
は、スリットＳ２が設けられ、スリットＳ１が設けられ
ていないものである。第３実施例においては、スリット
Ｓ２側をマザーボード５０に向けて、マザーボード５０
に実装した場合に、マザーボード５０の配線パターンに
よって共振回路の共振点が影響されることがなく、不必
要な結合による系全体の動作の狂いが生じない。
は、スリットＳ２が設けられ、スリットＳ１が設けられ
ていないものである。第３実施例においては、スリット
Ｓ２側をマザーボード５０に向けて、マザーボード５０
に実装した場合に、マザーボード５０の配線パターンに
よって共振回路の共振点が影響されることがなく、不必
要な結合による系全体の動作の狂いが生じない。
【００３３】すなわち、第４実施例は、接続用表面電極
が設けられている積層型フィルタの面において、中心導
体の開放端から見て共振コンデンサ用電極と反対側の領
域と、共振コンデンサ用電極から見て中心導体の開放端
と反対側の領域とで、接続用表面電極がカットされてい
る例であり、第５実施例は、中心導体の開放端から見て
共振コンデンサ用電極と反対側の領域で接続用表面電極
がカットされている例であり、第６実施例は、共振コン
デンサ用電極から見て中心導体の開放端と反対側の領域
で接続用表面電極がカットされている例である。
が設けられている積層型フィルタの面において、中心導
体の開放端から見て共振コンデンサ用電極と反対側の領
域と、共振コンデンサ用電極から見て中心導体の開放端
と反対側の領域とで、接続用表面電極がカットされてい
る例であり、第５実施例は、中心導体の開放端から見て
共振コンデンサ用電極と反対側の領域で接続用表面電極
がカットされている例であり、第６実施例は、共振コン
デンサ用電極から見て中心導体の開放端と反対側の領域
で接続用表面電極がカットされている例である。
【００３４】第４〜第６実施例において、接続用表面電
極が設けられている積層型フィルタの面の端部と、中心
導体の開放端または共振コンデンサ用電極との間にスリ
ットを設けることによって、接続用表面電極がカットさ
れている、上記実施例において、接続用表面電極６０〜
６５は、積層型フィルタの表面に設けられてさえいれば
よく、側面以外の表面に設けるようにしてもよい。ま
た、セラミックス３０の代わりに、セラミックス以外の
誘電体を使用してもよい。
極が設けられている積層型フィルタの面の端部と、中心
導体の開放端または共振コンデンサ用電極との間にスリ
ットを設けることによって、接続用表面電極がカットさ
れている、上記実施例において、接続用表面電極６０〜
６５は、積層型フィルタの表面に設けられてさえいれば
よく、側面以外の表面に設けるようにしてもよい。ま
た、セラミックス３０の代わりに、セラミックス以外の
誘電体を使用してもよい。
【００３５】さらに、上記実施例において、共振コンデ
ンサ用電極２０は、グランド電極２２との間で共振コン
デンサＣ１、Ｃ２を形成しているが、グランド以外の電
位と共振コンデンサ用電極とが共振コンデンサを形成
し、この共振コンデンサとインダクタとによって積層型
フィルタの共振回路を構成するようにしてもよい。
ンサ用電極２０は、グランド電極２２との間で共振コン
デンサＣ１、Ｃ２を形成しているが、グランド以外の電
位と共振コンデンサ用電極とが共振コンデンサを形成
し、この共振コンデンサとインダクタとによって積層型
フィルタの共振回路を構成するようにしてもよい。
【００３６】なお、本発明は、バンドパスフィルタ以外
に、ハイパスフィルタ、ローパスフィルタ等の他のフィ
ルタについても適用できる。
に、ハイパスフィルタ、ローパスフィルタ等の他のフィ
ルタについても適用できる。
【００３７】
【発明の効果】本発明によれば、積層型フィルタをマザ
ーボードに実装した場合、接続用表面電極の下にグラン
ドパターン等の配線パターンが配設されていたとして
も、接続用表面電極とグランドパターン等の配線パター
ンとの間で形成されるコンデンサの容量が無視できる程
度に小さく、積層型フィルタをマザーボードに実装した
場合に、マザーボードの配線パターンによって共振回路
の共振点が影響されることがなく、また、不必要な結合
による系全体の動作の狂いが生じないので、積層型フィ
ルタをマザーボードに実装する場合の制限が大幅に緩和
されるという効果を奏する。
ーボードに実装した場合、接続用表面電極の下にグラン
ドパターン等の配線パターンが配設されていたとして
も、接続用表面電極とグランドパターン等の配線パター
ンとの間で形成されるコンデンサの容量が無視できる程
度に小さく、積層型フィルタをマザーボードに実装した
場合に、マザーボードの配線パターンによって共振回路
の共振点が影響されることがなく、また、不必要な結合
による系全体の動作の狂いが生じないので、積層型フィ
ルタをマザーボードに実装する場合の制限が大幅に緩和
されるという効果を奏する。
【図１】本発明の第１実施例の説明図である。
【図２】本発明の第２施例の説明図である。
【図３】本発明の第３施例の説明図である。
【図４】本発明の第４施例の説明図である。
【図５】本発明の第５施例の説明図である。
【図６】本発明の第６施例の説明図である。
【図７】従来例の説明図である。
【図８】上記従来例における等価回路を示す図である。
Ｆ１〜Ｆ６…積層型バンドパスフィルタ、 Ｓ１、Ｓ２…スリット、 １０…中心導体、 １１…開放端、 ２０…共振コンデンサ用電極、 ３０…セラミックス、 ５０…マザーボード、 ６０〜６５…接続用表面電極。
Claims (3)
- 【請求項１】 積層型フィルタの共振回路がインダクタ
と共振コンデンサとで構成され、上記インダクタを形成
する中心導体の開放端と、上記共振コンデンサを形成す
る共振コンデンサ用電極とが、上記積層型フィルタの表
面に設けられた接続用表面電極によって接続されている
積層型フィルタにおいて、 上記接続用表面電極が設けられている上記積層型フィル
タの面において、上記中心導体の開放端から見て上記共
振コンデンサ用電極と反対側の領域または、上記共振コ
ンデンサ用電極から見て上記中心導体の開放端と反対側
の領域で、上記接続用表面電極がカットされていること
を特徴とする積層型フィルタ。 - 【請求項２】 請求項１において、 上記接続用表面電極は、上記中心導体の開放端または上
記共振コンデンサ用電極から、上記接続用表面電極が設
けられている上記積層型フィルタの面の端部に向かって
延出し、その途中で、終了しているものであることを特
徴とする積層型フィルタ。 - 【請求項３】 請求項１において、 上記接続用表面電極は、上記接続用表面電極が設けられ
ている上記積層型フィルタの面の端部と、上記中心導体
の開放端または上記共振コンデンサ用電極との間にスリ
ットが設けられているものであることを特徴とする積層
型フィルタ。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33369092A JPH06163322A (ja) | 1992-11-19 | 1992-11-19 | 積層型フィルタ |
| PCT/JP1993/001688 WO1994011917A1 (fr) | 1992-11-19 | 1993-11-17 | Filtre monolithique |
| DE4395836A DE4395836C2 (de) | 1992-11-19 | 1993-11-17 | Filter mit Dielektrischen Schichten |
| DE4395836T DE4395836T1 (de) | 1992-11-19 | 1993-11-17 | Filter des Typs mit abgelagerter Schicht |
| US08/190,321 US5523729A (en) | 1992-11-19 | 1993-11-19 | Multilayer band pass filter with a zero point forming capacitor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33369092A JPH06163322A (ja) | 1992-11-19 | 1992-11-19 | 積層型フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163322A true JPH06163322A (ja) | 1994-06-10 |
Family
ID=18268884
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33369092A Withdrawn JPH06163322A (ja) | 1992-11-19 | 1992-11-19 | 積層型フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163322A (ja) |
-
1992
- 1992-11-19 JP JP33369092A patent/JPH06163322A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0653075A (ja) | 平衡線路用積層セラミックコンデンサ | |
| JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
| JP3126155B2 (ja) | 高周波フィルタ | |
| JP3135443B2 (ja) | 積層セラミックコンデンサー | |
| JPH06163321A (ja) | 高周波ｌｃ複合部品 | |
| JP3823406B2 (ja) | 積層フィルタとこれを用いた携帯電話機 | |
| JP3176859B2 (ja) | 誘電体フィルタ | |
| JP3197249B2 (ja) | 積層ｌｃハイパスフィルタ | |
| JPH0653046A (ja) | ノイズフィルタ | |
| JPH0794909A (ja) | 誘電体共振器 | |
| JPH04134811A (ja) | 積層チップコンデンサ | |
| JP2585865Y2 (ja) | 誘電体ストリップライン共振器 | |
| JP2000349506A (ja) | ストリップラインフィルタ | |
| JPH0515506U (ja) | 誘電体フイルタ | |
| JPH11136001A (ja) | 周波数特性が改善された積層型ストリップライン・フィルタ | |
| KR20010056863A (ko) | 알 에프 유니트의 밴드 패스필터 | |
| JP2574464Y2 (ja) | 誘電体共振器を有するフィルタ装置 | |
| JP2616106B2 (ja) | 共振器 | |
| JPH0677303U (ja) | 多層基板装置 | |
| JP2000022480A (ja) | 積層型フィルタ | |
| JPH06334404A (ja) | 誘電体共振器を含むフィルタ装置 | |
| JPH1155005A (ja) | ストリップラインフィルタ | |
| JPH11289205A (ja) | 積層型回路部品及びその製造方法 | |
| JP2002075742A (ja) | バラントランス及びその特性調整方法 | |
| JP2006067222A (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000201 |