JPH06163744A - Ｉｃパッケージ及びプリント基板 - Google Patents
Ｉｃパッケージ及びプリント基板Info
- Publication number
- JPH06163744A JPH06163744A JP4318771A JP31877192A JPH06163744A JP H06163744 A JPH06163744 A JP H06163744A JP 4318771 A JP4318771 A JP 4318771A JP 31877192 A JP31877192 A JP 31877192A JP H06163744 A JPH06163744 A JP H06163744A
- Authority
- JP
- Japan
- Prior art keywords
- package
- integrated circuit
- package body
- recess
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路を静電破壊させることがないＩＣパ
ッケージを提供することを目的とする。 【構成】 パッケージ本体２、パッケージ本体２内に搭
載された集積回路３と、集積回路３に一端部を接続され
た電極端子４とを含むＩＣパッケージにおいて、パッケ
ージ本体２に凹部２０が形成され、凹部２０内に電極端
子４の他端部が配置され、且つ電極端子４の他端部が凹
部２０を除くパッケージ本体２の表面よりも内側に位置
していることを特徴とする。
ッケージを提供することを目的とする。 【構成】 パッケージ本体２、パッケージ本体２内に搭
載された集積回路３と、集積回路３に一端部を接続され
た電極端子４とを含むＩＣパッケージにおいて、パッケ
ージ本体２に凹部２０が形成され、凹部２０内に電極端
子４の他端部が配置され、且つ電極端子４の他端部が凹
部２０を除くパッケージ本体２の表面よりも内側に位置
していることを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、ＩＣパッケージに関
し、特にその端子構造に関する。
し、特にその端子構造に関する。
【０００２】
【従来の技術】従来のＩＣやＬＳＩのパッケージは、図
５に示す様に集積回路チップが、セラミックやプラスチ
ック等の電気絶縁性のパッケージ本体２内に装着・封止
され、プリント板実装用の端子４がパッケージ本体２の
外部へ突出していた。
５に示す様に集積回路チップが、セラミックやプラスチ
ック等の電気絶縁性のパッケージ本体２内に装着・封止
され、プリント板実装用の端子４がパッケージ本体２の
外部へ突出していた。
【０００３】また特公昭６２−８１７４２号や特公平３
−７８２４５号によれば、内部集積回路に直接接続され
る電極端子は、パッケージ本体の水平面と同一上に露出
していた。
−７８２４５号によれば、内部集積回路に直接接続され
る電極端子は、パッケージ本体の水平面と同一上に露出
していた。
【０００４】
【発明が解決しようとする課題】上述の様な電気絶縁性
のＩＣパッケージは、量産製造時に、電気絶縁性のベル
トコンベアによる移送や電気絶縁性のローラーによる製
品名の印刷時等の摩擦による静電気発生のため、大変な
高電圧に帯電する場合がある。パッケージ本体の表面に
帯電した電荷は、パッケージ本体や、集積回路に接続さ
れた電極端子が各種装置や他ＩＣの金属部分等に接触し
た際に放電する。この放電は、ＩＣパッケージの表面を
経て行われる場合もあるが、集積回路内の電気的経路を
経て行われた場合、集積回路内部の構造が静電破壊され
てしまう。
のＩＣパッケージは、量産製造時に、電気絶縁性のベル
トコンベアによる移送や電気絶縁性のローラーによる製
品名の印刷時等の摩擦による静電気発生のため、大変な
高電圧に帯電する場合がある。パッケージ本体の表面に
帯電した電荷は、パッケージ本体や、集積回路に接続さ
れた電極端子が各種装置や他ＩＣの金属部分等に接触し
た際に放電する。この放電は、ＩＣパッケージの表面を
経て行われる場合もあるが、集積回路内の電気的経路を
経て行われた場合、集積回路内部の構造が静電破壊され
てしまう。
【０００５】図６図は集積回路３内を経て形成される放
電経路の例を示している。パッケージ本体２の上面に貯
っていた電荷Ｑは、電極端子４ｎが他の装置や他のＩＣ
パッケージの金属部分へ接触した際に、電極端子４ｍか
ら集積回路３内のｐｎ接合、電極端子４ｎを経て放電す
る。
電経路の例を示している。パッケージ本体２の上面に貯
っていた電荷Ｑは、電極端子４ｎが他の装置や他のＩＣ
パッケージの金属部分へ接触した際に、電極端子４ｍか
ら集積回路３内のｐｎ接合、電極端子４ｎを経て放電す
る。
【０００６】また、特公昭６１−１１４５６４号公報に
記載のＩＣパッケージでは、パッケージ本体の４隅に放
電用の端子が用意されているが、放電用の端子ではな
く、信号や電源電圧用の端子が放電可能な導体に接触し
てしまえば、やはり内部集積回路を経た放電経路が形成
されてしまう。
記載のＩＣパッケージでは、パッケージ本体の４隅に放
電用の端子が用意されているが、放電用の端子ではな
く、信号や電源電圧用の端子が放電可能な導体に接触し
てしまえば、やはり内部集積回路を経た放電経路が形成
されてしまう。
【０００７】そして、特公昭６２−８１７４２号や特公
平３−７８２４５号では、図７のようにＩＣパッケージ
１が帯電していて、ある導体９の水平面上にこのＩＣパ
ッケージ１の端子面を下にして放置したとすると、電極
端子４が導体９に接触するため、図８のように内部集積
回路３を通じた放電経路が形成されてしまう。
平３−７８２４５号では、図７のようにＩＣパッケージ
１が帯電していて、ある導体９の水平面上にこのＩＣパ
ッケージ１の端子面を下にして放置したとすると、電極
端子４が導体９に接触するため、図８のように内部集積
回路３を通じた放電経路が形成されてしまう。
【０００８】今後ＩＣを構成するトランジスタやダイオ
ード等の小型化、回路の高集積化が進んでいき、ｐｎ接
合の逆耐圧が低下してくると、ＩＣチップ内のｐｎ接合
が破壊される恐れがある。
ード等の小型化、回路の高集積化が進んでいき、ｐｎ接
合の逆耐圧が低下してくると、ＩＣチップ内のｐｎ接合
が破壊される恐れがある。
【０００９】それ故に、本発明の課題は、集積回路を静
電破壊させることがないＩＣパッケージを提供すること
を目的とする。
電破壊させることがないＩＣパッケージを提供すること
を目的とする。
【００１０】
【課題を解決するための手段】本発明のＩＣパッケージ
は、パッケージ本体と、該パッケージ本体内に搭載され
た集積回路と、該集積回路に一端部を接続された電極端
子とを含むＩＣパッケージにおいて、上記パッケージ本
体に凹部が形成され、該凹部内に上記電極端子の他端部
が配置され、且つ該電極端子の他端部が上記凹部を除く
上記パッケージ本体の表面よりも内側に位置しているこ
とを特徴とする。
は、パッケージ本体と、該パッケージ本体内に搭載され
た集積回路と、該集積回路に一端部を接続された電極端
子とを含むＩＣパッケージにおいて、上記パッケージ本
体に凹部が形成され、該凹部内に上記電極端子の他端部
が配置され、且つ該電極端子の他端部が上記凹部を除く
上記パッケージ本体の表面よりも内側に位置しているこ
とを特徴とする。
【００１１】また、本発明のプリント基板は、本発明の
ＩＣパッケージの凹部内へ挿入されるコンタクトが植設
されていることを特徴とする。
ＩＣパッケージの凹部内へ挿入されるコンタクトが植設
されていることを特徴とする。
【００１２】
【作用】本発明のＩＣパッケージは、集積回路及び電極
端子が電気絶縁性のパッケージ本体で覆われており、そ
の下面には実装するための凹部を有している。
端子が電気絶縁性のパッケージ本体で覆われており、そ
の下面には実装するための凹部を有している。
【００１３】凹部内の電極端子は、このＩＣパッケージ
の端子面を下にしても、凹部の開口端よりも若干内側に
入り込んでいるので、帯電している導体の平地部分に置
いても、集積回路に放電路を形成して導通しない。
の端子面を下にしても、凹部の開口端よりも若干内側に
入り込んでいるので、帯電している導体の平地部分に置
いても、集積回路に放電路を形成して導通しない。
【００１４】
【実施例】次に、本発明の実施例について図面を参照し
て説明する。
て説明する。
【００１５】図１は本発明の一実施例によるＩＣパッケ
ージの一部切欠き斜視図である。
ージの一部切欠き斜視図である。
【００１６】図１を参照して、本実施例のＩＣパッケー
ジ１は、パッケージ本体２と、集積回路３と、電極端子
４と、ワイヤー５から成る。
ジ１は、パッケージ本体２と、集積回路３と、電極端子
４と、ワイヤー５から成る。
【００１７】パッケージ本体２は、絶縁体から成り、略
直方体を呈する。この絶縁体としては、セラミックやプ
ラスチック等が適する。
直方体を呈する。この絶縁体としては、セラミックやプ
ラスチック等が適する。
【００１８】集積回路３は、パッケージ本体２内に搭載
され、このパッケージ本体２により、気密封止される。
され、このパッケージ本体２により、気密封止される。
【００１９】電極端子４は、パッケージ本体２内に複数
配置され、集積回路３に信号や電源電圧を供給する。
配置され、集積回路３に信号や電源電圧を供給する。
【００２０】ワイヤー５は、各電極端子４の一端部を集
積回路３に接続する。ワイヤー５としては、アルミや金
線等が適する。
積回路３に接続する。ワイヤー５としては、アルミや金
線等が適する。
【００２１】図２は図１に示すＩＣパッケージの底面図
である。
である。
【００２２】図２をも参照して、パッケージ本体２の底
面、即ち、パッケージ本体２のプリント基板（図示せ
ず）側面には、凹部２０が形成されている。
面、即ち、パッケージ本体２のプリント基板（図示せ
ず）側面には、凹部２０が形成されている。
【００２３】図３は図１に示すＩＣパッケージの要部の
拡大構成略図である。
拡大構成略図である。
【００２４】図３をも参照して、パッケージ本体２の凹
部２０内には、電極端子４の他端部４ａが配置されてい
る。電極端子４の他端部４ａは、凹部２０の開口端から
少し奥の方へ後退させて配置されている。即ち、電極端
子４の他端部４ａは、凹部２０を除くパッケージ本体２
の表面よりも内側に位置している。上述の電極端子４の
他端部４ａと凹部２０とで、実装用の凹型端子が構成さ
れている。
部２０内には、電極端子４の他端部４ａが配置されてい
る。電極端子４の他端部４ａは、凹部２０の開口端から
少し奥の方へ後退させて配置されている。即ち、電極端
子４の他端部４ａは、凹部２０を除くパッケージ本体２
の表面よりも内側に位置している。上述の電極端子４の
他端部４ａと凹部２０とで、実装用の凹型端子が構成さ
れている。
【００２５】図４は図１に示すＩＣパッケージが実装さ
れるプリント基板の要部の斜視図である。
れるプリント基板の要部の斜視図である。
【００２６】図４を参照して、このプリント基板７に
は、ＩＣパッケージ１の凹部２０に対応させて、コンタ
クト８が植設されている。このコンタクト８は、ＩＣパ
ッケージ１をプリント基板７に実装した時に、凹部２０
内に挿入され、この中でＩＣパッケージ１の電極端子４
に接続される。
は、ＩＣパッケージ１の凹部２０に対応させて、コンタ
クト８が植設されている。このコンタクト８は、ＩＣパ
ッケージ１をプリント基板７に実装した時に、凹部２０
内に挿入され、この中でＩＣパッケージ１の電極端子４
に接続される。
【００２７】本実施例のＩＣパッケージ１は、パッケー
ジ本体２が帯電しても、集積回路３やそれに通ずる電極
端子４がこのＩＣパッケージ１の表面には露出しておら
ず、しかも電極端子４が凹部２０内に引っ込んだ形で装
着されているので、電極端子が他の外部導体に接触する
ことはない。
ジ本体２が帯電しても、集積回路３やそれに通ずる電極
端子４がこのＩＣパッケージ１の表面には露出しておら
ず、しかも電極端子４が凹部２０内に引っ込んだ形で装
着されているので、電極端子が他の外部導体に接触する
ことはない。
【００２８】従って、ＩＣパッケージ１の如何なる箇所
が他の外部導体に接触しても、集積回路３を経た放電経
路を形成することはなく、パッケージ本体２の表面上で
放電する。このことより集積回路３が静電破壊されるこ
とがなくなる。
が他の外部導体に接触しても、集積回路３を経た放電経
路を形成することはなく、パッケージ本体２の表面上で
放電する。このことより集積回路３が静電破壊されるこ
とがなくなる。
【００２９】
【発明の効果】以上説明した様に、本発明のＩＣパッケ
ージは、パッケージ本体に凹部を設け、この凹部の内側
に入り込んだ所に、集積回路に信号等を供給する電極端
子の他端部を配置して、この部分をＩＣパッケージの実
装用の凹型端子とすることにより、ＩＣパッケージが外
部の導体に接触した時でも、ＩＣパッケージの表面に帯
電した静電気が、集積回路内に放電路を形成することは
なく、よってＩＣパッケージ内部の構造を静電破壊する
ことがなくなるという効果を奏する。
ージは、パッケージ本体に凹部を設け、この凹部の内側
に入り込んだ所に、集積回路に信号等を供給する電極端
子の他端部を配置して、この部分をＩＣパッケージの実
装用の凹型端子とすることにより、ＩＣパッケージが外
部の導体に接触した時でも、ＩＣパッケージの表面に帯
電した静電気が、集積回路内に放電路を形成することは
なく、よってＩＣパッケージ内部の構造を静電破壊する
ことがなくなるという効果を奏する。
【図１】図１は本発明の一実施例によるＩＣパッケージ
の一部切欠き斜視図である。
の一部切欠き斜視図である。
【図２】図２は図１に示すＩＣパッケージの底面図であ
る。
る。
【図３】図３は図１に示すＩＣパッケージの要部の拡大
構成略図である。
構成略図である。
【図４】図４は図１に示すＩＣパッケージが実装される
プリント基板の要部の斜視図である。
プリント基板の要部の斜視図である。
【図５】図５は従来のＩＣパッケージの一例の斜視図で
ある。
ある。
【図６】図６図は図５に示すＩＣパッケージにおける集
積回路内を経て形成される放電経路の示す要部の斜視図
である。
積回路内を経て形成される放電経路の示す要部の斜視図
である。
【図７】図７は従来のＩＣパッケージの他の例の斜視図
である。
である。
【図８】図８は図７に示すＩＣパッケージにおける集積
回路内を経て形成される放電経路の示す構成略図であ
る。
回路内を経て形成される放電経路の示す構成略図であ
る。
１ ＩＣパッケージ ２ パッケージ本体 ３ 集積回路 ４ 電極端子 ５ ワイヤー ７ プリント基板 ８ コンタクト ２０ 凹部
Claims (2)
- 【請求項１】 パッケージ本体と、該パッケージ本体内
に搭載された集積回路と、該集積回路に一端部を接続さ
れた電極端子とを含むＩＣパッケージにおいて、上記パ
ッケージ本体に凹部が形成され、該凹部内に上記電極端
子の他端部が配置され、且つ該電極端子の他端部が上記
凹部を除く上記パッケージ本体の表面よりも内側に位置
していることを特徴とするＩＣパッケージ。 - 【請求項２】 請求項１記載のＩＣパッケージの凹部内
へ挿入されるコンタクトが植設されていることを特徴と
するプリント基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318771A JPH06163744A (ja) | 1992-11-27 | 1992-11-27 | Ｉｃパッケージ及びプリント基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4318771A JPH06163744A (ja) | 1992-11-27 | 1992-11-27 | Ｉｃパッケージ及びプリント基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06163744A true JPH06163744A (ja) | 1994-06-10 |
Family
ID=18102768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4318771A Pending JPH06163744A (ja) | 1992-11-27 | 1992-11-27 | Ｉｃパッケージ及びプリント基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06163744A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191455A (ja) * | 1988-01-27 | 1989-08-01 | Hitachi Ltd | 半導体装置 |
-
1992
- 1992-11-27 JP JP4318771A patent/JPH06163744A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191455A (ja) * | 1988-01-27 | 1989-08-01 | Hitachi Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4530002A (en) | Connection lead arrangement for a semiconductor device | |
| US6610923B1 (en) | Multi-chip module utilizing leadframe | |
| MY120575A (en) | Semiconductor device and method of manufacturing same | |
| US6043539A (en) | Electro-static discharge protection of CMOS integrated circuits | |
| KR920001692A (ko) | 제로 전력 ic 모듈 | |
| EP0330372A2 (en) | Hybrid ic with heat sink | |
| EP1115086A3 (en) | Non-contact type IC card and process for manufacturing same | |
| JPH06163744A (ja) | Ｉｃパッケージ及びプリント基板 | |
| CN100401510C (zh) | 半导体装置、半导体主体及其制造方法 | |
| TW550713B (en) | Package for electronic components and method for forming a package for electronic components | |
| JPS61114564A (ja) | 静電破壊防止機構付きｉｃパツケ−ジ | |
| JPH0121566Y2 (ja) | ||
| CN114639671B (zh) | Esd保护模块和esd保护组件 | |
| JPH01108751A (ja) | 集積回路装置 | |
| KR920010845A (ko) | 모울드 셀을 갖는 집적회로 패키지 | |
| JPH02119171A (ja) | 半導体集積回路装置 | |
| JP2581891Y2 (ja) | 集積回路 | |
| JP2755148B2 (ja) | 半導体装置 | |
| JPS5821180Y2 (ja) | 半導体装置 | |
| JPS61208853A (ja) | Ｉｃパツケ−ジ | |
| JPS613440A (ja) | プラグインパツケ−ジ | |
| JPH0135483Y2 (ja) | ||
| JPH03159799A (ja) | データ担体 | |
| JPS58142551A (ja) | 樹脂封止半導体装置 | |
| JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19950801 |