JPH06168874A

JPH06168874A - 半導体装置の製造方法

Info

Publication number: JPH06168874A
Application number: JP34346392A
Authority: JP
Inventors: Masaaki Asano; 雅朗浅野
Original assignee: Dai Nippon Printing Co Ltd
Current assignee: Dai Nippon Printing Co Ltd
Priority date: 1992-11-30
Filing date: 1992-11-30
Publication date: 1994-06-14

Abstract

(57)【要約】【目的】プロセス途中で、基板をチャンバ外に取り出
すことなく、半導体装置を製造することができる方法を
提供する。【構成】基板上に所定の材料からなる膜を形成させる
成膜工程を行うための成膜用チャンバＡと、この成膜工
程によって形成された膜上にエッチングレートの異なる
別な化合物からなるパターンを形成するパターニング工
程を行うためのパターニング用チャンバＢと、このパタ
ーニング工程によって形成されたパターンに応じて膜を
部分的に除去するエッチング工程を行うためのエッチン
グ用チャンバＣと、の３種類のチャンバを用意し、基板
１を外気に触れさせることなくこの３種類のチャンバ間
で移動させ、基板１上に複数の層を形成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法、
特に、薄膜トランジスタ、太陽電池、各種センサ、など
の製造に適した製造方法に関する。

【０００２】

【従来の技術】一般的な半導体装置は、基板上に複数の
層をそれぞれ様々なパターンで積層させた構造をもつ。
このため、半導体装置の製造工程では、基板上への層の
形成と、形成した層に対するパターニングおよびエッチ
ングが繰り返し行われる。従来用いられている最も一般
的なパターニング方法は、フォトリソグラフィ法であ
る。この方法では、パターニング対象となる層の上にレ
ジスト層を形成し、このレジスト層上に所定のパターン
が描かれたマスクを載せた状態で露光し、レジスト層を
現像して露光部分または非露光部分を除去する。そし
て、残ったレジスト層を保護膜として用い、パターニン
グ対象層のエッチングが行われる。

【０００３】

【発明が解決しようとする課題】上述したフォトリソグ
ラフィ法では、対象となる１つの層をパターニングする
ために、レジスト層の形成、マスクを用いた露光、
レジスト層の現像、という工程が必要になる。このよ
うに、レジスト層を取り扱う工程では、レジスト層を乾
燥させたり、洗い流したりする作業が必要になるため、
チャンバ内で行うことは困難である。したがって、半導
体装置の製造プロセスでは、チャンバ内で成膜工程を行
った後、基板をチャンバから取り出してフォトリソグラ
フィ法によるパターニング工程およびエッチング工程を
行って１つの層を形成し、別な層を形成するためには、
再びこの基板をチャンバ内に入れて成膜工程を行い、基
板をチャンバから取り出してフォトリソグラフィ法によ
るパターニング工程およびエッチング工程を行うという
処理を繰り返し行っているのが現状である。

【０００４】しかしながら、製造プロセスの途中で、基
板をチャンバから取り出すと、外気における塵埃の付着
による悪影響が及ぶため、不良品の発生率が高くなるお
それがある。したがって、理想的には、すべてのプロセ
スをチャンバ内において行い、基板を外気に触れさせな
いようにするのが好ましい。

【０００５】そこで本発明は、プロセス途中で、できる
だけ基板をチャンバ外に取り出すことなく、半導体装置
を製造することができる方法を提供することを目的とす
る。

【０００６】

【課題を解決するための手段】

(1) 本願第１の発明は、基板上に複数の層を形成して
なる半導体装置を製造する方法において、基板上に所定
の材料からなる膜を形成させる成膜工程を行うための成
膜用チャンバと、この成膜工程によって形成された膜上
にエッチングレートの異なる別な化合物からなるパター
ンを形成するパターニング工程を行うためのパターニン
グ用チャンバと、このパターニング工程によって形成さ
れたパターンに応じて膜を部分的に除去するエッチング
工程を行うためのエッチング用チャンバと、の３種類の
チャンバを用意し、基板を外気に触れさせることなくこ
の３種類のチャンバ間で移動させ、基板上に複数の層を
形成させるようにしたものである。

【０００７】(2) 本願第２の発明は、上述の第１の発
明に係る半導体装置の製造方法において、所定のパター
ンに対応する形状の開口窓が形成されたマスク板を用意
し、パターニング用チャンバ内において、このマスク板
をパターニング対象となる膜の上にのせ、この膜の表面
の一部を開口窓から露出させ、この膜と化学反応を生じ
る反応性ガスの雰囲気中においてこの膜の露出部分に別
な化合物を形成させることによりパターニング工程を行
うようにしたものである。

【０００８】(3) 本願第３の発明は、上述の第１の発
明に係る半導体装置の製造方法において、パターニング
対象となる膜を構成する第１の材料に対して、所定の条
件下で接触させることにより化学反応を起こす第２の材
料を用意し、この第２の材料を用いて、スタンプ板上に
所定のパターンをもったスタンプ層を形成し、パターニ
ング用チャンバ内において、スタンプ層と膜とが互いに
触れ合うように接触させ、第１の材料と第２の材料との
接触により化学反応が起こるような所定の条件を保ち、
第１の材料と第２の材料との接触部に両者の化合物を形
成させることによりパターニング工程を行うようにした
ものである。

【０００９】

【作用】

(1) 本願第１の発明では、成膜用チャンバ、パターニ
ング用チャンバ、エッチング用チャンバ、の３種類のチ
ャンバが用意され、基板は外気に触れることなくこの３
種類のチャンバ間を移動する。半導体装置の製造プロセ
スは、基本的には、成膜工程、パターニング工程、エッ
チング工程、の３つの工程の組み合わせによって構成す
ることができるため、この３種類のチャンバ内におい
て、必要なすべての工程を行うことができる。したがっ
て、基板を外気に触れさせることなく、この基板上に複
数の層を形成させることにより、所望の半導体装置を製
造することが可能になる。

【００１０】(2) 本願第２の発明は、次のような方法
により、パターニング工程をチャンバ内で行うことがで
きるようにしたものである。まず、物理的な開口窓をも
ったマスク板によって、パターニング対象となる膜の一
部が物理的に覆われる。この状態で、所定の反応性ガス
の雰囲気中におくと、マスク板の開口窓から露出した膜
に対して化学反応が生じ、この露出部分についてのみ別
な化合物が形成させる。結局、マスク板で覆われていた
部分はもとの材料層のままであるが、開口窓によって露
出していた部分には別な化合物が形成されたことにな
る。このようなパターニングを行っておけば、次のエッ
チング工程において、エッチングレートの違いを利用し
て、露出部分と非露出部分とのいずれか一方を選択的に
除去することができる。このパターニング方法は、従来
のフォトリソグラフィ法のようにレジストを用いる必要
がなく、チャンバ内で行うことが可能である。

【００１１】(3) 一方、本願第３の発明は、次のよう
な方法により、パターニング工程をやはりチャンバ内で
行うことができるようにしたものである。すなわち、パ
ターニング対象となる膜に対して、スタンプ層を所定の
条件下（たとえば、所定の温度環境）で接触させる。こ
こで、膜を構成する第１の材料と、スタンプ層を構成す
る第２の材料とは、この条件下で接触させた場合に化学
反応を生じるため、接触部に両者の化合物が形成され
る。このようなパターニングを行っておけば、次のエッ
チング工程において、エッチングレートの違いを利用し
て、化合物の形成部分と非形成部分とのいずれか一方を
選択的に除去することができる。このパターニング方法
も、レジストを用いる必要がないためチャンバ内で行う
ことが可能である。

【００１２】

【実施例】以下、本発明を図示する実施例に基づいて説
明する。

【００１３】§１．基本思想図１は、一般的な半導体装置の製造方法の工程を示す流
れ図である。まず、ステップＳ１において基板を準備
し、ステップＳ２の成膜工程において、この基板上に所
定の材料からなる膜を形成する。続いて、ステップＳ３
のパターニング工程において、この膜に所定のパターン
を形成し、ステップＳ４のエッチング工程において、こ
のパターンに応じて膜の一部を除去する。これで基板上
に第１の層が形成されたことになる。次に、ステップＳ
５からステップＳ２へ戻り、第１の層の上に、別な膜を
形成する。そして、ステップＳ３のパターニング工程に
おいて、この膜に所定のパターンを形成し、ステップＳ
４のエッチング工程において、このパターンに応じて膜
の一部を除去する。これで第２の層が形成されたことに
なる。こうして、ステップＳ２〜Ｓ４の工程を必要な回
数だけ繰り返すことにより、基板上に多数の層が形成さ
れ半導体装置が完成する。

【００１４】このように、一般的な半導体装置は、成膜
工程、パターニング工程、エッチング工程、の３つの工
程を繰り返し行うことにより製造することができる。こ
こで、成膜工程については、ＣＶＤ法、蒸着法、スパッ
タリング法など種々の方法が知られており、これらの成
膜方法はチャンバ内で行われる。また、エッチング工程
としては、主に、溶液中で行うウエットエッチングと、
ガス雰囲気中で行うドライエッチングとが知られてお
り、後者はやはりチャンバ内で行われる。このように、
成膜工程およびエッチング工程は、通常、チャンバ内で
行われるが、パターニング工程だけは、チャンバの外に
おいて行われる。これは、前述したように、従来のパタ
ーニング工程は、フォトリソグラフィ法によるものであ
り、レジストの塗布および乾燥、そしてフォトマスクに
よる露光、更にレジストの現像および洗浄、といった作
業が必要になるため、チャンバ内においてパターニング
工程を行うことは困難であるためである。そこで、図１
の流れ図において、ステップＳ２〜Ｓ５のループを繰り
返し実行する際に、ステップＳ３のパターニング工程で
は、常に基板をチャンバから取り出す必要があった。こ
のように、製造プロセスの途中で、基板を外気に触れさ
せると、外気中の塵埃が付着するおそれがあり好ましく
ない。

【００１５】本願発明の基本思想は、ステップＳ３のパ
ターニング工程を、チャンバ内において行うことができ
れば、ステップＳ２〜Ｓ４のすべての工程をチャンバ内
で行うことができるようになり、製造プロセスの途中
で、基板をチャンバから取り出して外気に触れさせる必
要がなくなるであろうという考えに基づくものである。
このような、チャンバ内でのパターニングを可能にする
方法として、本願発明者は、従来のフォトリソグラフィ
法とは異なるユニークな２つの方法を案出した。ここで
は、この２つの方法のうちの第１の方法を「マスク板処
理」、第２の方法を「スタンプ板処理」、とそれぞれ呼
ぶことにする。「マスク板処理」については、本件と同
一出願人による同日の特許出願（整理番号Ａ０４１１
２）の明細書に詳述されており、また、「スタンプ板処
理」については、特願平４−２１０９９９号明細書に詳
述されているので、本明細書では、その基本原理につい
てのみ簡単に述べることにする。

【００１６】§２．「マスク板処理」の基本原理ここでは、ガラス基板上にＣｒからなる金属配線層をパ
ターニングするプロセスに「マスク板処理」を適用した
実施例を、図２の断面図を参照しながら説明する。ま
ず、図２(a) に示すように、ガラス基板１上にＣｒを堆
積させ、Ｃｒ材料層２を形成する。Ｃｒを堆積させる方
法としては、従来から用いられている一般的な成膜方法
を用いればよい。たとえば、真空蒸着法、スパッタ法、
ＣＶＤ法、鍍金法などを用いることができる。Ｃｒ材料
層２の厚みとしては、後述するように、０．０１〜１μ
ｍの範囲が好ましく、特に、０．０５〜０．５μｍの範
囲にするのがよい。

【００１７】続いて、図２(b) に示すように、このＣｒ
材料層２の上に、マスク板３をのせて覆うようにする。
このマスク板３には、金属配線層に形成すべき所定のパ
ターンに対応する形状の開口窓４が設けられている。開
口窓４は貫通孔を形成しており、Ｃｒ材料層２の表面の
うち、開口窓４に対応する部分は露出した状態となる。
これらをこの状態のまま、反応性ガスの雰囲気中に入れ
る。ここで用いる反応性ガスとしては、Ｃｒ材料層２の
表面と化学反応を起こしてＣｒとは別の化合物を生成す
るようなガスであれば何でもよいが、ここでは、弗素を
含んだガスをプラズマ化したものを反応性ガスとして用
いている。このように、図２(b) に示すものを、弗素を
含んだプラズマガス雰囲気中におくことにより、開口窓
４によって露出しているＣｒ材料層２の露出面が化学反
応を起こし、その表面に弗素化合物膜５が形成される。
なお、条件によっては、弗素によるコーティング膜が形
成される場合もあるが、本明細書では、このような弗素
コーティング膜も含めて弗素化合物膜５と呼ぶことにす
る。図２(c) は、マスク板３を除去したときの状態を示
す図であり、Ｃｒ材料層２の表面に弗素化合物膜５が形
成された状態が明瞭に示されている。

【００１８】上述したプラズマガス雰囲気中における化
学反応を行うにあたって重要なことは、Ｃｒ材料層２の
露出面のみについて反応が起こり、非露出面には反応が
起こらないようにすることである。そのためには、プラ
ズマガスが露出面だけに供給され、非露出面には触れな
いようにしなければならない。これは、Ｃｒ材料層２の
上面とマスク板３の下面との物理的密着性を向上させる
ことにより可能である。一般に、ガラス基板１の上面は
かなりの平滑度を有しており、この上に真空蒸着法、ス
パッタ法、ＣＶＤ法、鍍金法などによって堆積されたＣ
ｒ材料層２の上面もかなり平滑度をもった面となる。そ
こで、同程度の平滑度をもった下面を有するマスク板３
を用い、このマスク板３がＣｒ材料層２の上に密着した
状態を保つようにして反応を行わせれば、両者間におけ
るプラズマガスの回り込みを阻止することができ、Ｃｒ
材料層２の露出面のみに弗素化合物膜５が形成されるこ
とになる。

【００１９】ここでは、このプラズマガスの回り込みを
阻止するために、図２(b) に示すように、Ｃｒ材料層２
の露出面に対して垂直な方向に電界Ｅをかけるように
し、方向性をもった化学反応が行われるようにしてい
る。すなわち、電界Ｅをかけることにより、プラズマガ
スによる反応方向が図の垂直方向に偏ることになり、非
露出面へのプラズマガスの回り込みによる反応が行われ
るのを防ぐことができる。

【００２０】さて、図２(c) に示すように、弗素化合物
膜５が所定のパターンで形成されたら、これに対して選
択的なエッチングを行えばよい。すなわち、Ｃｒ材料層
２と弗素化合物膜５との間で、エッチングレートの異な
るエッチング方法を行うのである。たとえば、ＣＣｌ_４
ガスを用いたドライエッチングを行えば、Ｃｒ材料層２
に対するエッチング速度は、弗素化合物膜５に対するエ
ッチング速度の１０倍程度となり、エッチング速度の遅
い弗素化合物膜５をマスクとして用い、Ｃｒ材料層２の
うち弗素化合物膜５が形成されていない部分のみをエッ
チング除去することが可能である。こうして、図２(d)
に示すように、Ｃｒ材料層２のうち、Ｃｒパターニング
層６だけがエッチング除去されずに残ることになり、こ
のＣｒパターニング層６が目的の金属配線層となる。

【００２１】以上の工程のうち、図２(a) に示す成膜工
程が、図１の流れ図におけるステップＳ２の成膜工程に
対応し、図２(b) に示すパターニング工程が、ステップ
Ｓ３のパターニング工程（すなわち、「マスク板処
理」）に対応し、図２(c) 〜(d)に示すエッチング工程
が、ステップＳ４のエッチング工程に対応することにな
る。いずれの工程もチャンバ内で行うことが可能であ
る。

【００２２】なお、前述したように、Ｃｒ材料層２の厚
みとしては、０．０１〜１μｍの範囲が好ましい。これ
は、次のような理由による。すなわち、Ｃｒ材料層２の
厚みが０．０１μｍ以下であると、金属配線層として抵
抗が高くなりすぎ実用的ではなくなる上、プラズマ雰囲
気中における化学処理の際に、スパッタ効果により層が
消滅するおそれがあり不適当である。また、Ｃｒ材料層
２の厚みが１μｍ以上であると、Ｃｒ材料層２の厚みと
弗素化合物膜５の厚みの比が大きくなりすぎるため、エ
ッチング処理時に、マスクとして機能する弗素化合物膜
５がエッチング除去されてしまったり、サイドエッチン
グの影響を受けてＣｒパターニング層６の形状が悪くな
ったりするためにやはり不適当である。

【００２３】§３．「スタンプ板処理」の基本原理ここでは、ガラス基板上に形成したアモルファスシリコ
ン（以下、ａ−Ｓｉと記す）層をパターニングするプロ
セスに「スタンプ板処理」を適用した実施例を、図３の
断面図を参照しながら説明する。まず、図３(a) に示す
ように、ガラス基板１１上にａ−Ｓｉを堆積させ、ａ−
Ｓｉ材料層１２を形成する。続いて、同じく図３(a) に
示されているように、スタンプ板１３を用意する。この
スタンプ板１３の下面には、所定のパターンでスタンプ
層１４が形成されている。スタンプ板１３は、スタンプ
層１４を支持するためのベースとして用いられる基板で
あり、この実施例では低膨張ガラスが材質として用いら
れているが、他の材質の基板を用いてもかまわない。こ
れに対し、スタンプ板１３の下面に形成されたスタンプ
層１４は、特有な材料で構成する必要がある。この実施
例では、スタンプ層１４は、ａ−Ｓｉ材料層１２と所定
の条件で反応し、シリサイドを生成するような材料であ
るＣｒから構成されている。こうして用意したスタンプ
板１３を、図３(b) の矢印に示すように、ａ−Ｓｉ材料
層１２の上面に押し付け、Ｃｒからなるスタンプ層１４
がａ−Ｓｉ材料層１２に接触するようにする。ここで、
ある程度の圧力でスタンプ板１３を押し付けながら、温
度を１５０〜４００℃に保つようにする。このような熱
圧着を行うと、図３(b) に示すように、Ｃｒとａ−Ｓｉ
との接触部分が化学反応を起こし、両者の化合物として
シリサイド（Ｃｒ_３Ｓｉ，Ｃｒ_２Ｓｉ_３など）が生成さ
れるのである。いわば、スタンプ板１３によってスタン
プを押すことにより、ａ−Ｓｉ材料層１２の表面にスタ
ンプ印（シリサイド部１５）が形成されたことになる。
こうして、図３(c) に示すように、スタンプ板１３を矢
印の方向に持ち上げた後も、ａ−Ｓｉ材料層１２の表面
には、所定のパターンでシリサイド部１５が形成された
まま残ることになる。

【００２４】なお、本願図面では、説明の便宜上、各層
の厚みを実寸の比率では示していないが、実際には、ス
タンプ層１４の厚み（たとえば、１μｍ程度）は、ａ−
Ｓｉ材料層１２の厚み（たとえば、０．０５μｍ程度）
に比べて十分に厚く、スタンプ板１３の厚みは更に厚い
（たとえば、１ｍｍ程度）。したがって、上述のような
熱圧着処理により、ａ−Ｓｉ材料層１２側にシリサイド
部１５が生成されたとしても、スタンプ層１４側にはほ
とんど変化はなく、同一のスタンプ板１３を用いて、多
数のａ−Ｓｉ材料層１２に対して繰り返し熱圧着処理を
行うことが可能である。したがって、スタンプ板１３を
一度作成しておけば（これは、たとえば、従来のフォト
リソグラフィ法などで作成すればよい）、多数の半導体
装置に対してパターンの転写処理を行うことができる。

【００２５】さて、図３(c) に示すように、シリサイド
部１５としてパターンの転写が完了したら、このシリサ
イド部１５をマスクとして、ａ−Ｓｉ材料層１２に対す
るエッチング処理を行うことができる。すなわち、ａ−
Ｓｉ材料層１２とシリサイド部１５との間でのエッチン
グレートが異なるエッチング方法を用い、ａ−Ｓｉ材料
層１２の一部をエッチング除去する処理を行えばよい。
このような選択的なエッチング方法としては、ＳＦ_６，
ＣＦ_４といったエッチングガスをプラズマ化した雰囲気
にａ−Ｓｉ材料層１２を晒すドライエッチングを行えば
よい。このようなドライエッチングでは、シリサイドに
比べてａ−Ｓｉのエッチング速度が１０倍以上大きくな
るため、シリサイド部１５をマスクの代用として利用す
ることができる。

【００２６】以上の工程のうち、図３(a) に示す成膜工
程が、図１の流れ図におけるステップＳ２の成膜工程に
対応し、図３(b) に示すパターニング工程が、ステップ
Ｓ３のパターニング工程（すなわち、「スタンプ板処
理」）に対応し、図３(c) に示す状態の後に行われるエ
ッチング工程が、ステップＳ４のエッチング工程に対応
することになる。いずれの工程もチャンバ内で行うこと
が可能である。

【００２７】§４．本願発明の基本原理以上、「マスク板処理」と「スタンプ板処理」というユ
ニークな２つのパターニング方法を簡単に述べた。これ
らのパターニング方法の特徴は、いずれもチャンバ内で
行うことができるという点である。本願発明の基本原理
は、このようなチャンバ内で行うことができるパターニ
ング方法を採用することにより、図１の流れ図に示すす
べての工程をチャンバ内で行おうとするものである。た
とえば、「マスク板処理」を採用した場合には、図４に
示すような製造ラインを用意しておけばよい。この製造
ラインには、３つのチャンバＡ，Ｂ，Ｃが隣接して設置
されている。この３つのチャンバＡ，Ｂ，Ｃ内には搬送
レールなどが設けられており、この搬送レール上を、移
動支持台２０が自由に移動することができる構造となっ
ている。各チャンバＡ，Ｂ，Ｃは、いずれも独立したチ
ャンバであり、それぞれ独自の排気系やガス導入系を有
している。したがって、各チャンバ間には、開閉自在な
気密扉（図に破線で示す）が設置されており、移動支持
台２０を移動させるときには、この気密扉を開いた状態
にしておくが、各チャンバ内で所定の工程を行うときに
は、各気密扉は閉じた状態となり、それぞれのチャンバ
が独立した気密室を構成する。

【００２８】ここで、チャンバＡは成膜工程を行うため
のチャンバであり、チャンバＢは「マスク板処理」（パ
ターニング工程）を行うためのチャンバであり、チャン
バＣはエッチング工程を行うためのチャンバである。図
２に示す工程を行うには、次のようにすればよい。ま
ず、作業者は、ガラス基板１を用意し、これを移動支持
台２０の上に載せる。そして、この移動支持台２０をチ
ャンバＡ内に入れる。ここで、チャンバＡを気密状態に
保ち、アルゴンガスなどを導入した上で対向電極３１に
ＲＦ交流電力を供給し、スパッタリング法などにより、
ガラス基板１の上にＣｒ材料層２を堆積させる。続い
て、チャンバＡ，Ｂ内を真空排気した上で、両チャンバ
間の気密扉を開き、移動支持台２０をチャンバＢ内に移
動させる。チャンバＢ内には、移動支持台２０上のガラ
ス基板１に形成されたＣｒ材料層２の上に、マスク板３
を密着させる機構を設けておく。マスク板３を密着させ
たら、チャンバＢを気密状態に保ち、対向電極３２にＲ
Ｆ交流電力を供給し、導入した弗化物ガスをプラズマ化
する。こうして、チャンバＢ内で「マスク板処理」が行
われる。すなわち、Ｃｒ材料層２表面のマスク板３から
露出した部分に弗素化合物膜が形成されることになる。
続いて、チャンバＢ，Ｃ内を真空排気した上で、両チャ
ンバ間の気密扉を開き、移動支持台２０をチャンバＣ内
に移動させる。そして、このチャンバＣを気密状態に保
ち、対向電極３３にＲＦ交流電力を供給し、導入したエ
ッチングガス（ＣＣｌ_４）をプラズマ化してドライエッ
チングを行う。その結果、ガラス基板１上にはＣｒパタ
ーニング層６が形成されることになる。この後、移動支
持台２０をチャンバＣから外へと移動させれば、ガラス
基板１上にＣｒパターニング層６を形成するまでのプロ
セスはすべてチャンバ内で行われたことになり、その間
は外気に触れることはない。

【００２９】パターニング方法として、「スタンプ板処
理」を採用した場合には、図５に示すような製造ライン
を用意しておけばよい。この製造ラインにおいて、成膜
工程を行うチャンバＡおよびエッチング工程を行うチャ
ンバＣは、図４に示す製造ラインのものと同じである
が、チャンバＢ２は「スタンプ板処理」によるパターニ
ング工程を行うためのチャンバとなっている。この製造
ラインを用いて、図３に示す工程を行うには、次のよう
にすればよい。まず、作業者は、ガラス基板１１を用意
し、これを移動支持台２０の上に載せる。そして、この
移動支持台２０をチャンバＡ内に入れ、対向電極３４に
ＲＦ交流電力を供給し、ａ−Ｓｉ材料層１２を堆積させ
る。続いて、移動支持台２０をチャンバＢ２へ移動させ
る。このチャンバＢ２には、スタンプ層１４が形成され
たスタンプ板１３を用意しておき、このスタンプ板１３
をａ−Ｓｉ材料層１２の上面に押圧させる機構を設けて
おく。また、ヒータ３５により熱を与えることができる
ようにしておき、スタンプ層１４とａ−Ｓｉ材料層１２
とが熱圧着されるようにする。こうして「スタンプ板処
理」を行ったら、移動支持台２０をチャンバＣ内に移動
させる。そして、このチャンバＣ内において、対向電極
３６にＲＦ交流電力を供給し、導入したエッチングガス
をプラズマ化してドライエッチングを行う。その結果、
ガラス基板１上にはａ−Ｓｉパターニング層１６が形成
されることになる。この後、移動支持台２０をチャンバ
Ｃから外へと移動させれば、ガラス基板１１上にａ−Ｓ
ｉパターニング層１６を形成するまでのプロセスはすべ
てチャンバ内で行われたことになり、その間は外気に触
れることはない。

【００３０】§５．具体的な実施例最後に、図６に示すような薄膜トランジスタを製造する
工程に本発明を適用した具体的な実施例を示す。この実
施例では、図７に示すように、チャンバＡ〜チャンバＲ
までが連続して設けられた製造ラインを用意している。
作業者がガラス基板４１を用意して移動支持台２０の上
に載せ、この移動支持台２０をチャンバＡに入れると、
移動支持台２０はチャンバＡ〜チャンバＲへと順次移動
してゆく。しかも、各チャンバ内においてそれぞれ１工
程ずつが行われ、チャンバＲから移動支持台２０が出て
きたときには、図６に示すような構造をもった薄膜トラ
ンジスタが完成した状態となっている。

【００３１】以下、この工程を図８および図９の流れ図
に基づいて説明する。なお、この流れ図の各ステップに
おける括弧内のアルファベットは、その処理が行われる
チャンバ名を示している。まず、作業者は、ステップＳ
１１において、ガラス基板４１を準備する。そして、こ
のガラス基板４１を移動支持台２０の上に載せ、移動支
持台２０をチャンバＡへ移動させる。チャンバＡ内で
は、ステップＳ１２に示すように、ゲート電極４２を形
成するためのＣｒ層の成膜が行われる。続くチャンバＢ
では、ステップＳ１３に示すように、弗化物プラズマガ
ス中で「マスク板処理」が行われ、次のチャンバＣにお
いて、ステップＳ１４に示すように、Ｃｒ層がドライエ
ッチングされ、ゲート電極４２が形成される。

【００３２】続く、チャンバＤでは、ステップＳ１５に
示すように、ＳｉＮｘの成膜が行われ、ゲート絶縁膜４
３が形成され、次のチャンバＥでは、ステップＳ１６に
示すように、シリコンが堆積されてａ−Ｓｉ層の成膜が
行われる。そして、チャンバＦにおいて、ステップＳ１
７に示すように、Ｃｒからなるスタンプ層１４を用いた
「スタンプ板処理」が行われ、チャンバＧでは、ステッ
プＳ１８に示すように、ａ−Ｓｉ層をドライエッチング
することにより、チャネル層４４の下部が形成される。

【００３３】次に、チャンバＨにおいて、ステップＳ１
９に示すように、ソース電極４５およびドレイン電極４
６を形成するためのＣｒ層の成膜が行われ、続くステッ
プＳ２０では、チャンバＩにおいて、ｎ^＋ａ−Ｓｉ層の
成膜が行われる。そして、図９のステップＳ２１に示す
ように、チャンバＪにおいて、このｎ^＋ａ−Ｓｉ層に対
して、Ｃｒからなるスタンプ層１４を用いた「スタンプ
板処理」が行われ、ステップＳ２２に示すように、チャ
ンバＫにおいて、ｎ^＋ａ−Ｓｉ層をドライエッチングす
ることにより、不純物層４７，４８形成される。更に、
ステップＳ２３に示すように、チャンバＬにおいて、Ｃ
ｒ層をドライエッチングすることにより、ソース電極４
５およびドレイン電極４６が形成される。

【００３４】続いて、ステップＳ２４に示すように、チ
ャンバＭにおいて、ａ−Ｓｉ層の成膜が行われ、ステッ
プＳ２５に示すように、このａ−Ｓｉ層に対して、Ｃｒ
を用いた「スタンプ板処理」が行われ、ステップＳ２６
に示すように、ａ−Ｓｉ層に対するドライエッチングを
行うことにより、チャネル層４４の上部が形成される。
更に、ステップＳ２７において、ＩＴＯ層が成膜され、
ステップＳ２８において、弗化物プラズマガス中での
「マスク板処理」が行われ、最後に、ステップＳ２９で
は、チャンバＲ内において、ＩＴＯ層のドライエッチン
グが行われ、電極層４９が形成される。かくして、チャ
ンバＡ〜チャンバＲに至る工程により、図６に示すよう
な構造の薄膜トランジスタが製造されることになり、こ
の製造プロセスでは、プロセス途中で基板が外気に触れ
ることはない。

【００３５】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこれらの実施例のみに限定される
ものではなく、この他にも種々の態様で実施可能であ
る。特に、図８および図９の流れ図に示す工程は、図６
に示す構造をもつトランジスタの製造プロセスの一例を
示したものであり、この他にも種々の工程が可能であ
る。また、このプロセスを実施するために、図７に示す
実施例では、１工程につき１つのチャンバを設けるよう
にしているが、処理内容が同一の工程については、１つ
のチャンバを何度も用いるようにしてもよい。たとえ
ば、Ｃｒを用いた「スタンプ板処理」の工程は、ステッ
プＳ１７，Ｓ２１，Ｓ２５において行われているが、各
ステップでそれぞれ別のスタンプ板を用いるようにすれ
ば、これらの工程を同一のチャンバ内で行ってもかまわ
ない。また、上述の実施例は、図６に示す構造のトラン
ジスタを製造する全プロセスをチャンバ内で行うように
した理想的な例を示したが、必要に応じて、途中の工程
の何箇所かで基板をチャンバから取り出すようにしても
よいのは勿論のことである。

【００３６】なお、本発明に係るパターニング方法は、
マスク板やスタンプ板を物理的に接触させる必要がある
ため、フォトリソグラフィ法に比べれば、寸法精度を向
上させることがやや困難である。したがって、ＭＯＳト
ランジスタなど、寸法精度を要求する半導体装置のパタ
ーニングに用いるよりは、薄膜トランジスタ、太陽電
池、各種センサ、名度の比較的寸法精度が要求されない
半導体装置のパターニングに用いるのが好ましい。

【００３７】

【発明の効果】以上のとおり、本発明に係る半導体装置
の製造方法によれば、成膜工程、パターニング工程、エ
ッチング工程、をそれぞれ行うためのチャンバを用意
し、基板をこのチャンバ間で移動させながら必要な層の
形成を行うようにしたため、プロセス途中で、基板をチ
ャンバ外に取り出すことなく、半導体装置を製造するこ
とができるようになる。

【図面の簡単な説明】

【図１】一般的な半導体装置の製造方法の手順を示す流
れ図である。

【図２】本発明において用いる第１のパターニング工程
を示す断面図である。

【図３】本発明において用いる第２のパターニング工程
を示す断面図である。

【図４】図２に示す第１のパターニング工程を採用した
ときの製造ラインを示す図である。

【図５】図３に示す第２のパターニング工程を採用した
ときの製造ラインを示す図である。

【図６】本発明に係る製造方法によって製造された薄膜
トランジスタの構造を示す断面図である。

【図７】図６に示す薄膜トランジスタを製造するための
製造ラインの一例を示す図である。

【図８】図６に示す薄膜トランジスタを本発明による方
法で製造する手順を示す流れ図である。

【図９】図８に示す流れ図の続きを示す図である。

【符号の説明】

１…ガラス基板２…Ｃｒ材料層３…マスク板４…開口窓５…弗素化合物膜６…Ｃｒパターニング層１１…ガラス基板１２…ａ−Ｓｉ材料層１３…スタンプ板１４…スタンプ層１５…シリサイド部１６…ａ−Ｓｉパターニング層２０…移動支持台３１〜３４，３６…対向電極３５…ヒータ４１…ガラス基板４２…ゲート電極４３…ゲート絶縁膜４４…チャネル層４５…ソース電極４６…ドレイン電極４７，４８…不純物層４９…電極層Ａ〜Ｒ…チャンバ

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁵ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０１Ｌ 29/40 Ａ 7376−4Ｍ // Ｈ０１Ｌ 29/784

Claims

【特許請求の範囲】

【請求項１】基板上に複数の層を形成してなる半導体
装置を製造する方法であって、基板上に所定の材料からなる膜を形成させる成膜工程を
行うための成膜用チャンバと、前記成膜工程によって形
成された膜上にエッチングレートの異なる別な化合物か
らなるパターンを形成するパターニング工程を行うため
のパターニング用チャンバと、前記パターニング工程に
よって形成されたパターンに応じて膜を部分的に除去す
るエッチング工程を行うためのエッチング用チャンバ
と、の３種類のチャンバを用意し、前記基板を外気に触
れさせることなく前記３種類のチャンバ間で移動させ、
前記基板上に複数の層を形成させることを特徴とする半
導体装置の製造方法。
【請求項２】請求項１に記載の半導体装置の製造方法
において、所定のパターンに対応する形状の開口窓が形成されたマ
スク板を用意し、パターニング用チャンバ内において、
前記マスク板をパターニング対象となる膜の上にのせ、
この膜の表面の一部を前記開口窓から露出させ、前記膜
と化学反応を生じる反応性ガスの雰囲気中において前記
膜の露出部分に別な化合物を形成させることによりパタ
ーニング工程を行うようにしたことを特徴とする半導体
装置の製造方法。
【請求項３】請求項１に記載の半導体装置の製造方法
において、パターニング対象となる膜を構成する第１の材料に対し
て、所定の条件下で接触させることにより化学反応を起
こす第２の材料を用意し、この第２の材料を用いて、ス
タンプ板上に所定のパターンをもったスタンプ層を形成
し、パターニング用チャンバ内において、前記スタンプ
層と前記膜とが互いに触れ合うように接触させ、前記第
１の材料と前記第２の材料との接触により化学反応が起
こるような所定の条件を保ち、前記第１の材料と前記第
２の材料との接触部に両者の化合物を形成させることに
よりパターニング工程を行うようにしたことを特徴とす
る半導体装置の製造方法。