JPH06168945A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH06168945A JPH06168945A JP32057492A JP32057492A JPH06168945A JP H06168945 A JPH06168945 A JP H06168945A JP 32057492 A JP32057492 A JP 32057492A JP 32057492 A JP32057492 A JP 32057492A JP H06168945 A JPH06168945 A JP H06168945A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon film
- pattern
- tungsten silicide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【目的】 本発明は、剥がれが生じることなく、信頼性
の高い高融点金属ポリサイド構造を有する半導体装置を
提供することを目的とする。 【構成】 本発明では、ウェハ１の周縁部において、高
融点金属ポリサイドの多結晶シリコン膜２のパターンエ
ッジが、上層の高融点金属シリサイド膜３のパターンエ
ッジよりも突出するようにしている。
の高い高融点金属ポリサイド構造を有する半導体装置を
提供することを目的とする。 【構成】 本発明では、ウェハ１の周縁部において、高
融点金属ポリサイドの多結晶シリコン膜２のパターンエ
ッジが、上層の高融点金属シリサイド膜３のパターンエ
ッジよりも突出するようにしている。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特に、高融点ポリサイド構造のゲート電極ある
いは配線を形成するに際して用いられるウェハ周辺部の
加工に関する。
に係り、特に、高融点ポリサイド構造のゲート電極ある
いは配線を形成するに際して用いられるウェハ周辺部の
加工に関する。
【０００２】
【従来の技術】近年、半導体装置の高集積化に伴い、回
路の微細化は進む一方であり、例えばゲート電極や、ソ
ース・ドレイン拡散層との接続用の金属配線において
も、低抵抗で信頼性の高い構造が種々研究されている。
路の微細化は進む一方であり、例えばゲート電極や、ソ
ース・ドレイン拡散層との接続用の金属配線において
も、低抵抗で信頼性の高い構造が種々研究されている。
【０００３】その構造の１つに高融点金属のシリサイド
と多結晶シリコン層との２層構造である高融点ポリサイ
ド構造が提案されている。この構造をゲート電極に用い
る場合、例えば図３に示すように、所望の素子領域の形
成されたシリコン基板１表面にゲート電極としての酸化
シリコン膜２を形成しこの上層に多結晶シリコン膜３と
タングステンシリサイド４との２層構造のタングステン
ポリサイドを形成したものがある。この構造では、配線
パターンの形成終了後、ウェハ裏面の多結晶シリコン膜
をエッチング除去するに際し、表面をレジストで被覆
し、エッチングがなされる。しかしながら、レジストパ
ターンの形成に際し、マスクのあわせずれなどにより、
図４に示すように、タングステンシリサイド４のパター
ンが多結晶シリコン膜３のパターンよりも大きくなり、
酸化シリコン膜２とタングステンシリサイド４とが直接
接する領域ができ、層間絶縁膜の形成工程などにおける
酸化工程においてこの領域でタングステンシリサイドの
異常酸化が発生し、剥がれが生じたり、剥がれた膜がウ
ェハに付着したり、酸化炉を汚染したりするという問題
があった。
と多結晶シリコン層との２層構造である高融点ポリサイ
ド構造が提案されている。この構造をゲート電極に用い
る場合、例えば図３に示すように、所望の素子領域の形
成されたシリコン基板１表面にゲート電極としての酸化
シリコン膜２を形成しこの上層に多結晶シリコン膜３と
タングステンシリサイド４との２層構造のタングステン
ポリサイドを形成したものがある。この構造では、配線
パターンの形成終了後、ウェハ裏面の多結晶シリコン膜
をエッチング除去するに際し、表面をレジストで被覆
し、エッチングがなされる。しかしながら、レジストパ
ターンの形成に際し、マスクのあわせずれなどにより、
図４に示すように、タングステンシリサイド４のパター
ンが多結晶シリコン膜３のパターンよりも大きくなり、
酸化シリコン膜２とタングステンシリサイド４とが直接
接する領域ができ、層間絶縁膜の形成工程などにおける
酸化工程においてこの領域でタングステンシリサイドの
異常酸化が発生し、剥がれが生じたり、剥がれた膜がウ
ェハに付着したり、酸化炉を汚染したりするという問題
があった。
【０００４】
【発明が解決しようとする課題】このように従来の方法
では、マスクのずれにより、酸化シリコン膜などの酸化
膜とタングステンシリサイド等の高融点金属シリサイド
とが直接接する領域ができ、層間絶縁膜の形成工程など
における酸化工程においてこの領域で高融点金属シリサ
イドの異常酸化が発生し、剥がれが生じたり、剥がれた
膜がウェハに付着したり、酸化炉を汚染したりするとい
う問題があった。
では、マスクのずれにより、酸化シリコン膜などの酸化
膜とタングステンシリサイド等の高融点金属シリサイド
とが直接接する領域ができ、層間絶縁膜の形成工程など
における酸化工程においてこの領域で高融点金属シリサ
イドの異常酸化が発生し、剥がれが生じたり、剥がれた
膜がウェハに付着したり、酸化炉を汚染したりするとい
う問題があった。
【０００５】本発明は前記実情に鑑みてなされたもの
で、剥がれが生じることなく、信頼性の高い高融点金属
ポリサイド構造を有する半導体装置を提供することを目
的とする。
で、剥がれが生じることなく、信頼性の高い高融点金属
ポリサイド構造を有する半導体装置を提供することを目
的とする。
【０００６】
【課題を解決するための手段】そこで本発明では、ウェ
ハの周縁部において、高融点金属ポリサイドの多結晶シ
リコン膜のパターンエッジが、上層の高融点金属シリサ
イド膜のパターンエッジよりも突出するようにしてい
る。
ハの周縁部において、高融点金属ポリサイドの多結晶シ
リコン膜のパターンエッジが、上層の高融点金属シリサ
イド膜のパターンエッジよりも突出するようにしてい
る。
【０００７】すなわち、第１の方法では、多結晶シリコ
ン膜の裏面除去のためのマスクパターンがエッジ部で、
高融点金属シリサイドのパターンよりも外側に突出する
ようにしている。多結晶シリコン膜の裏面除去のための
マスクパターンがエッジ部で、高融点金属シリサイドの
裏面除去のためのマスクパターンよりも外側に突出する
ようにしている。
ン膜の裏面除去のためのマスクパターンがエッジ部で、
高融点金属シリサイドのパターンよりも外側に突出する
ようにしている。多結晶シリコン膜の裏面除去のための
マスクパターンがエッジ部で、高融点金属シリサイドの
裏面除去のためのマスクパターンよりも外側に突出する
ようにしている。
【０００８】また第２では、多結晶シリコン膜の裏面除
去と高融点金属シリサイドのパターニングとを同一のレ
ジストパターンで行い、エッチングに際しエッジが上層
側で狭いテーパ形状をなすように、ケミカルドライエッ
チング（ＣＤＥ）等のエッチング方法を用いるようにし
ている。
去と高融点金属シリサイドのパターニングとを同一のレ
ジストパターンで行い、エッチングに際しエッジが上層
側で狭いテーパ形状をなすように、ケミカルドライエッ
チング（ＣＤＥ）等のエッチング方法を用いるようにし
ている。
【０００９】
【作用】上記構成によれば、ウェハの周縁部において、
高融点金属ポリサイドの多結晶シリコン膜のパターンエ
ッジが、上層の高融点金属シリサイド膜のパターンエッ
ジよりも突出させ、高融点金属シリサイドと下地の酸化
膜とが接することがないようにしているため、後続の酸
化工程でも異常酸化が生じて膜の剥がれを生じることな
く信頼性の高い半導体装置を提供することが可能とな
る。
高融点金属ポリサイドの多結晶シリコン膜のパターンエ
ッジが、上層の高融点金属シリサイド膜のパターンエッ
ジよりも突出させ、高融点金属シリサイドと下地の酸化
膜とが接することがないようにしているため、後続の酸
化工程でも異常酸化が生じて膜の剥がれを生じることな
く信頼性の高い半導体装置を提供することが可能とな
る。
【００１０】この方法を実現するための方法としては、
マスクパターンの大きさを調整する方法と、エッチング
に際してエッジがテーパ状となるようなエッチング条件
設定を行うように調整することにより、同一のマスクパ
ターンでパターニングする方法とがある。
マスクパターンの大きさを調整する方法と、エッチング
に際してエッジがテーパ状となるようなエッチング条件
設定を行うように調整することにより、同一のマスクパ
ターンでパターニングする方法とがある。
【００１１】
【実施例】以下、本発明の実施例として図面を参照しつ
つ詳細に説明する。
つ詳細に説明する。
【００１２】この方法は、図１(a) 乃至(f) にその製造
工程図を示すように、多結晶シリコン膜３の裏面除去の
ためのマスクパターンＲ1 がエッジ部で、高融点金属シ
リサイド４のパターニングのためのマスクパターンＲ2
よりも外側に突出するようにしたことを特徴とするもの
である。
工程図を示すように、多結晶シリコン膜３の裏面除去の
ためのマスクパターンＲ1 がエッジ部で、高融点金属シ
リサイド４のパターニングのためのマスクパターンＲ2
よりも外側に突出するようにしたことを特徴とするもの
である。
【００１３】まず、図１(a) に示すように、シリコン基
板１表面に熱酸化を行いゲート絶縁膜としての酸化シリ
コン膜２を形成する。
板１表面に熱酸化を行いゲート絶縁膜としての酸化シリ
コン膜２を形成する。
【００１４】ついで、図１(b) に示すように、減圧ＣＶ
Ｄ法により膜厚１００〜２００nmの多結晶シリコン膜３
を堆積する。
Ｄ法により膜厚１００〜２００nmの多結晶シリコン膜３
を堆積する。
【００１５】この後、図１(c) に示すように、フォトリ
ソグラフィ法により多結晶シリコン膜３のパターニング
を行うためのレジストパターンＲ1 を形成する。このレ
ジストパターンは、回路部のパターニングを同時に行う
ものであってもよいし、回路部のパターニング後に、裏
面除去のためのみに用いるパターンであってもよい。そ
してさらに、図１(d) に示すように、このレジストパタ
ーンＲ1 をマスクとしてＣＤＥを行い、多結晶シリコン
膜の裏面除去を行った後、スパッタリング法によって膜
厚１００〜３００nmのタングステンシリサイド膜４を堆
積する。
ソグラフィ法により多結晶シリコン膜３のパターニング
を行うためのレジストパターンＲ1 を形成する。このレ
ジストパターンは、回路部のパターニングを同時に行う
ものであってもよいし、回路部のパターニング後に、裏
面除去のためのみに用いるパターンであってもよい。そ
してさらに、図１(d) に示すように、このレジストパタ
ーンＲ1 をマスクとしてＣＤＥを行い、多結晶シリコン
膜の裏面除去を行った後、スパッタリング法によって膜
厚１００〜３００nmのタングステンシリサイド膜４を堆
積する。
【００１６】この後再びレジスト塗布およびフォトリソ
グラフィを行い、図１(e) に示すように、タングステン
シリサイド４のパターニングを行うためのレジストパタ
ーンＲ2 を形成する。このレジストパターンは、ウェハ
周辺のエッジ部で、多結晶シリコン２の裏面除去のため
のマスクパターンＲ1 よりも内側にくるように形成す
る。また、このレジストパターンもＲ1 と同様、回路部
のパターニングを同時に行うものであってもよいし、回
路部のパターニング後に、裏面除去のためのみに用いる
パターンであってもよい。
グラフィを行い、図１(e) に示すように、タングステン
シリサイド４のパターニングを行うためのレジストパタ
ーンＲ2 を形成する。このレジストパターンは、ウェハ
周辺のエッジ部で、多結晶シリコン２の裏面除去のため
のマスクパターンＲ1 よりも内側にくるように形成す
る。また、このレジストパターンもＲ1 と同様、回路部
のパターニングを同時に行うものであってもよいし、回
路部のパターニング後に、裏面除去のためのみに用いる
パターンであってもよい。
【００１７】そして、図１(f) に示すように、このレジ
ストパターンＲ2 をマスクとしてＣＤＥを行い、多結晶
シリコン膜の裏面除去を行う。
ストパターンＲ2 をマスクとしてＣＤＥを行い、多結晶
シリコン膜の裏面除去を行う。
【００１８】このようにしてタングステンシリサイドお
よび多結晶シリコン膜の裏面除去を行った後、層間絶縁
膜の形成工程など、後続工程が実行される。
よび多結晶シリコン膜の裏面除去を行った後、層間絶縁
膜の形成工程など、後続工程が実行される。
【００１９】このようにして裏面除去のなされたウェハ
は、剥がれの生じやすい周辺部で酸化シリコン膜とタン
グステンシリサイドとの直接接する領域がないため、異
常酸化によって剥がれが生じやすくなるのが防止され、
信頼性の高い半導体装置を得ることが可能となる。
は、剥がれの生じやすい周辺部で酸化シリコン膜とタン
グステンシリサイドとの直接接する領域がないため、異
常酸化によって剥がれが生じやすくなるのが防止され、
信頼性の高い半導体装置を得ることが可能となる。
【００２０】次に本発明の第２の方法について説明す
る。
る。
【００２１】この方法は、図２(a) 乃至(f) にその製造
工程図を示すように、多結晶シリコン膜３とタングステ
ンシリサイド４とを裏面除去を同一のマスクパターンＲ
を用いて、下層側の多結晶シリコンが上層側のタングス
テンシリサイドよりもウェハ周辺部のエッジで突出する
ように、エッチング制御を行うようにしたことを特徴と
する。
工程図を示すように、多結晶シリコン膜３とタングステ
ンシリサイド４とを裏面除去を同一のマスクパターンＲ
を用いて、下層側の多結晶シリコンが上層側のタングス
テンシリサイドよりもウェハ周辺部のエッジで突出する
ように、エッチング制御を行うようにしたことを特徴と
する。
【００２２】まず、図２(a) に示すように、シリコン基
板１表面に熱酸化を行いゲート絶縁膜としての酸化シリ
コン膜２を形成する。
板１表面に熱酸化を行いゲート絶縁膜としての酸化シリ
コン膜２を形成する。
【００２３】ついで、図２(b) に示すように、減圧ＣＶ
Ｄ法により膜厚１００〜２００nmの多結晶シリコン膜３
を堆積する。
Ｄ法により膜厚１００〜２００nmの多結晶シリコン膜３
を堆積する。
【００２４】この後、図２(c) に示すように、スパッタ
リング法によって膜厚１００〜３００nmのタングステン
シリサイド膜４を堆積する。
リング法によって膜厚１００〜３００nmのタングステン
シリサイド膜４を堆積する。
【００２５】そして素子領域でのパターニング工程終了
後、再びレジスト塗布を行い、図２(d) に示すように、
フォトリソグラフィ法により多結晶シリコン膜３および
タングステンシリサイド４のパターニングおよび裏面除
去パターニングを行うためのレジストパターンＲを形成
する。
後、再びレジスト塗布を行い、図２(d) に示すように、
フォトリソグラフィ法により多結晶シリコン膜３および
タングステンシリサイド４のパターニングおよび裏面除
去パターニングを行うためのレジストパターンＲを形成
する。
【００２６】そしてさらに、図２(e) に示すように、こ
のレジストパターンＲをマスクとしてＣＤＥを行い、タ
ングステンシリサイドのパターニングおよび多結晶シリ
コン膜の裏面除去を行う。このとき、下層側の多結晶シ
リコン膜がタングステンシリサイドよりも周辺部へ突出
するようにパターンエッジが形成される。
のレジストパターンＲをマスクとしてＣＤＥを行い、タ
ングステンシリサイドのパターニングおよび多結晶シリ
コン膜の裏面除去を行う。このとき、下層側の多結晶シ
リコン膜がタングステンシリサイドよりも周辺部へ突出
するようにパターンエッジが形成される。
【００２７】このようにしてタングステンシリサイドお
よび多結晶シリコン膜の裏面除去を行った後、層間絶縁
膜の形成工程など、後続工程が実行される。
よび多結晶シリコン膜の裏面除去を行った後、層間絶縁
膜の形成工程など、後続工程が実行される。
【００２８】このようにして裏面除去のなされたウェハ
は、剥がれの生じやすい周辺部で酸化シリコン膜とタン
グステンシリサイドとの直接接する領域がないため、異
常酸化によって剥がれが生じやすくなるのが防止され、
信頼性の高い半導体装置を得ることが可能となる。
は、剥がれの生じやすい周辺部で酸化シリコン膜とタン
グステンシリサイドとの直接接する領域がないため、異
常酸化によって剥がれが生じやすくなるのが防止され、
信頼性の高い半導体装置を得ることが可能となる。
【００２９】なお前記実施例では、タングステンポリサ
イド構造について説明したが、タングステンに限定され
ることなく、チタンポリサイド構造、モリブデンポリサ
イド構造など、他の高融点金属ポリサイド等を用いても
良い。
イド構造について説明したが、タングステンに限定され
ることなく、チタンポリサイド構造、モリブデンポリサ
イド構造など、他の高融点金属ポリサイド等を用いても
良い。
【００３０】その他、本発明の要旨を逸脱しない範囲で
種々変形して実施することができる。
種々変形して実施することができる。
【００３１】
【発明の効果】以上説明してきたように、本発明によれ
ば、多結晶シリコン膜の周辺部エッジが、高融点金属シ
リサイドのエッジよりも突出するように裏面除去を行う
ようにしているため、剥がれの生じやすい周辺部で酸化
シリコン膜と高融点金属シリサイドとの直接接する領域
がないため、異常酸化によって剥がれが生じやすくなる
のが防止され、信頼性の高い半導体装置を得ることが可
能となる。
ば、多結晶シリコン膜の周辺部エッジが、高融点金属シ
リサイドのエッジよりも突出するように裏面除去を行う
ようにしているため、剥がれの生じやすい周辺部で酸化
シリコン膜と高融点金属シリサイドとの直接接する領域
がないため、異常酸化によって剥がれが生じやすくなる
のが防止され、信頼性の高い半導体装置を得ることが可
能となる。
【図１】本発明の第１の実施例の半導体装置の製造工程
図。
図。
【図２】本発明の第２の実施例の半導体装置の製造工程
図。
図。
【図３】半導体ウェハの周辺部の理想的構造を示す図。
【図４】従来例の方法で形成された半導体装置の周辺部
の構造を示す図。
の構造を示す図。
１ シリコン基板 ２ 酸化シリコン膜 ３ 多結晶シリコン膜 ４ タングステンシリサイド膜 Ｒ1 レジストパターン Ｒ2 レジストパターン Ｒ レジスト
Claims (1)
- 【請求項１】 高融点金属ポリサイド配線構造を有する
半導体装置の製造方法において、 ウェハの周縁部において、高融点金属ポリサイドの多結
晶シリコン膜のパターンエッジが上層の高融点金属シリ
サイド膜のパターンエッジよりも突出するように形成す
る工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32057492A JPH06168945A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32057492A JPH06168945A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06168945A true JPH06168945A (ja) | 1994-06-14 |
Family
ID=18122955
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32057492A Pending JPH06168945A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06168945A (ja) |
-
1992
- 1992-11-30 JP JP32057492A patent/JPH06168945A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5338702A (en) | Method for fabricating tungsten local interconnections in high density CMOS | |
| US4745089A (en) | Self-aligned barrier metal and oxidation mask method | |
| JPH1079426A (ja) | 層間コンタクトの形成方法及びその構造 | |
| JP2004509465A (ja) | 残留物除去を助ける等方性抵抗保護エッチング | |
| US5136361A (en) | Stratified interconnect structure for integrated circuits | |
| JP2503256B2 (ja) | パタ―ン形成方法 | |
| JP2809172B2 (ja) | 半導体装置 | |
| JPH041497B2 (ja) | ||
| JP2770653B2 (ja) | 半導体集積回路装置の製造方法 | |
| KR100318686B1 (ko) | 반도체 장치의 다층 게이트 전극 및 그 제조 방법 | |
| JPH06295888A (ja) | 半導体装置の製造方法 | |
| JPH0484422A (ja) | 微細な金属配線の形成方法 | |
| JP3028279B2 (ja) | 半導体素子のビアコンタクト形成方法 | |
| JP2000021815A (ja) | 半導体装置 | |
| JPH05326516A (ja) | 半導体装置 | |
| JPS6340357A (ja) | 多結晶シリコン抵抗体の製造方法 | |
| JPH04286324A (ja) | 低抵抗コンタクト製造方法 | |
| JP2003257980A (ja) | 半導体装置の製造方法 | |
| JPH04717A (ja) | 半導体装置およびその製造方法 | |
| JPH05109709A (ja) | 半導体装置 | |
| JPH04254330A (ja) | 半導体装置の製造方法 | |
| JPH0442559A (ja) | 半導体装置の製造方法 | |
| JPH0258212A (ja) | 半導体装置の製造方法 | |
| JPS60227440A (ja) | 半導体装置の製造方法 | |
| JPH05235174A (ja) | 半導体装置の製造方法 |