JPH06169083A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JPH06169083A JPH06169083A JP4319624A JP31962492A JPH06169083A JP H06169083 A JPH06169083 A JP H06169083A JP 4319624 A JP4319624 A JP 4319624A JP 31962492 A JP31962492 A JP 31962492A JP H06169083 A JPH06169083 A JP H06169083A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate insulating
- semiconductor device
- impurity
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】ホットキャリアやトンネル電流に対する耐性の
高いＭＯＳトランジスタと不揮発性メモリおよびその製
造方法を提供する。 【構成】ＭＯＳトランジスタのゲート絶縁膜内に、窒
素、フッ素、塩素、りん、砒素、硼素、アルミニウム、
炭素、ガリウムおよびゲルマニウムの少なくとも１種
を、上記ゲート絶縁膜の厚さ方向に、濃度が周期的に変
化するように含有させる。 【効果】上記ゲ−ト絶縁膜を用いることにより、ＭＯＳ
トランジスタのホットキャリアによる特性劣化が低減さ
れ、また、上記絶縁膜を用いたフラッシュ型不揮発性メ
モリは、書き込み／消去の繰返しによる特性劣化が著し
く低減される。
高いＭＯＳトランジスタと不揮発性メモリおよびその製
造方法を提供する。 【構成】ＭＯＳトランジスタのゲート絶縁膜内に、窒
素、フッ素、塩素、りん、砒素、硼素、アルミニウム、
炭素、ガリウムおよびゲルマニウムの少なくとも１種
を、上記ゲート絶縁膜の厚さ方向に、濃度が周期的に変
化するように含有させる。 【効果】上記ゲ−ト絶縁膜を用いることにより、ＭＯＳ
トランジスタのホットキャリアによる特性劣化が低減さ
れ、また、上記絶縁膜を用いたフラッシュ型不揮発性メ
モリは、書き込み／消去の繰返しによる特性劣化が著し
く低減される。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置およびその製
造方法に関し、詳しくは、高いホットキャリア耐性を有
するゲート絶縁膜を具備したＭＯＳ型半導体装置および
その製造方法に関わる。
造方法に関し、詳しくは、高いホットキャリア耐性を有
するゲート絶縁膜を具備したＭＯＳ型半導体装置および
その製造方法に関わる。
【０００２】
【従来の技術】図１は従来のＭＯＳトランジスタの要部
の断面構造の概略を示す図である。周知のように、従来
のＭＯＳトランジスタのゲ−ト酸化膜１６は、高温の酸
化性雰囲気中でシリコン基板１の表面を酸化することに
よって形成された。図１において、起動１２は素子分離
用絶縁膜、１３は拡散層、１４は金属配線、１５はゲー
ト電極を、それぞれ表わす。
の断面構造の概略を示す図である。周知のように、従来
のＭＯＳトランジスタのゲ−ト酸化膜１６は、高温の酸
化性雰囲気中でシリコン基板１の表面を酸化することに
よって形成された。図１において、起動１２は素子分離
用絶縁膜、１３は拡散層、１４は金属配線、１５はゲー
ト電極を、それぞれ表わす。
【０００３】ゲート絶縁膜のホットキャリアやトンネル
電流による損傷に対する耐性を向上させるため、上記ゲ
ート絶縁膜を形成した後、ＮＨ3、Ｎ2Ｏ、等を含む雰囲
気中で熱処理して、上記熱酸化によって形成されたシリ
コン酸化膜とシリコン基板の界面近傍に、微量の窒素を
添加する方法が提案されている。また、同じ目的のため
に、イオン注入やＨＦ溶液中への浸積によって、フッ素
を上記界面に添加することも提案されている。
電流による損傷に対する耐性を向上させるため、上記ゲ
ート絶縁膜を形成した後、ＮＨ3、Ｎ2Ｏ、等を含む雰囲
気中で熱処理して、上記熱酸化によって形成されたシリ
コン酸化膜とシリコン基板の界面近傍に、微量の窒素を
添加する方法が提案されている。また、同じ目的のため
に、イオン注入やＨＦ溶液中への浸積によって、フッ素
を上記界面に添加することも提案されている。
【０００４】これら従来の方法は、界面における不飽和
結合に窒素やフッ素を結び付けて、電子や正孔の捕獲準
位を減少させるので、ホットキャリアやトンネル電流の
注入による、ＭＯＳトランジスタの特性変動の防止に有
効であり、アイ・イ−・イ−・イ−、エレクトロン・デ
バイス・レタ−ズ（IEEE Electron Device Letters）第
１０巻第４号第１４１頁（1989)やアイ・イ−・イ−・
イ−、エレクトロン・デバイス・レタ−ズ（IEEE Elect
ron Device Lett.）第１０巻第６４頁(1987)に記載され
ている。
結合に窒素やフッ素を結び付けて、電子や正孔の捕獲準
位を減少させるので、ホットキャリアやトンネル電流の
注入による、ＭＯＳトランジスタの特性変動の防止に有
効であり、アイ・イ−・イ−・イ−、エレクトロン・デ
バイス・レタ−ズ（IEEE Electron Device Letters）第
１０巻第４号第１４１頁（1989)やアイ・イ−・イ−・
イ−、エレクトロン・デバイス・レタ−ズ（IEEE Elect
ron Device Lett.）第１０巻第６４頁(1987)に記載され
ている。
【０００５】
【発明が解決しようとする課題】しかし、上記従来の方
法においては、ゲート酸化膜中にフッ素や窒素を熱的に
拡散させて界面近傍に導入するため、これらの元素が過
度に多量に導入されて界面の整合性が破壊されてしまっ
たり、反対に、導入量が不十分で、不飽和結合を十分に
埋めることが出来ないなど、最適な導入量の制御が困難
であった。
法においては、ゲート酸化膜中にフッ素や窒素を熱的に
拡散させて界面近傍に導入するため、これらの元素が過
度に多量に導入されて界面の整合性が破壊されてしまっ
たり、反対に、導入量が不十分で、不飽和結合を十分に
埋めることが出来ないなど、最適な導入量の制御が困難
であった。
【０００６】図２（ａ）は、厚さ８ｎｍのシリコン熱酸
化膜をアンモニアガス雰囲気中で熱処理したときの、シ
リコン熱酸化膜中の窒素の深さ方向の分布を、オ−ジェ
電子分光分析によって測定した結果の一例を示し、図２
（ｂ）は当該窒素を含むシリコン熱酸化膜を８５０℃の
酸素雰囲気中で、再度酸化処理を５分間行った後の窒素
の分布を、オ−ジェ電子分光分析によって測定した一例
でを示す。また、図３は、図２（ａ）（ｂ）で示した２
種類のシリコン酸化膜の上に多結晶シリコン電極を形成
してＭＯＳキャパシタを作成し、電子を０．１ク−ロン
／ｃｍ2注入した時の界面準位の増加量と、フラットバ
ンド電圧の変動量を比較した図である。これらの図から
明らかなように、窒化処理によって窒素はＳｉＯ2／Ｓ
ｉ界面近傍に選択的に固溶し、８原子％程度の窒素が固
溶した場合には、電子注入が起った場合における界面準
位および捕獲電荷の増加量は、窒化処理しない熱酸化シ
リコンの場合よりも大きくなってしまう。再酸化処理を
行うと、固溶窒素量は界面近傍で０．０１〜０．１％に
減少させることが出来、界面準位の増加を熱酸化シリコ
ンの場合よりも少なくすることが可能となる、しかし、
この場合、窒素がＳｉＯ2膜中に拡散し、広く分布され
てしまうため、電子の捕獲準位の数を低減することが出
来ないという欠点がある。
化膜をアンモニアガス雰囲気中で熱処理したときの、シ
リコン熱酸化膜中の窒素の深さ方向の分布を、オ−ジェ
電子分光分析によって測定した結果の一例を示し、図２
（ｂ）は当該窒素を含むシリコン熱酸化膜を８５０℃の
酸素雰囲気中で、再度酸化処理を５分間行った後の窒素
の分布を、オ−ジェ電子分光分析によって測定した一例
でを示す。また、図３は、図２（ａ）（ｂ）で示した２
種類のシリコン酸化膜の上に多結晶シリコン電極を形成
してＭＯＳキャパシタを作成し、電子を０．１ク−ロン
／ｃｍ2注入した時の界面準位の増加量と、フラットバ
ンド電圧の変動量を比較した図である。これらの図から
明らかなように、窒化処理によって窒素はＳｉＯ2／Ｓ
ｉ界面近傍に選択的に固溶し、８原子％程度の窒素が固
溶した場合には、電子注入が起った場合における界面準
位および捕獲電荷の増加量は、窒化処理しない熱酸化シ
リコンの場合よりも大きくなってしまう。再酸化処理を
行うと、固溶窒素量は界面近傍で０．０１〜０．１％に
減少させることが出来、界面準位の増加を熱酸化シリコ
ンの場合よりも少なくすることが可能となる、しかし、
この場合、窒素がＳｉＯ2膜中に拡散し、広く分布され
てしまうため、電子の捕獲準位の数を低減することが出
来ないという欠点がある。
【０００７】一方、これと同様に、シリコン酸化膜をゲ
−ト絶縁膜として用いるフラッシュメモリは、当該ゲー
ト絶縁膜に高い電界を印加して浮遊電極中に電荷を注入
し、蓄積して情報の書き込みと消去を行なう不揮発性メ
モリである。図４は、フラッシュメモリの断面構造の概
略を示した図である。高電界で絶縁膜中に注入された電
子は、電界で加速されて高エネルギ−状態となり、Ｓｉ
Ｏ2膜中に電荷単体の捕獲中心が形成される。この捕獲
中心に電子あるいは正孔が捕獲されて、ＭＯＳトランジ
スタ内部の電位分布状態が変化する。
−ト絶縁膜として用いるフラッシュメモリは、当該ゲー
ト絶縁膜に高い電界を印加して浮遊電極中に電荷を注入
し、蓄積して情報の書き込みと消去を行なう不揮発性メ
モリである。図４は、フラッシュメモリの断面構造の概
略を示した図である。高電界で絶縁膜中に注入された電
子は、電界で加速されて高エネルギ−状態となり、Ｓｉ
Ｏ2膜中に電荷単体の捕獲中心が形成される。この捕獲
中心に電子あるいは正孔が捕獲されて、ＭＯＳトランジ
スタ内部の電位分布状態が変化する。
【０００８】このため、ＭＯＳトランジスタにおけるホ
ットキャリアやトンネル電流の注入による閾値電圧の変
動、および移動度の低下の両者を改善できるゲ−ト絶縁
膜を提供することが困難であった。
ットキャリアやトンネル電流の注入による閾値電圧の変
動、および移動度の低下の両者を改善できるゲ−ト絶縁
膜を提供することが困難であった。
【０００９】本発明の目的は、上記従来の問題を解決
し、ホットキャリアやトンネル電流の注入による、閾値
電圧の変動や移動度の低下を防止することの出来る、半
導体装置およびその製造方法を提供することである、
し、ホットキャリアやトンネル電流の注入による、閾値
電圧の変動や移動度の低下を防止することの出来る、半
導体装置およびその製造方法を提供することである、
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、本発明は、ＭＯＳトランジスタのゲ−ト絶縁膜の膜
厚方向に、濃度が周期的に変化するように不純物を添加
するものである。
め、本発明は、ＭＯＳトランジスタのゲ−ト絶縁膜の膜
厚方向に、濃度が周期的に変化するように不純物を添加
するものである。
【００１１】すなわち、図５に窒素添加した場合を例に
して示したように、ＭＯＳトランジスタの導電チャネル
が形成されるＳｉ基板上に形成されたＳｉＯ2からなる
ゲ−ト絶縁膜において、ＳｉＯ2膜とＳｉ基板の界面か
らゲ−ト電極とＳｉＯ2との界面に向かって、窒素、フ
ッ素、塩素、りん、砒素、硼素、アルミニウム、炭素、
ガリウム、ゲルマニウム等の不純物を、その濃度が周期
的に変化するように添加することにより、上記目的は達
成することが出来る。
して示したように、ＭＯＳトランジスタの導電チャネル
が形成されるＳｉ基板上に形成されたＳｉＯ2からなる
ゲ−ト絶縁膜において、ＳｉＯ2膜とＳｉ基板の界面か
らゲ−ト電極とＳｉＯ2との界面に向かって、窒素、フ
ッ素、塩素、りん、砒素、硼素、アルミニウム、炭素、
ガリウム、ゲルマニウム等の不純物を、その濃度が周期
的に変化するように添加することにより、上記目的は達
成することが出来る。
【００１２】
【作用】絶縁膜中に注入された電子または正孔は、絶縁
膜内部の電界によって加速されて運動エネルギが増加す
る。その結果、高エネルギの電荷坦体が、ＳｉＯ2膜お
よび界面に損傷を与える。しかし、本発明のように絶縁
膜中に不純物を添加すると、電荷坦体の加速が抑制さ
れ、結果として上記損傷が低減される。
膜内部の電界によって加速されて運動エネルギが増加す
る。その結果、高エネルギの電荷坦体が、ＳｉＯ2膜お
よび界面に損傷を与える。しかし、本発明のように絶縁
膜中に不純物を添加すると、電荷坦体の加速が抑制さ
れ、結果として上記損傷が低減される。
【００１３】また他の効果として、非晶質ＳｉＯ2膜の
内部に存在する化学結合の歪が、絶縁膜の厚さ方向に周
期的に添加された不純物によって緩和されるため、上記
化学結合を切断するための活性化エネルギ−を大きくで
きる。これにより、注入された電荷単体によって損傷を
受けにくい絶縁膜を形成することができ、ホットキャリ
アやトンネル電流に対する耐性の高いＭＯＳトランジス
タや不揮発性メモリが形成される。
内部に存在する化学結合の歪が、絶縁膜の厚さ方向に周
期的に添加された不純物によって緩和されるため、上記
化学結合を切断するための活性化エネルギ−を大きくで
きる。これにより、注入された電荷単体によって損傷を
受けにくい絶縁膜を形成することができ、ホットキャリ
アやトンネル電流に対する耐性の高いＭＯＳトランジス
タや不揮発性メモリが形成される。
【００１４】なお、図５は、絶縁膜内に不純物濃度のピ
ークが５個形成された場合を示したが、イオン打込みの
際の加速電圧を適宜変えることによって、所望の数のピ
ークを絶縁膜内に形成できることはいうまでもない。
ークが５個形成された場合を示したが、イオン打込みの
際の加速電圧を適宜変えることによって、所望の数のピ
ークを絶縁膜内に形成できることはいうまでもない。
【００１５】
〈実施例１〉本実施例では、図１に示したと同じ断面構
造を有するＭＯＳトランジスタに本発明を適用した例を
示す。
造を有するＭＯＳトランジスタに本発明を適用した例を
示す。
【００１６】ゲート絶縁膜１６は、低圧ＣＶＤ法によっ
て形成し、各種ガスは図６に示したように供給した。す
なわち、図６に示すように、ＳｉＨ4ガスとＮ2Ｏガスを
１対１０の流量比で反応容器内に導入してＳｉＯ2層を
形成する際に、適当な時間間隔をおいてＮＨ3ガスを上
記反応容器内に間歇的に混入した。図６においてｔ0は
厚さ１ｎｍの絶縁膜が成長するに要する時間を表わす。
本実施例ではＳｉＨ4：Ｎ2Ｏ：ＮＨ3の流量比を１：１
０：０．１とした。この程度のＮＨ3を混入しても、膜
の成長速度は大きくは変らないので、ＮＨ3を混入する
時間と、混入しない時間は等しく設定した。
て形成し、各種ガスは図６に示したように供給した。す
なわち、図６に示すように、ＳｉＨ4ガスとＮ2Ｏガスを
１対１０の流量比で反応容器内に導入してＳｉＯ2層を
形成する際に、適当な時間間隔をおいてＮＨ3ガスを上
記反応容器内に間歇的に混入した。図６においてｔ0は
厚さ１ｎｍの絶縁膜が成長するに要する時間を表わす。
本実施例ではＳｉＨ4：Ｎ2Ｏ：ＮＨ3の流量比を１：１
０：０．１とした。この程度のＮＨ3を混入しても、膜
の成長速度は大きくは変らないので、ＮＨ3を混入する
時間と、混入しない時間は等しく設定した。
【００１７】形成された絶縁膜中の窒素の膜厚方向の分
布を、オ−ジェ電子分光法を用いて分析し、得られた結
果を図７に示した。図７から明らかなように、絶縁膜中
の窒素濃度は、１０ｎｍおきに周期的に２個のピーク
（左端のピークは電極との界面に形成されたピーク）を
示しており、その最大値は約１原子％であった。
布を、オ−ジェ電子分光法を用いて分析し、得られた結
果を図７に示した。図７から明らかなように、絶縁膜中
の窒素濃度は、１０ｎｍおきに周期的に２個のピーク
（左端のピークは電極との界面に形成されたピーク）を
示しており、その最大値は約１原子％であった。
【００１８】Ｎ2ＯとＮＨ3の流量比を適当に変えること
により、上記絶縁膜中の窒素の含有量を、Ｓｉ3Ｎ4から
ＳｉＯ2までの間で自由に設定することが出来た。
により、上記絶縁膜中の窒素の含有量を、Ｓｉ3Ｎ4から
ＳｉＯ2までの間で自由に設定することが出来た。
【００１９】本実施例で得られたＭＯＳトランジスタに
ついて、ホットキャリア効果による閾値電圧の変動およ
び伝達コンダクタンスの変動を調べた結果、従来の熱酸
化膜をゲート絶縁膜として使用したＭＯＳトランジスタ
にくらべて、いずれも約１０倍耐性向上が認められた。
ついて、ホットキャリア効果による閾値電圧の変動およ
び伝達コンダクタンスの変動を調べた結果、従来の熱酸
化膜をゲート絶縁膜として使用したＭＯＳトランジスタ
にくらべて、いずれも約１０倍耐性向上が認められた。
【００２０】〈実施例２〉実施例１において用いたＮＨ
3に代えて、ＣＨ4，ＮＦ3，Ｃｌ2，ＨＣｌ，ＣｌＦ3，
ＨＦ，ＰＨ3，ＡｓＨ3，Ｂ2Ｈ6，ＧｅＨ4を用い、実施
例１と同様な方法でゲート絶縁膜を形成したところ、
Ｃ，Ｆ，Ｃｌ，Ｐ，Ａｓ，Ｂ，Ｇｅが、実施例１におけ
るＮと同様の濃度分布で、ゲート絶縁膜中に含有されて
いることが確認された。
3に代えて、ＣＨ4，ＮＦ3，Ｃｌ2，ＨＣｌ，ＣｌＦ3，
ＨＦ，ＰＨ3，ＡｓＨ3，Ｂ2Ｈ6，ＧｅＨ4を用い、実施
例１と同様な方法でゲート絶縁膜を形成したところ、
Ｃ，Ｆ，Ｃｌ，Ｐ，Ａｓ，Ｂ，Ｇｅが、実施例１におけ
るＮと同様の濃度分布で、ゲート絶縁膜中に含有されて
いることが確認された。
【００２１】また、ジメチルアルミハイドライド（（Ｃ
Ｈ3）2ＡｌＨ），トリイソブチルアルミニュウム（（Ｃ
4Ｈ9）3Ａｌ），トリメチルガリュウム（（ＣＨ3）3Ｇ
ａ）を使用すれば、Ａｌ，Ｇａも同じように添加出来る
ことが確認された。
Ｈ3）2ＡｌＨ），トリイソブチルアルミニュウム（（Ｃ
4Ｈ9）3Ａｌ），トリメチルガリュウム（（ＣＨ3）3Ｇ
ａ）を使用すれば、Ａｌ，Ｇａも同じように添加出来る
ことが確認された。
【００２２】本実施例で得られた絶縁膜を用いて形成さ
れた、図１に示す構造のＭＯＳトランジスタは、実施例
１の場合と同様に、ホットキャリア耐性が、従来よりも
５倍から１０倍向上していることが認められた。
れた、図１に示す構造のＭＯＳトランジスタは、実施例
１の場合と同様に、ホットキャリア耐性が、従来よりも
５倍から１０倍向上していることが認められた。
【００２３】〈実施例３〉実施例１において、ＮＨ3を
混入する時間間隔ｔ´を変化させで、絶縁膜中への窒素
の添加を行ない、ゲート絶縁膜を形成した。すなわち、
ｔ´を変えることにより、ゲート絶縁膜中における窒素
添加層の数、厚さおよび窒素の平均濃度をそれぞれ変え
ることが可能である。
混入する時間間隔ｔ´を変化させで、絶縁膜中への窒素
の添加を行ない、ゲート絶縁膜を形成した。すなわち、
ｔ´を変えることにより、ゲート絶縁膜中における窒素
添加層の数、厚さおよび窒素の平均濃度をそれぞれ変え
ることが可能である。
【００２４】ゲート絶縁膜中の上記窒素添加層を０層、
１層、５層、８層とし、各ゲート絶縁膜に対し、それぞ
れ１ク−ロン／ｃｍ2のトンネル電流注入を行った際に
おける界面準位の増加量と、経時的絶縁破壊（ＴＤＤ
Ｂ）を生ずる臨界電荷量を比較し、得られた結果を図８
に示した。図８から明らかなように、いずれの特性も、
窒素添加層が５層および８層のである絶縁膜が優れてお
り、対トンネル電流損傷性に優れていることが認められ
た。窒素添加層の数をさらに増加させて１０層とした場
合も、同様に従来の熱酸化膜に比べて対トンネル電流損
傷性が優れていることが確認された。
１層、５層、８層とし、各ゲート絶縁膜に対し、それぞ
れ１ク−ロン／ｃｍ2のトンネル電流注入を行った際に
おける界面準位の増加量と、経時的絶縁破壊（ＴＤＤ
Ｂ）を生ずる臨界電荷量を比較し、得られた結果を図８
に示した。図８から明らかなように、いずれの特性も、
窒素添加層が５層および８層のである絶縁膜が優れてお
り、対トンネル電流損傷性に優れていることが認められ
た。窒素添加層の数をさらに増加させて１０層とした場
合も、同様に従来の熱酸化膜に比べて対トンネル電流損
傷性が優れていることが確認された。
【００２５】〈実施例４〉上記実施例３と同様にして、
窒素添加層とＳｉＯ2層を積層して形成する際に、各ガ
スの流量を変化させるとともに、Ｓｉ基板の温度を、図
９に示すように変化させて絶縁膜を形成した。この際、
最高温度は８００℃以上とし、弱い酸化性雰囲気（例え
ば酸素分圧１００ｐｐｍ以上１％以下）中で熱処理を行
なった。
窒素添加層とＳｉＯ2層を積層して形成する際に、各ガ
スの流量を変化させるとともに、Ｓｉ基板の温度を、図
９に示すように変化させて絶縁膜を形成した。この際、
最高温度は８００℃以上とし、弱い酸化性雰囲気（例え
ば酸素分圧１００ｐｐｍ以上１％以下）中で熱処理を行
なった。
【００２６】このような熱処理を加えた膜形成工程によ
って形成されたゲ−ト絶縁膜の耐トンネル電流損傷性
は、上記熱処理を行なわない場合に比べ、３〜５倍優れ
ていることが認められた。
って形成されたゲ−ト絶縁膜の耐トンネル電流損傷性
は、上記熱処理を行なわない場合に比べ、３〜５倍優れ
ていることが認められた。
【００２７】得られたゲ−ト絶縁膜を用いてＭＯＳトラ
ンジスタを形成し、ホットキャリアに対する耐性を測定
したところ、前記耐トンネル電流損傷性とほぼ同様の改
善が認められた。
ンジスタを形成し、ホットキャリアに対する耐性を測定
したところ、前記耐トンネル電流損傷性とほぼ同様の改
善が認められた。
【００２８】さらに、多結晶シリコン上に形成された、
いわゆるポリシリコンＭＯＳＦＥＴに本実施例で得られ
たゲ−ト絶縁膜を使用したところ、連続動作における特
性の変動が著しく改善された。
いわゆるポリシリコンＭＯＳＦＥＴに本実施例で得られ
たゲ−ト絶縁膜を使用したところ、連続動作における特
性の変動が著しく改善された。
【００２９】〈実施例５〉本実施例は、図４に示した断
面構造を有するフラッシュ型メモリに、本発明を適用し
た例である。図４において、ゲート絶縁膜２６として上
記実施例１および２において使用されたと同じ絶縁膜を
用いた。上記メモリでは、書込みに際し、制御ゲ−ト電
極２５に１０Ｖ、ドレイン１３に２．７Ｖ、ソ−スに０
Ｖ、をそれぞれ印加して、いわゆるチャネルホットキャ
リアを発生させ、これを浮遊ゲ−トに注入させた。消去
に際しては、制御ゲ−ト２５に０Ｖ、ソ−スに１２Ｖを
印加して、いわゆるファウラ−ノルトハイム型のトンネ
ル電流によって浮遊ゲ−トから蓄積されていた電子を引
き抜いた。これらの動作にともない、ＭＯＳトランジス
タの伝達コンダクタンスの低下、書き込み時間の増大、
消去時間の増大など、ゲ−ト絶縁膜２６の損傷増加に起
因する特性の劣化が認められた。
面構造を有するフラッシュ型メモリに、本発明を適用し
た例である。図４において、ゲート絶縁膜２６として上
記実施例１および２において使用されたと同じ絶縁膜を
用いた。上記メモリでは、書込みに際し、制御ゲ−ト電
極２５に１０Ｖ、ドレイン１３に２．７Ｖ、ソ−スに０
Ｖ、をそれぞれ印加して、いわゆるチャネルホットキャ
リアを発生させ、これを浮遊ゲ−トに注入させた。消去
に際しては、制御ゲ−ト２５に０Ｖ、ソ−スに１２Ｖを
印加して、いわゆるファウラ−ノルトハイム型のトンネ
ル電流によって浮遊ゲ−トから蓄積されていた電子を引
き抜いた。これらの動作にともない、ＭＯＳトランジス
タの伝達コンダクタンスの低下、書き込み時間の増大、
消去時間の増大など、ゲ−ト絶縁膜２６の損傷増加に起
因する特性の劣化が認められた。
【００３０】しかし、この特性劣化を、通常の熱酸化膜
をゲ−ト絶縁膜として用いたフラッシュ型不揮発性メモ
リの場合と比較したところ、伝達コンダクタンスの低下
は約１／１０、書き込み時間の増大は約１／５、消去時
間の増大は約１／１０であって、窒素が層状に添加され
たゲ−ト絶縁膜を用いた場合は、従来の熱酸化膜を用い
た場合に比べ著しく改善されているのが認められた。
をゲ−ト絶縁膜として用いたフラッシュ型不揮発性メモ
リの場合と比較したところ、伝達コンダクタンスの低下
は約１／１０、書き込み時間の増大は約１／５、消去時
間の増大は約１／１０であって、窒素が層状に添加され
たゲ−ト絶縁膜を用いた場合は、従来の熱酸化膜を用い
た場合に比べ著しく改善されているのが認められた。
【００３１】さらに、窒素の添加に加えて、フッ素およ
び塩素を、窒素の場合とは異なる濃度分布で添加したと
ころ、Ｎ2のみの場合よりさらに最大２倍程度の効果が
得られた。また、Ｃ，Ｐ，Ａｓ，Ｂ，Ａｌ，Ｇｅ，Ｇａ
を用いても、同様な効果が得られることが確かめられ
た。
び塩素を、窒素の場合とは異なる濃度分布で添加したと
ころ、Ｎ2のみの場合よりさらに最大２倍程度の効果が
得られた。また、Ｃ，Ｐ，Ａｓ，Ｂ，Ａｌ，Ｇｅ，Ｇａ
を用いても、同様な効果が得られることが確かめられ
た。
【００３２】〈実施例６〉本実施例は、本発明を、絶縁
膜上に形成された多結晶シリコン膜を伝導路とする、い
わゆるｐｏｌｙ−ＳｉＭＯＳＦＥＴに適用した例であ
る。
膜上に形成された多結晶シリコン膜を伝導路とする、い
わゆるｐｏｌｙ−ＳｉＭＯＳＦＥＴに適用した例であ
る。
【００３３】図１０において、シリコン基板３０の上に
形成された第１の絶縁膜３１の上にｎ型多結晶シリコン
からなるゲート電極３９を形成し、さらに、その上に、
実施例１に示した方法を用いてゲート絶縁膜３８を形成
した。次に、多結晶シリコン膜３４を形成し、その両端
にソースおよびドレインとなるｐ型拡散相３３、３５を
形成し、金属配線３６、３７と接続した。
形成された第１の絶縁膜３１の上にｎ型多結晶シリコン
からなるゲート電極３９を形成し、さらに、その上に、
実施例１に示した方法を用いてゲート絶縁膜３８を形成
した。次に、多結晶シリコン膜３４を形成し、その両端
にソースおよびドレインとなるｐ型拡散相３３、３５を
形成し、金属配線３６、３７と接続した。
【００３４】本実施例で形成されたｐｏｌｙ−ＳｉＭＯ
ＳＦＥＴを動作させ、従来の熱酸化膜あるいはＣＶＤ−
ＳｉＯ2膜を用いた場合にくらべて、閾値電圧の変動は
約１／２になった。
ＳＦＥＴを動作させ、従来の熱酸化膜あるいはＣＶＤ−
ＳｉＯ2膜を用いた場合にくらべて、閾値電圧の変動は
約１／２になった。
【００３５】
【発明の効果】上記説明から明らかなように、本発明に
よれば、ホットキャリアによるＭＯＳトランジスタの特
性劣化を低減することが出来る。さらに、フラッシュ型
不揮発性メモリの、書き込みと消去の繰返しによる特性
劣化を低減することが出来るので、半導体装置の特性お
よび信頼性の向上に極めて有用である。
よれば、ホットキャリアによるＭＯＳトランジスタの特
性劣化を低減することが出来る。さらに、フラッシュ型
不揮発性メモリの、書き込みと消去の繰返しによる特性
劣化を低減することが出来るので、半導体装置の特性お
よび信頼性の向上に極めて有用である。
【図１】従来のＭＯＳトランジスタの断面構造の概略を
示す図。
示す図。
【図２】従来の酸化膜中における窒素の深さ方向分布を
示す図。
示す図。
【図３】界面準位密度およびフラットバンド電圧の変動
量を比較した図。
量を比較した図。
【図４】フラッシュ型不揮発性メモリセルの要部の断面
構造を示す図。
構造を示す図。
【図５】本発明におけるゲ−ト絶縁膜中の窒素の膜厚方
向の濃度分布を示す図。
向の濃度分布を示す図。
【図６】ゲ−ト絶縁膜を形成する際の、各種ガスの添加
の１例を示す流れ図。
の１例を示す流れ図。
【図７】ゲ−ト絶縁膜中の窒素濃度分布の測定例を示す
図。
図。
【図８】ゲート絶縁膜中における窒素添加層の数と特性
の関係を示す図。
の関係を示す図。
【図９】ゲ−ト絶縁膜を形成する際の、各種ガスの添加
の１例を示す流れ図。
の１例を示す流れ図。
【図１０】ｐｏｌｙ−ＳｉＭＯＳＦＥＴの断面構造を示
す図。
す図。
１１……シリコン基板 １２……素子分離絶縁膜 １３……拡散層 １４……金属配線 １５……ゲ−ト電極 １６……ゲ−ト絶縁膜 ２４……浮遊ゲ−ト電極 ２５……制御ゲ−ト電極 ２６……本発明による絶縁膜 ３４……多結晶シリコン膜 ３８……ゲート絶縁膜 ３９……ゲート電極。
Claims (11)
- 【請求項１】第１導電型を有する半導体基板の表面領域
内に所定の間隔を介して配置された上記第１導電型とは
逆の第２導電型を有するソース領域およびドレイン領域
と、当該ソース領域およびドレイン領域の間に介在する
領域上の上記半導体基板の主表面上に形成されたゲート
絶縁膜および当該ゲート絶縁膜上に形成された電極を少
なくとも具備し、上記ゲ−ト絶縁膜には不純物が添加さ
れており、当該不純物の濃度は、上記ゲ−ト絶縁膜の厚
さ方向に周期的に変化していることを特徴とする半導体
装置。 - 【請求項２】上記ゲート絶縁膜は、酸化シリコン膜であ
ることを特徴とする請求項１記載の半導体装置。 - 【請求項３】上記不純物は、窒素、フッ素、塩素、り
ん、砒素、硼素、アルミニウム、炭素、ガリウムおよび
ゲルマニウムからなる群から選択された少なくとも１種
であることを特徴とする請求項１若しくは２記載の半導
体装置。 - 【請求項４】上記ゲート絶縁膜内には当該ゲート絶縁膜
の厚さ方向に、上記不純物の濃度のピークが複数個形成
され、当該ピークの数は２以上１０以下であることを特
徴とする請求項１から３のいずれかに記載の半導体装
置。 - 【請求項５】上記ピークにおける上記不純物の濃度は、
ほぼ１原子パーセントであることを特徴とする請求項４
記載の半導体装置。 - 【請求項６】上記電極の上面上には絶縁膜を介して第２
の電極が形成されていることを特徴とする請求項１から
５のいずれかに記載の半導体装置。 - 【請求項７】半導体基板と、当該半導体基板上に絶縁膜
を介して形成された所定の形状を有するゲート電極と、
当該ゲート電極の上に形成されたゲート絶縁膜と、当該
ゲート絶縁膜上に形成された多結晶シリコン膜と、当該
多結晶シリコン膜の両端とそれぞれ接続されたソース・
ドレイン領域を具備し、上記ゲ−ト絶縁膜には不純物が
添加されており、当該不純物の濃度は、上記ゲ−ト絶縁
膜の厚さ方向に周期的に変化していることを特徴とする
半導体装置。 - 【請求項８】所定の不純物を成分元素として含有するガ
スを間歇的に添加しながら、シリコンを成分元素として
含有する原料ガスと酸化性ガスを接触させることによ
り、濃度のピークが厚さ方向に周期的に分布された上記
不純物を含有する酸化シリコン膜を形成する工程を含む
ことを特徴とする半導体装置の製造方法。 - 【請求項９】上記原料ガスはＳｉＨ4若しくはＳｉＨ2Ｃ
ｌ2であり、上記酸化性ガスはＮ2Ｏであることを特徴と
する請求項８記載の半導体装置の製造方法。 - 【請求項１０】上記不純物を成分元素として含有するガ
スは、ＮＨ3、ＣＨ4，ＮＦ3，Ｃｌ2，ＨＣｌ，Ｃｌ
Ｆ3，ＨＦ，ＰＨ3，ＡｓＨ3，Ｂ2Ｈ6，ＧｅＨ4、ジメチ
ルアルミハイドライド（（ＣＨ3）2ＡｌＨ），トリイソ
ブチルアルミニウム（（Ｃ4Ｈ9）3Ａｌ）およびトリメ
チルガリウム（（ＣＨ3）3Ｇａ）からなる群から選択さ
れた少なくとも１種であることを特徴とする請求項８若
しくは９記載の半導体装置の製造方法。 - 【請求項１１】上記不純物を成分元素として含有するガ
スを間歇的に添加し、各添加の後ごとに、上記原料ガス
および酸化性ガスの温度をそれぞれ上昇させることを特
徴とする請求項８から１０のいずれかに記載の半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319624A JPH06169083A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4319624A JPH06169083A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06169083A true JPH06169083A (ja) | 1994-06-14 |
Family
ID=18112362
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4319624A Pending JPH06169083A (ja) | 1992-11-30 | 1992-11-30 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06169083A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693324B2 (en) | 1996-04-26 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a thin film transistor and manufacturing method thereof |
| JP2005505920A (ja) * | 2001-10-02 | 2005-02-24 | エーエスエム アメリカ インコーポレイテッド | 高ｋ誘電膜への窒素の取り込み |
| US6906391B2 (en) | 2002-06-12 | 2005-06-14 | Sanyo Electric Co., Ltd. | Semiconductor device having silicon oxide film |
| JP2010062387A (ja) * | 2008-09-04 | 2010-03-18 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010098322A (ja) * | 2004-02-10 | 2010-04-30 | Seiko Epson Corp | 絶縁膜、半導体素子、電子デバイスおよび電子機器 |
| JP2010239120A (ja) * | 2009-03-09 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
-
1992
- 1992-11-30 JP JP4319624A patent/JPH06169083A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6693324B2 (en) | 1996-04-26 | 2004-02-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having a thin film transistor and manufacturing method thereof |
| JP2005505920A (ja) * | 2001-10-02 | 2005-02-24 | エーエスエム アメリカ インコーポレイテッド | 高ｋ誘電膜への窒素の取り込み |
| US6906391B2 (en) | 2002-06-12 | 2005-06-14 | Sanyo Electric Co., Ltd. | Semiconductor device having silicon oxide film |
| JP2010098322A (ja) * | 2004-02-10 | 2010-04-30 | Seiko Epson Corp | 絶縁膜、半導体素子、電子デバイスおよび電子機器 |
| JP2010062387A (ja) * | 2008-09-04 | 2010-03-18 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2010239120A (ja) * | 2009-03-09 | 2010-10-21 | Semiconductor Energy Lab Co Ltd | 薄膜トランジスタ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3976282B2 (ja) | 信頼できる極薄酸窒化物形成のための新規なプロセス | |
| US20060084242A1 (en) | Memory device and method of manufacturing including deuterated oxynitride charge trapping structure | |
| KR20040014978A (ko) | 탄화규소 금속-산화물 반도체 전계 효과 트랜지스터에서반전 층 이동도의 개선 방법 | |
| JPH06169083A (ja) | 半導体装置およびその製造方法 | |
| JPH0685278A (ja) | 半導体装置の製造方法 | |
| JP2997599B2 (ja) | 半導体装置及びその製造方法 | |
| JP3288796B2 (ja) | 半導体装置 | |
| US6700170B1 (en) | Insulated gate transistor having a gate insulator containing nitrogen atoms and fluorine atoms | |
| US4519051A (en) | MNOS Type non-volatile memory device and method of manufacturing the same | |
| JPH06291330A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JP3041066B2 (ja) | 絶縁膜形成方法 | |
| JP2004146665A (ja) | 半導体装置の製造方法 | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| JP2718931B2 (ja) | 半導体記憶装置の製造方法 | |
| EP1014432A1 (en) | Method for forming the gate oxide of metal-oxide-semiconductor devices | |
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPH0422031B2 (ja) | ||
| JPS6059779A (ja) | 半導体記憶装置の製造方法 | |
| JPH06296029A (ja) | 半導体不揮発性記憶素子とその製造方法 | |
| JP2842088B2 (ja) | ゲート絶縁膜の製造方法 | |
| JPH01264268A (ja) | 不揮発性記憶装置の製造方法 | |
| KR940007071B1 (ko) | 반도체장치의 제조방법 | |
| KR940001021B1 (ko) | P형 도전성 게이트전극을 갖춘 mos구조의 반도체장치 및 그 제조방법 | |
| JPH10233504A (ja) | 半導体装置およびその製造方法 |