JPS6059779A - 半導体記憶装置の製造方法 - Google Patents
半導体記憶装置の製造方法Info
- Publication number
- JPS6059779A JPS6059779A JP58168897A JP16889783A JPS6059779A JP S6059779 A JPS6059779 A JP S6059779A JP 58168897 A JP58168897 A JP 58168897A JP 16889783 A JP16889783 A JP 16889783A JP S6059779 A JPS6059779 A JP S6059779A
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor memory
- silicon nitride
- silicon oxide
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/69—IGFETs having charge trapping gate insulators, e.g. MNOS transistors
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はＭＯＮＯ３（金属−酸化シリコン膜−窒化シリ
コン膜−酸化シリコンｊｊＱ ’−１”ゼｆｉ ｆ４、
）Ｉ１１１］串１ノ＾効果トランジスタＩ１ｇ造の咋唖
俸記俤裟ｉ；′”１″２て、１・ｊｏ・１・発性能、特
に記・］は保保持性のすぐ）１だ高１☆Ｉ］七の゛ｌ’
導体記憶装置を実現することのてきる、同装置の製造方
法に関するものである、） 従来例の構成とその問題点 従来、半導体記憶装置の１つとして、ン、’ｆ Ｖ′１
酸化シリコン膜上に窒化シリコン膜を成Ｊｋさ仕、その
上に金属電極を形成したＭＮＯＳ （金属−窒化／リコ
ン膜−酸化シリコン膜−半導体） ｌ’ｆｌｉ造の電界
効果型半導体装置かよく知られている１、近年、このＭ
ＮＯ３型半導体記憶装置のプログラム電圧の低電圧化を
実現する／こめに、窒化シリコン膜−酸化／リコン膜よ
りなるゲート絶縁膜のうち窒化シリコン膜を薄膜化する
と同時に、同窒化シリコン）シＬの表面を熱酸化して薄
い酸化シリコン膜を形成し／こもの、すなわち、前記窒
化シリコン膜」−にも１ソ化シリコン膜を有するＭＯＮ
Ｏ３（金属−酸化シリコン膜−窒化シリコン膜−酸化シ
リコン膜−半）、１１体）構造の半導体記憶装置が知ら
れている。
コン膜−酸化シリコンｊｊＱ ’−１”ゼｆｉ ｆ４、
）Ｉ１１１］串１ノ＾効果トランジスタＩ１ｇ造の咋唖
俸記俤裟ｉ；′”１″２て、１・ｊｏ・１・発性能、特
に記・］は保保持性のすぐ）１だ高１☆Ｉ］七の゛ｌ’
導体記憶装置を実現することのてきる、同装置の製造方
法に関するものである、） 従来例の構成とその問題点 従来、半導体記憶装置の１つとして、ン、’ｆ Ｖ′１
酸化シリコン膜上に窒化シリコン膜を成Ｊｋさ仕、その
上に金属電極を形成したＭＮＯＳ （金属−窒化／リコ
ン膜−酸化シリコン膜−半導体） ｌ’ｆｌｉ造の電界
効果型半導体装置かよく知られている１、近年、このＭ
ＮＯ３型半導体記憶装置のプログラム電圧の低電圧化を
実現する／こめに、窒化シリコン膜−酸化／リコン膜よ
りなるゲート絶縁膜のうち窒化シリコン膜を薄膜化する
と同時に、同窒化シリコン）シＬの表面を熱酸化して薄
い酸化シリコン膜を形成し／こもの、すなわち、前記窒
化シリコン膜」−にも１ソ化シリコン膜を有するＭＯＮ
Ｏ３（金属−酸化シリコン膜−窒化シリコン膜−酸化シ
リコン膜−半）、１１体）構造の半導体記憶装置が知ら
れている。
しかしなから、このＭＯＮ○Ｓ構」隻の製」前方法にお
いて、窒化／リコン膜を熱酸化Ｊ−る際には、通常、９
００ ’Ｃ以上の高温を必及とするので、この過程で、
窒化７リコンの膜質の変化が起こり、メモリ重性、市（
Ｃ記憶保持！ｌ−１ｌ′性の悪化′（ｉＴづ：ねく問題
点を有していた。
いて、窒化／リコン膜を熱酸化Ｊ−る際には、通常、９
００ ’Ｃ以上の高温を必及とするので、この過程で、
窒化７リコンの膜質の変化が起こり、メモリ重性、市（
Ｃ記憶保持！ｌ−１ｌ′性の悪化′（ｉＴづ：ねく問題
点を有していた。
ＭＯＮＯ３型の半導体記憶装置は、従来のＭＮＯＳ型の
半導体記憶装置と同様、窒化／リコン膜と半導体ｉＬ１
．ｌＩの極薄の酸化シリコン膜との界面、又は窒化シリ
コン膜バルク中に分布するトラップに、半−導体側から
極薄の酸化シリコン膜を介して行なわれる電荷のトンネ
リング注入と、そのＷ１績により１−ランジスクのしき
い値’ｉ’ｉｊ； ＥＩＥ （Ｖ ｔ ｈ ）を変化さ
せ、情報を記憶させるものであり、その記憶保持特性の
確保が最大の課題であり、窒化／リコン１摸上を熱酸化
する場合の記憶保持！ｔ’！Ｉ’ ｉ’Ｊの悪化は、実
用上の最大の問題となっている０ 発明の目的 本発明の目的は、かかる問題に鑑み、ＭＯＮＳ型電界効
果トランジスタ構造の半導体記憶装置における不１重発
・１ミ能３℃低下さけ一、：、ことのない１．、Ｈ）直
１／ ；−１、を提供するもので、４青（・′こｈ己・
１．６１１′、ＡｉＩ、冒１．′１１’ｌ・′）ず（’
：ｉ ＋′、−高性能の半導体記憶装置を実現するだ
めの窒化／リコン膜、酸化シリコン膜の形成力〃、を゛
改ｉｕ’ −’ｊ−；、’ことにある。
半導体記憶装置と同様、窒化／リコン膜と半導体ｉＬ１
．ｌＩの極薄の酸化シリコン膜との界面、又は窒化シリ
コン膜バルク中に分布するトラップに、半−導体側から
極薄の酸化シリコン膜を介して行なわれる電荷のトンネ
リング注入と、そのＷ１績により１−ランジスクのしき
い値’ｉ’ｉｊ； ＥＩＥ （Ｖ ｔ ｈ ）を変化さ
せ、情報を記憶させるものであり、その記憶保持特性の
確保が最大の課題であり、窒化／リコン１摸上を熱酸化
する場合の記憶保持！ｔ’！Ｉ’ ｉ’Ｊの悪化は、実
用上の最大の問題となっている０ 発明の目的 本発明の目的は、かかる問題に鑑み、ＭＯＮＳ型電界効
果トランジスタ構造の半導体記憶装置における不１重発
・１ミ能３℃低下さけ一、：、ことのない１．、Ｈ）直
１／ ；−１、を提供するもので、４青（・′こｈ己・
１．６１１′、ＡｉＩ、冒１．′１１’ｌ・′）ず（’
：ｉ ＋′、−高性能の半導体記憶装置を実現するだ
めの窒化／リコン膜、酸化シリコン膜の形成力〃、を゛
改ｉｕ’ −’ｊ−；、’ことにある。
発明の構成
上記目的を達成するために、本発明は窒化／リコン膜、
酸化シリコン膜でなるゲート絶に３°、膜を月？成させ
る際に、水素含有吊二の異なる窒化シリコン膜を積層捷
た（は連続的に形成し、水素含有；１１の少ない最浅部
の窒化シリコン膜を熱酸化さぜることを特徴とするもの
である○これにより、１；已憶イ呆持特性の変化がほと
んどなくなる。
酸化シリコン膜でなるゲート絶に３°、膜を月？成させ
る際に、水素含有吊二の異なる窒化シリコン膜を積層捷
た（は連続的に形成し、水素含有；１１の少ない最浅部
の窒化シリコン膜を熱酸化さぜることを特徴とするもの
である○これにより、１；已憶イ呆持特性の変化がほと
んどなくなる。
実施例の説明
窒化シリコン膜の熱酸化によるｈ１２憶保Ｊ冒冒ｌ）の
悪化は、窒化シリコン膜中に含−まれろ水、＋１、！（
ｌ」ｊｆ（Ｓ ｉ−Ｈ結合の含有量に関係があり、５ｉ
−Ｈ結合の多い窒化シリコン膜は９００″Ｃ以−１−の
ｒ！ｉ１’を度で熱酸化を行なうことにより、５ｉ−Ｈ
結合が少なくなり不安定々トラップが附加増大され、記
憶イ）；１−１ｌ′１″」性の悪化かＳｆｆ＋著におこ
る他方、５ｉ−Ｈ結合の少ない窒化／リコン膜（は、９
００′Ｃ以上の０１１２度で熱酸化を行なっても、前記
不安定なトラップの生成がほとんとないので、記憶保持
特性の変化が少ない。
悪化は、窒化シリコン膜中に含−まれろ水、＋１、！（
ｌ」ｊｆ（Ｓ ｉ−Ｈ結合の含有量に関係があり、５ｉ
−Ｈ結合の多い窒化シリコン膜は９００″Ｃ以−１−の
ｒ！ｉ１’を度で熱酸化を行なうことにより、５ｉ−Ｈ
結合が少なくなり不安定々トラップが附加増大され、記
憶イ）；１−１ｌ′１″」性の悪化かＳｆｆ＋著におこ
る他方、５ｉ−Ｈ結合の少ない窒化／リコン膜（は、９
００′Ｃ以上の０１１２度で熱酸化を行なっても、前記
不安定なトラップの生成がほとんとないので、記憶保持
特性の変化が少ない。
さらに、窒化７リコン膜中の水素含有量は、ンランとア
ンモニアを用いる気相成長の際の温度に強く依存し、 （１） 成長温度が高いほど全水素含有１ｊ１−１およ
び５ｉ−Ｈ結合か少なくなる傾向にあシ、経験によると
、例えば７００’ＣてＸ？ｊｓ％、９００″ｃで約６％
程度である。
ンモニアを用いる気相成長の際の温度に強く依存し、 （１） 成長温度が高いほど全水素含有１ｊ１−１およ
び５ｉ−Ｈ結合か少なくなる傾向にあシ、経験によると
、例えば７００’ＣてＸ？ｊｓ％、９００″ｃで約６％
程度である。
（坤 成長温度が９００’Ｃ以上になると５ｉ−Ｈ結合
は、はとんと存在しなくなる。
は、はとんと存在しなくなる。
本発明は、上記の事実に基づきなされたもので薄い酸化
シリコン膜」二に、比較的低温（７００〜９００’Ｃ）
で５ｉ−Ｈ結合の多い第１層窒化シリコン膜を形成させ
、次いでこの′ｉＪｇ １層窒化シリコン膜上に高温（
９００〜１０００″Ｃンで５ｉ−Ｈ結合の少ない第２層
窒化シリコン膜を積層させることにより、第２層目の成
長時に、第１層目の窒化シリコン膜か高温処理され、有
効なトラノプタ牛しびぜることかできる。
シリコン膜」二に、比較的低温（７００〜９００’Ｃ）
で５ｉ−Ｈ結合の多い第１層窒化シリコン膜を形成させ
、次いでこの′ｉＪｇ １層窒化シリコン膜上に高温（
９００〜１０００″Ｃンで５ｉ−Ｈ結合の少ない第２層
窒化シリコン膜を積層させることにより、第２層目の成
長時に、第１層目の窒化シリコン膜か高温処理され、有
効なトラノプタ牛しびぜることかできる。
そして、これにより、ＭＯＮＯ３のバ己１意４当性とし
て必要なしきい値電圧の窓の太ささくΔｖｔｈ ）を適
当に大きくとることができる、１だ、こうして、窒化シ
リコン膜を形成後、第２層窒化シリコン膜の表面を熱酸
化しても、記憶保持特性はほとんと悪化しないことが見
い出された。
て必要なしきい値電圧の窓の太ささくΔｖｔｈ ）を適
当に大きくとることができる、１だ、こうして、窒化シ
リコン膜を形成後、第２層窒化シリコン膜の表面を熱酸
化しても、記憶保持特性はほとんと悪化しないことが見
い出された。
次に本発明の具体的な実施例を図面を用Ｖ）で説明する
。
。
第１図は、本発明の製造方法の一実施例を示す図であり
、まず第１図（ａ）に示すようにＮ型のシリコン基板１
に、ソース領域２、ドレイン領域３を周知の選択拡散技
術で形成し、選択拡散時に形成した酸化シリコン膜４の
所定の部分を、通常のフォトエツチング技法で開孔した
後、との開孔部分に２０八程度の薄い酸化シリコン膜５
を、８００°Ｃ酸素雰囲気中での基板の熱酸化処理に」
：って形成した。
、まず第１図（ａ）に示すようにＮ型のシリコン基板１
に、ソース領域２、ドレイン領域３を周知の選択拡散技
術で形成し、選択拡散時に形成した酸化シリコン膜４の
所定の部分を、通常のフォトエツチング技法で開孔した
後、との開孔部分に２０八程度の薄い酸化シリコン膜５
を、８００°Ｃ酸素雰囲気中での基板の熱酸化処理に」
：って形成した。
次いで、第１図（］））Ｋ示すよう（、？Ｚ、酸化ノリ
コンｌｊに′ＩＳ上［ｆこ、７ラン（Ｓ Ｉ Ｈ４）
とアンモニア（１叱。）の化学１ス応（でもとつく気イ
［」成長法によって、ＮＨ３／５ＩＨ４−１０Ｑ、７５
０°Ｃの条件下で窒化シリコンＩｊｖｉ ６を５０Ａ判
形成させる３、さらに引き続き窒化／リコン膜６］二に
、ＮＨ３／５ｔＨ４＝１ｏｏｏ。
コンｌｊに′ＩＳ上［ｆこ、７ラン（Ｓ Ｉ Ｈ４）
とアンモニア（１叱。）の化学１ス応（でもとつく気イ
［」成長法によって、ＮＨ３／５ＩＨ４−１０Ｑ、７５
０°Ｃの条件下で窒化シリコンＩｊｖｉ ６を５０Ａ判
形成させる３、さらに引き続き窒化／リコン膜６］二に
、ＮＨ３／５ｔＨ４＝１ｏｏｏ。
９５０°Ｃの条件下の気相成長法により窒化シリコン膜
７を約２Ｑ〇八形成させる。
７を約２Ｑ〇八形成させる。
次いて、窒化シリコン膜７の上を９００’Ｃ，水蒸気雰
囲気中で約６０分熱処理して酸化し、約２５人の酸化シ
リコン膜８を形成させる。
囲気中で約６０分熱処理して酸化し、約２５人の酸化シ
リコン膜８を形成させる。
さらに、第１図（ｃ）に示すように、アルミニウム電極
９を、通常の真空蒸着法により被着させフｊ。
９を、通常の真空蒸着法により被着させフｊ。
以下、通常のＭＯＳプロセスに従ってＭＯＮＯ３型半導
体記憶装置を形成した。
体記憶装置を形成した。
以上の工程によって得られたＭＯＮＯ３型半導体記憶装
置の記憶保持特性の一例を紀２図に示す。
置の記憶保持特性の一例を紀２図に示す。
横軸は書き込み消去直後のしぎい値電圧、縦軸はその時
に蓄積され／こ′１１ｚ荷の減衰率（θＶｔｈ／ｌｏｇ
ｔ。
に蓄積され／こ′１１ｚ荷の減衰率（θＶｔｈ／ｌｏｇ
ｔ。
ｖｔｈ： Ｌきい直電圧、ｔ：時間）を示している。
この図において直線の傾きが小さいほど記憶保持特性か
区れていること企示している。第２図に小すように本発
明の製造方法（・こより（／ｌ−製した半導体記憶装置
の記憶保持特性（直線１ｏ）（徒、従来のＡｌゲー）Ｍ
ＮＯ３型半導体記憶装置のうち最も良い記憶保持特性（
直線１１）と比軸しても、直線の傾きにほとんど差がな
く、同程度の記憶能力を有するものを作製することがで
きた。
区れていること企示している。第２図に小すように本発
明の製造方法（・こより（／ｌ−製した半導体記憶装置
の記憶保持特性（直線１ｏ）（徒、従来のＡｌゲー）Ｍ
ＮＯ３型半導体記憶装置のうち最も良い記憶保持特性（
直線１１）と比軸しても、直線の傾きにほとんど差がな
く、同程度の記憶能力を有するものを作製することがで
きた。
本実施例以外に種々の水素含有＠をもっ窒化７リコン膜
について検討した結果、気相成Ｊ＜ ？Ａ＋’＋度７０
０〜９００°Ｃの比較的圓温の条件下で成長した窒化シ
リコン膜」二に、９００〜１ｏｏｏ’ｃの高０１ｈの条
件下で成長した窒化シリコン膜を積層させることにより
、本発明の効果か十分発揮できることがわかった。また
、本発明の他の実施例として、厚さ方向で水素含有量を
連続的に変え５．！ｌす板シリコン側で５ｉ−Ｈ結合が
多く、ゲート電極側でＳｉ −Ｈ結合の少ない窒化シリ
コン膜を用いたものでも、同様の結果が得られた。
について検討した結果、気相成Ｊ＜ ？Ａ＋’＋度７０
０〜９００°Ｃの比較的圓温の条件下で成長した窒化シ
リコン膜」二に、９００〜１ｏｏｏ’ｃの高０１ｈの条
件下で成長した窒化シリコン膜を積層させることにより
、本発明の効果か十分発揮できることがわかった。また
、本発明の他の実施例として、厚さ方向で水素含有量を
連続的に変え５．！ｌす板シリコン側で５ｉ−Ｈ結合が
多く、ゲート電極側でＳｉ −Ｈ結合の少ない窒化シリ
コン膜を用いたものでも、同様の結果が得られた。
本実施例では、Ｎ型基板を用い、Ｐチャイル型半導体記
憶装置を形成する場合について説明をＣ４・ってき／（
が、ｎチャネル型ＭＯＮＯ３でも使用で６４ことげもち
ろんてあり、又ゲート電極としてポリノリコン等の高融
点電４参拐料を用いてよいことしＪ）ｉう外でもない。
憶装置を形成する場合について説明をＣ４・ってき／（
が、ｎチャネル型ＭＯＮＯ３でも使用で６４ことげもち
ろんてあり、又ゲート電極としてポリノリコン等の高融
点電４参拐料を用いてよいことしＪ）ｉう外でもない。
発明の効果
以」二のように、本発明はＭＯＮＯ８型半導体記憶−装
置の製造方法において、ゲート絶縁膜である窒化７リコ
ン膜を形成させる際に、比較的低温（７００〜９００°
Ｃ）の条件下の気相成長法で窒化シリコン膜を形成させ
、さらにこの窒化シリコン膜上に、高温（９００〜１０
ｏｏ’ｃ ）の条件下の気相成長法で窒化シリコン膜を
形成させて、水素含有量の異なる窒化シリコン膜を４ｊ
！ｉ層させることにより、記憶保持特性の悪化のない優
れた半導体記憶装置を作製することができ、ＭＯＮＯ８
型半導体記憶装置の高性能化に犬きく′＃Ｊシするもの
である。
置の製造方法において、ゲート絶縁膜である窒化７リコ
ン膜を形成させる際に、比較的低温（７００〜９００°
Ｃ）の条件下の気相成長法で窒化シリコン膜を形成させ
、さらにこの窒化シリコン膜上に、高温（９００〜１０
ｏｏ’ｃ ）の条件下の気相成長法で窒化シリコン膜を
形成させて、水素含有量の異なる窒化シリコン膜を４ｊ
！ｉ層させることにより、記憶保持特性の悪化のない優
れた半導体記憶装置を作製することができ、ＭＯＮＯ８
型半導体記憶装置の高性能化に犬きく′＃Ｊシするもの
である。
第１図ａ −＝ Ｃは本発明の一実施例を示す工程断面
図、第２図は、本発明の詳細な説明するための特性図で
ある。
図、第２図は、本発明の詳細な説明するための特性図で
ある。
Claims (1)
- （１）−導電型半導体基板面に、極薄の第１の酸化シリ
コン膜を形成する工程と、前記第１の酸化シリコン膜上
に、厚さ方向で水素含有量の異なる窒化シリコン膜を積
層または連続的に形成する工程と、前記窒化シリコン膜
上に第２の酸化シリコン膜を形成する工程と、前記第２
の酸化シリコン膜上に電界効果型ゲート電極を被着する
工程とをそなえた半導体記憶装置の製造方法。 （″４窒化シリコン膜の形成工程がシリコン化合物とア
ンモニアとにより、７００〜９００″Ｃおよび９００〜
１０００″Ｃの昌度条件下で二段階に気相成長される特
許請求範囲第１項記載の半導体記憶装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168897A JPS6059779A (ja) | 1983-09-13 | 1983-09-13 | 半導体記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58168897A JPS6059779A (ja) | 1983-09-13 | 1983-09-13 | 半導体記憶装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6059779A true JPS6059779A (ja) | 1985-04-06 |
| JPH0259631B2 JPH0259631B2 (ja) | 1990-12-13 |
Family
ID=15876589
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58168897A Granted JPS6059779A (ja) | 1983-09-13 | 1983-09-13 | 半導体記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6059779A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222876A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2002222875A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2003068892A (ja) * | 2001-08-24 | 2003-03-07 | Sony Corp | 不揮発性半導体メモリ装置の製造方法 |
| JP2013131772A (ja) * | 2006-12-15 | 2013-07-04 | Nec Corp | 不揮発性記憶装置 |
-
1983
- 1983-09-13 JP JP58168897A patent/JPS6059779A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222876A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2002222875A (ja) * | 2001-01-25 | 2002-08-09 | Sony Corp | 不揮発性半導体記憶素子及びその製造方法 |
| JP2003068892A (ja) * | 2001-08-24 | 2003-03-07 | Sony Corp | 不揮発性半導体メモリ装置の製造方法 |
| JP2013131772A (ja) * | 2006-12-15 | 2013-07-04 | Nec Corp | 不揮発性記憶装置 |
| US8796129B2 (en) | 2006-12-15 | 2014-08-05 | Nec Corporation | Nonvolatile storage device and method for manufacturing the same in which insulating film is located between first and second impurity diffusion regions but absent on first impurity diffusion region |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0259631B2 (ja) | 1990-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI436455B (zh) | 半導體-氧化物-氮化物-氧化物-半導體（ｓｏｎｏｓ）氧化物-氮化物-氧化物（ｏｎｏ）堆疊縮放 | |
| US6566281B1 (en) | Nitrogen-rich barrier layer and structures formed | |
| JP5032056B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| US4868632A (en) | Nonvolatile semiconductor memory | |
| JP2003282746A (ja) | 半導体記憶装置及び半導体記憶装置の製造方法 | |
| JP2009267366A (ja) | 半導体記憶装置及びその製造方法 | |
| JP4617574B2 (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JP2002261175A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPS6059779A (ja) | 半導体記憶装置の製造方法 | |
| JPH0259632B2 (ja) | ||
| US20050064109A1 (en) | Method of forming an ultrathin nitride/oxide stack as a gate dielectric | |
| JPS6057674A (ja) | 半導体記憶装置の製造方法 | |
| JPS603159A (ja) | 不揮発性記憶装置の製造方法 | |
| JP2506726B2 (ja) | 不揮発性記憶装置の製造方法 | |
| JP3272007B2 (ja) | 電荷トラップ膜の製造方法 | |
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS6357945B2 (ja) | ||
| JPH0334672B2 (ja) | ||
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JP4757579B2 (ja) | 絶縁ゲート型半導体装置及びその製造方法 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPS61288471A (ja) | 半導体記憶装置の製造方法 | |
| JPH0195562A (ja) | 不揮発性記憶装置の製造方法 | |
| JP3271671B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
| KR20080010514A (ko) | 절연막 구조물의 형성 방법 및 이를 이용한 불 휘발성메모리 소자의 형성 방법 |