JPH01264268A - 不揮発性記憶装置の製造方法 - Google Patents
不揮発性記憶装置の製造方法Info
- Publication number
- JPH01264268A JPH01264268A JP63092598A JP9259888A JPH01264268A JP H01264268 A JPH01264268 A JP H01264268A JP 63092598 A JP63092598 A JP 63092598A JP 9259888 A JP9259888 A JP 9259888A JP H01264268 A JPH01264268 A JP H01264268A
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- film
- gate electrode
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ＭＮＯＳ （金属−窒化シリコン膜−二酸化
シリコン膜−半導体）型の電界トランジスタからなる不
揮発性記憶装置、特に記憶保持特性の優れた高性能の不
揮発性記憶装置の製造方法に関するものである。
シリコン膜−半導体）型の電界トランジスタからなる不
揮発性記憶装置、特に記憶保持特性の優れた高性能の不
揮発性記憶装置の製造方法に関するものである。
従来の技術
従来、ＭＮＯ３型不揮発性記憶装置では、半導体表面上
に第１層のゲート電極として、電荷がトンネル現象で通
過し得る＠薄め二酸化シリコン膜を、さらに第２層のゲ
ート電極として窒化シリコン膜を設け、この上にゲート
電極として、アルミニウム！＠を形成した構造が採られ
ている。
に第１層のゲート電極として、電荷がトンネル現象で通
過し得る＠薄め二酸化シリコン膜を、さらに第２層のゲ
ート電極として窒化シリコン膜を設け、この上にゲート
電極として、アルミニウム！＠を形成した構造が採られ
ている。
なお、ＭＯ３型集積回路技術の進歩に伴い、寸法の微細
化、高集積化および高速化が進んでいる。
化、高集積化および高速化が進んでいる。
この取り組みの中ではゲート！極材料として、多結晶シ
リコンなどの高融点金属を用いたセルファライン技術が
広く採用されている。
リコンなどの高融点金属を用いたセルファライン技術が
広く採用されている。
ＭＮＯ３型不揮発性記憶装置においても、高集積化を実
現するために、ゲート電極材料として多結晶シリコンな
どの高融点金属を用い、セルフアライメント拡散技術を
駆使することがある。ところで、この方法ではゲート電
極形成後に、ソース領域および、ドレイン領域を形成す
る拡散処理が施され、しかも、この拡散処理温度が窒化
シリコン膜形成温度以上の高温（９００〜１０００℃）
であるために、ＭＮＯ３型記憶素子の記憶保持特性が悪
化する。
現するために、ゲート電極材料として多結晶シリコンな
どの高融点金属を用い、セルフアライメント拡散技術を
駆使することがある。ところで、この方法ではゲート電
極形成後に、ソース領域および、ドレイン領域を形成す
る拡散処理が施され、しかも、この拡散処理温度が窒化
シリコン膜形成温度以上の高温（９００〜１０００℃）
であるために、ＭＮＯ３型記憶素子の記憶保持特性が悪
化する。
発明が解決しようとする課題
ＭＮＯ３型不揮発性記憶装置は、窒化シリコン膜と極薄
の二酸化シリコン膜の界面、または窒化シリコン膜のバ
ルク中に分布するトラップへ半導体側から［！薄の二酸
化シリコン膜を介して行われる電荷のトンネリング注入
とその蓄積によってトランジスタのしきい値電圧（Ｖ
ｔｈ）を変化させ、情報を記憶させるものであり、その
記憶保持特性の確保がＭＮＯ３型不揮発性記憶装置の最
大の課題である。したがって、ゲート電極材料として多
結晶シリコンなどの高融点金属を用いた場合の記憶保持
特性の悪化は、実用上の最大の問題となっていた。
の二酸化シリコン膜の界面、または窒化シリコン膜のバ
ルク中に分布するトラップへ半導体側から［！薄の二酸
化シリコン膜を介して行われる電荷のトンネリング注入
とその蓄積によってトランジスタのしきい値電圧（Ｖ
ｔｈ）を変化させ、情報を記憶させるものであり、その
記憶保持特性の確保がＭＮＯ３型不揮発性記憶装置の最
大の課題である。したがって、ゲート電極材料として多
結晶シリコンなどの高融点金属を用いた場合の記憶保持
特性の悪化は、実用上の最大の問題となっていた。
本発明は上記問題を解決するもので、ゲート電極材料と
して高融点金属を用いるものの、良好な記憶保持特性を
維持することができ、したがって高集積化においても飛
躍的な向上をはかることのできる半導体記憶装置の製造
方法を提供することを目的とするものである。
して高融点金属を用いるものの、良好な記憶保持特性を
維持することができ、したがって高集積化においても飛
躍的な向上をはかることのできる半導体記憶装置の製造
方法を提供することを目的とするものである。
課題を解決するための手段
上記問題を解決するために本発明は、一導電型の半導体
基板面に、電子または正孔のトンネリング媒体となる極
薄の二酸化シリコン膜を形成する工程と、前記極薄の二
酸化シリコン膜上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上にゲート電極を形成する工程を少
なくとも有し、さらに、上記窒化シリコン膜を形成した
後に、フッ素イオンを注入する工程と、フッ素イオン注
入後に熱処理を施す工程を含むことを特徴とするもので
ある。
基板面に、電子または正孔のトンネリング媒体となる極
薄の二酸化シリコン膜を形成する工程と、前記極薄の二
酸化シリコン膜上に窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上にゲート電極を形成する工程を少
なくとも有し、さらに、上記窒化シリコン膜を形成した
後に、フッ素イオンを注入する工程と、フッ素イオン注
入後に熱処理を施す工程を含むことを特徴とするもので
ある。
作用
本発明者の研究によれば、ＭＮＯＳメモリのゲート電極
である窒化シリコン膜形成後の高温熱処理による記憶保
持特性の悪化は、窒化シリコン膜中に含まれる水素、特
にＳｉ −Ｈ結合の含有量に関係があり、Ｓｉ −Ｈ結
合の多い窒化シリコン膜では９００℃以上の温度で熱処
理を行うことにより５ｉ−Ｈ結合が減少し、Ｓｉ原子の
未結合手（ｄａｎｇｌｉｎｇ ｂｏｎｄ ）が増大する
ことから不安定なトラップが附加増大し、記憶保持特性
が悪化することが明らかとなった。すなわち、窒化シリ
コン膜形成後の熱処理による記憶保持特性の悪化は、窒
化シリコン膜中の不安定なＳｉ原子の未結合手の含有量
に大きく依存している。
である窒化シリコン膜形成後の高温熱処理による記憶保
持特性の悪化は、窒化シリコン膜中に含まれる水素、特
にＳｉ −Ｈ結合の含有量に関係があり、Ｓｉ −Ｈ結
合の多い窒化シリコン膜では９００℃以上の温度で熱処
理を行うことにより５ｉ−Ｈ結合が減少し、Ｓｉ原子の
未結合手（ｄａｎｇｌｉｎｇ ｂｏｎｄ ）が増大する
ことから不安定なトラップが附加増大し、記憶保持特性
が悪化することが明らかとなった。すなわち、窒化シリ
コン膜形成後の熱処理による記憶保持特性の悪化は、窒
化シリコン膜中の不安定なＳｉ原子の未結合手の含有量
に大きく依存している。
ところで、Ｓｉ原子の未結合手をＨ（水素）で終端した
５ｉ−Ｈ結合にくらべてＦ（フッ素）で終端しなＳｉ
−Ｆ結合は分解しにくいことがよく知られている。これ
は、Ｓｉ −Ｈ結合エネルギ（７１，４Ｋｃａｌ／ｎｏ
ｔ ）よりもＳｉ −Ｆ結合エネルギ（１１６にｃａｌ
／ｎｏｌ ）が大きいためである。
５ｉ−Ｈ結合にくらべてＦ（フッ素）で終端しなＳｉ
−Ｆ結合は分解しにくいことがよく知られている。これ
は、Ｓｉ −Ｈ結合エネルギ（７１，４Ｋｃａｌ／ｎｏ
ｔ ）よりもＳｉ −Ｆ結合エネルギ（１１６にｃａｌ
／ｎｏｌ ）が大きいためである。
本発明は、上記の事実に基づき、トンネリング媒体とな
る１Ｆｆｌ薄の二酸化シリコン膜上に窒化シリコン膜、
ゲート電極を形成した後、水素よりも安定なフッ素イオ
ンを注入し、さらにフッ素イオンの活性化を目的としな
熱処理（アニール）を行うことによりＳｉ原子の未結合
手を減少させて、不安定なトラップの増大を防ぎ優れた
記憶保持特性を得たものである。
る１Ｆｆｌ薄の二酸化シリコン膜上に窒化シリコン膜、
ゲート電極を形成した後、水素よりも安定なフッ素イオ
ンを注入し、さらにフッ素イオンの活性化を目的としな
熱処理（アニール）を行うことによりＳｉ原子の未結合
手を減少させて、不安定なトラップの増大を防ぎ優れた
記憶保持特性を得たものである。
実施例
以下、本発明の一実施例を図面を用いて説明する。
第１図［ａ）〜（ｄ）は本発明の製造方法の一実施例を
工程順に示す半導体記憶装置の断面楕遣図である０本発
明の製造方法では、先ず、第１図（ａ）で示すように、
Ｐ型シリコン基板１上に、保護酸化ＷＡ２を、さらに窒
化シリコン膜３を形成した後、トランジスタ活性領域形
成のためにリソグラフィ技術およびエツチング技術を用
いて所定の部分を除去する０次いで、窒化シリコン膜３
をマスクとして用いた選択酸化（Ｌ、０ＣＯ３）処理を
緒して素子分離用のフィールド酸化Ｍ４を形成する０本
実施例では、保護酸化膜２を５００Ａ、窒化シリコンＭ
３を１２００人程度ヒレ、フィールド酸化膜厚を８００
０人程度上巳な。
工程順に示す半導体記憶装置の断面楕遣図である０本発
明の製造方法では、先ず、第１図（ａ）で示すように、
Ｐ型シリコン基板１上に、保護酸化ＷＡ２を、さらに窒
化シリコン膜３を形成した後、トランジスタ活性領域形
成のためにリソグラフィ技術およびエツチング技術を用
いて所定の部分を除去する０次いで、窒化シリコン膜３
をマスクとして用いた選択酸化（Ｌ、０ＣＯ３）処理を
緒して素子分離用のフィールド酸化Ｍ４を形成する０本
実施例では、保護酸化膜２を５００Ａ、窒化シリコンＭ
３を１２００人程度ヒレ、フィールド酸化膜厚を８００
０人程度上巳な。
次いで、窒化シリコン膜３および保護酸化膜２をエツチ
ングにより除去した後、第１図（ｂ）で示すようにＭＮ
Ｏ３型不揮発性メモリトランジスタのゲート電極である
極薄の二酸化シリコン膜５、窒化シリコン膜６さらに、
ゲート電極層７を成長する。この極薄の二酸化シリコン
膜は電子または正孔のトンネリング媒体となりうるちの
である。
ングにより除去した後、第１図（ｂ）で示すようにＭＮ
Ｏ３型不揮発性メモリトランジスタのゲート電極である
極薄の二酸化シリコン膜５、窒化シリコン膜６さらに、
ゲート電極層７を成長する。この極薄の二酸化シリコン
膜は電子または正孔のトンネリング媒体となりうるちの
である。
その後リソグラフィ技術およびエツチング技術を用いて
、ゲートとなる部分以外のゲート電極層７、さらに窒化
シリコン１ｌＵ６、二酸化シリコン膜５を除去する０本
実施例では、トンネリング媒体となる極薄の二酸化シリ
コン膜５の厚みを２０人程度、窒化シリコン膜６の厚み
を５００ Ａ程度とし、ゲート電極層７を４０００八程
度の厚さの多結晶シリコン層とした。なお、窒化シリコ
ン膜６の形成は、ジクロルシラン（ＳｉＨ２Ｃ１２）ガ
スとアンモニア（ＮＨ３）ガスの化学反応を利用した減
圧気相成長法により、成長温度８００℃、ガス流量比Ｎ
Ｈ３／Ｓ ｉ Ｈ２Ｃ１２＝１０の条件下で行った。
、ゲートとなる部分以外のゲート電極層７、さらに窒化
シリコン１ｌＵ６、二酸化シリコン膜５を除去する０本
実施例では、トンネリング媒体となる極薄の二酸化シリ
コン膜５の厚みを２０人程度、窒化シリコン膜６の厚み
を５００ Ａ程度とし、ゲート電極層７を４０００八程
度の厚さの多結晶シリコン層とした。なお、窒化シリコ
ン膜６の形成は、ジクロルシラン（ＳｉＨ２Ｃ１２）ガ
スとアンモニア（ＮＨ３）ガスの化学反応を利用した減
圧気相成長法により、成長温度８００℃、ガス流量比Ｎ
Ｈ３／Ｓ ｉ Ｈ２Ｃ１２＝１０の条件下で行った。
次いで、第１図（Ｃ）に示すように、ゲート電極層７と
フィールド酸化膜４をマスクとするセルファライン技術
を用いたｎ型不純物のイオン注入、気相成長技術を用い
た眉間電極１０の形成およびアニールと注入した不純物
イオンの押し込みのための窒化シリコン膜の成長温度以
上の高温熱処理を施してソース領域８とドレイン領域９
を形成した後、フッ素イオン（Ｆ”、Ｆ”＋など）の注
入を施し、さらに窒素雰囲気中において熱処理（アニー
ル）を施す。
フィールド酸化膜４をマスクとするセルファライン技術
を用いたｎ型不純物のイオン注入、気相成長技術を用い
た眉間電極１０の形成およびアニールと注入した不純物
イオンの押し込みのための窒化シリコン膜の成長温度以
上の高温熱処理を施してソース領域８とドレイン領域９
を形成した後、フッ素イオン（Ｆ”、Ｆ”＋など）の注
入を施し、さらに窒素雰囲気中において熱処理（アニー
ル）を施す。
以上のような製造方法で得られた半導体記憶装置の記憶
保持特性の一例を第２図に示す、横軸は書き込み−、消
去直後のしきい値電圧、縦軸はそのときに蓄積された電
荷の減衰率（ａ Ｖｔｈ／ ａ ｆｏｇｔ ；Ｖｔｈ：
Ｌきい値電圧、ｔ：時間）を示している。
保持特性の一例を第２図に示す、横軸は書き込み−、消
去直後のしきい値電圧、縦軸はそのときに蓄積された電
荷の減衰率（ａ Ｖｔｈ／ ａ ｆｏｇｔ ；Ｖｔｈ：
Ｌきい値電圧、ｔ：時間）を示している。
第２図の直線の傾きが小さいほど、記憶保持特性が優れ
ていることを示している。Ａ直線は本実施例の製造方法
により作製された不揮発性記憶装置の記憶保持特性を示
し、Ｂ直線のフッ素イオン注入を施さない場合に比べて
傾きが小さく、優れた記憶保持特性を有していることが
わかる。
ていることを示している。Ａ直線は本実施例の製造方法
により作製された不揮発性記憶装置の記憶保持特性を示
し、Ｂ直線のフッ素イオン注入を施さない場合に比べて
傾きが小さく、優れた記憶保持特性を有していることが
わかる。
本実施例では、ソース領域８とドレイン領域９を形成す
るｎ型不純物イオンとしてヒ素（Ａｓ”）イオンを用い
、眉間電極１０としてリンガラス膜（ＰＳＧＩＩｇ）を
用い、膜厚を９５００人とした。また、アニールと注入
した不純物イオン、ソース、トレインの押し込みに、窒
素雰囲気中で１０００℃程度の熱処理を施した。
るｎ型不純物イオンとしてヒ素（Ａｓ”）イオンを用い
、眉間電極１０としてリンガラス膜（ＰＳＧＩＩｇ）を
用い、膜厚を９５００人とした。また、アニールと注入
した不純物イオン、ソース、トレインの押し込みに、窒
素雰囲気中で１０００℃程度の熱処理を施した。
さらにフッ素イオン注入条件を、フッ素イオン（Ｆ”）
、加速電圧１５０ＫｅＶ、注入量８．ＯｘｌｏＪ】−２
に設定し、このイオン注入後のアニール条件を、窒素雰
囲気中でｓｏｏ”ｃ程度の加熱処理とした。
、加速電圧１５０ＫｅＶ、注入量８．ＯｘｌｏＪ】−２
に設定し、このイオン注入後のアニール条件を、窒素雰
囲気中でｓｏｏ”ｃ程度の加熱処理とした。
次いで第１図（ｄ）に示すように、リソグラフの技術、
エツチング技術、および気相成長技術を用いて、コンタ
クト孔１１、金属（アルミニウム）配置１１２、および
保護膜１３の形成を行うことにより、ＮチャネルＭＮＯ
３型不揮発性記憶装置の作製が完了する。
エツチング技術、および気相成長技術を用いて、コンタ
クト孔１１、金属（アルミニウム）配置１１２、および
保護膜１３の形成を行うことにより、ＮチャネルＭＮＯ
３型不揮発性記憶装置の作製が完了する。
本実施例では、Ｐ型シリコン基板を用いＮチャネル型不
揮発性記憶装置を作製する場合について説明したが、Ｐ
チャネル型不揮発性記憶装置の製作にも本発明を使用で
きることはもちろんである。
揮発性記憶装置を作製する場合について説明したが、Ｐ
チャネル型不揮発性記憶装置の製作にも本発明を使用で
きることはもちろんである。
またゲート電極として多結晶シリコン膜以外の高融点金
属膜を用いてもよい、さらに、ゲート電極である窒化シ
リコン膜を酸化したゲート構造のＭＯＮＯ３型不揮発性
記憶装置についても同様の効果がある。
属膜を用いてもよい、さらに、ゲート電極である窒化シ
リコン膜を酸化したゲート構造のＭＯＮＯ３型不揮発性
記憶装置についても同様の効果がある。
発明の効果
以上のように、本発明によれば、記憶保持特性の非常に
優れた高性能の不揮発性記憶装置を作製することができ
る。また、多結晶シリコンなどの高融点金属膜をゲート
電極として用いる構造の下で良好な記憶保持特性を維持
できるため、高集積化にも大きく寄与するものである。
優れた高性能の不揮発性記憶装置を作製することができ
る。また、多結晶シリコンなどの高融点金属膜をゲート
電極として用いる構造の下で良好な記憶保持特性を維持
できるため、高集積化にも大きく寄与するものである。
第１図は本発明の一実施例を説明するための工程順断面
図、第２図は本発明の詳細な説明するための特性図であ
る。 １・・・Ｐ型シリコン基板、２・・・保護酸化膜、３・
・・窒化シリコン膜、４・・・フィールド酸化膜、５・
・・二酸化シリコン膜、６・・・窒化シリコン膜、７・
・・ゲート電極層、８・・・ソース（拡散ＩＷ）、９・
・・ドレイン（拡散Ｎ）、１０・・・層間電極、１１・
・・コンタクト孔、１２・・・金属配線、１３・・・保
護膜。 代理人 森 本 義 弘 第１図）Ｆｆ）２ ｇ ５６ り ’？ ｔ
／／第 ｌ 図 ￥のｆ １：” Ｆ” Ｆ” Ｆ’ Ｆ” ｒ’
ｐ” Ｆ″４ ′ ｇ５６７’／ｆ 第２図
図、第２図は本発明の詳細な説明するための特性図であ
る。 １・・・Ｐ型シリコン基板、２・・・保護酸化膜、３・
・・窒化シリコン膜、４・・・フィールド酸化膜、５・
・・二酸化シリコン膜、６・・・窒化シリコン膜、７・
・・ゲート電極層、８・・・ソース（拡散ＩＷ）、９・
・・ドレイン（拡散Ｎ）、１０・・・層間電極、１１・
・・コンタクト孔、１２・・・金属配線、１３・・・保
護膜。 代理人 森 本 義 弘 第１図）Ｆｆ）２ ｇ ５６ り ’？ ｔ
／／第 ｌ 図 ￥のｆ １：” Ｆ” Ｆ” Ｆ’ Ｆ” ｒ’
ｐ” Ｆ″４ ′ ｇ５６７’／ｆ 第２図
Claims (1)
- 【特許請求の範囲】 １、一導電型の半導体基板面に、電子または正孔のトン
ネリング媒体となる極薄の二酸化シリコン膜を形成する
工程と、前記二酸化シリコン膜上に窒化シリコン膜を形
成する工程と、前記窒化シリコン膜上にゲート電極を形
成する工程と、前記窒化シリコン膜を形成した後に、フ
ッ素イオン注入を施す工程と、フッ素イオンを活性化す
る熱処理工程を含む不揮発性記憶装置の製造方法。 ２、フッ素イオン注入を施す工程は、窒化シリコン膜の
成長温度以上の熱処理工程が終了した後に行われること
を特徴とする請求項１記載の不揮発性記憶装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63092598A JPH01264268A (ja) | 1988-04-14 | 1988-04-14 | 不揮発性記憶装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63092598A JPH01264268A (ja) | 1988-04-14 | 1988-04-14 | 不揮発性記憶装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264268A true JPH01264268A (ja) | 1989-10-20 |
Family
ID=14058887
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63092598A Pending JPH01264268A (ja) | 1988-04-14 | 1988-04-14 | 不揮発性記憶装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264268A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521748A (ja) * | 1991-07-17 | 1993-01-29 | Sharp Corp | 半導体装置の絶縁膜の製造方法 |
| US6445030B1 (en) | 2001-01-30 | 2002-09-03 | Advanced Micro Devices, Inc. | Flash memory erase speed by fluorine implant or fluorination |
| US6806532B2 (en) * | 2000-12-21 | 2004-10-19 | Renesas Technology Corp. | Nonvolatile semiconductor device |
-
1988
- 1988-04-14 JP JP63092598A patent/JPH01264268A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0521748A (ja) * | 1991-07-17 | 1993-01-29 | Sharp Corp | 半導体装置の絶縁膜の製造方法 |
| US6806532B2 (en) * | 2000-12-21 | 2004-10-19 | Renesas Technology Corp. | Nonvolatile semiconductor device |
| US6445030B1 (en) | 2001-01-30 | 2002-09-03 | Advanced Micro Devices, Inc. | Flash memory erase speed by fluorine implant or fluorination |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5436481A (en) | MOS-type semiconductor device and method of making the same | |
| EP0690487B1 (en) | Methods for forming oxide films | |
| US7682990B2 (en) | Method of manufacturing nonvolatile semiconductor memory device | |
| US8241974B2 (en) | Nonvolatile memory device with multiple blocking layers and method of fabricating the same | |
| CN104769724B (zh) | 具有多个电荷存储层的存储器晶体管 | |
| JP3998403B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000340682A (ja) | 半導体装置の製造方法 | |
| JPH01264268A (ja) | 不揮発性記憶装置の製造方法 | |
| JP2691385B2 (ja) | 半導体メモリー装置 | |
| KR100791007B1 (ko) | 금속 실리사이드 나노 결정을 구비하는 비휘발성 메모리소자, 상기 금속 실리사이드 나노 결정 형성 방법 및 상기비휘발성 메모리 소자의 제조방법 | |
| JPH061839B2 (ja) | 不揮発性記憶装置の製造方法 | |
| US6828201B1 (en) | Method of manufacturing a top insulating layer for a sonos-type device | |
| JPH0888286A (ja) | 半導体記憶装置の製造方法 | |
| JPH02103965A (ja) | 半導体記憶装置の製造方法 | |
| JPH02103966A (ja) | 半導体記憶装置の製造方法 | |
| JPS6170763A (ja) | 半導体記憶装置の製造方法 | |
| JPH0422031B2 (ja) | ||
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH06267973A (ja) | 半導体装置の製造方法 | |
| JPS61290771A (ja) | 半導体記憶装置の製造方法 | |
| JPS6059779A (ja) | 半導体記憶装置の製造方法 | |
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| JPS58212180A (ja) | 不揮発性記憶装置およびその製造方法 | |
| KR100345662B1 (ko) | 반도체소자의게이트절연막형성방법 | |
| JPH0341775A (ja) | 半導体記憶装置の製造方法 |