JPH06177134A - 電子部品のバンプ構造 - Google Patents
電子部品のバンプ構造Info
- Publication number
- JPH06177134A JPH06177134A JP4350625A JP35062592A JPH06177134A JP H06177134 A JPH06177134 A JP H06177134A JP 4350625 A JP4350625 A JP 4350625A JP 35062592 A JP35062592 A JP 35062592A JP H06177134 A JPH06177134 A JP H06177134A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier metal
- electronic component
- terminal electrode
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/931—Shapes of bond pads
- H10W72/934—Cross-sectional shape, i.e. in side view
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】 電子部品実装時におけるヒートサイクルによ
りはんだバンプに発生すすストレスを軽減する。 【構成】 ＩＣウエハ１上の端子電極２と、端子電極２
を被覆するバリアメタル層４、５、６との間に、弾性係
数の高い樹脂層２１を形成し、樹脂層２１の変形により
熱ストレスを軽減する。
りはんだバンプに発生すすストレスを軽減する。 【構成】 ＩＣウエハ１上の端子電極２と、端子電極２
を被覆するバリアメタル層４、５、６との間に、弾性係
数の高い樹脂層２１を形成し、樹脂層２１の変形により
熱ストレスを軽減する。
Description
【０００１】
【産業上の利用分野】本発明は、フリップチップなどの
電子部品を基板上にはんだ付けするための電子部品のバ
ンプ構造に係り、特に実装時のヒートサイクルによる熱
ストレスの発生を軽減することのできる電子部品のバン
プ構造に関する。
電子部品を基板上にはんだ付けするための電子部品のバ
ンプ構造に係り、特に実装時のヒートサイクルによる熱
ストレスの発生を軽減することのできる電子部品のバン
プ構造に関する。
【０００２】
【従来の技術】図８に従来の電子部品のバンプ構造の一
例を示す。図８において、ＩＣウエハ１上にはアルミニ
ウムで構成された端子電極２が設けられており、さらに
端子電極２の外周を被覆してＳｉＯ２で構成された絶縁
層３が設けられている。また端子電極２上には複数層、
例えば３層のバリアメタル層４、５、６が形成されてお
り、バリアメタル層６上にはウエットバックされたほぼ
半球上のはんだバンプ７が形成されている。
例を示す。図８において、ＩＣウエハ１上にはアルミニ
ウムで構成された端子電極２が設けられており、さらに
端子電極２の外周を被覆してＳｉＯ２で構成された絶縁
層３が設けられている。また端子電極２上には複数層、
例えば３層のバリアメタル層４、５、６が形成されてお
り、バリアメタル層６上にはウエットバックされたほぼ
半球上のはんだバンプ７が形成されている。
【０００３】図９に従来の電子部品のバンプ構造の他の
一例を示す。この場合は端子電極２とバリアメタル層４
との接続部を除いた部分の端子電極２及び絶縁層３とバ
リアメタル層４との間に、接続部を除いた部分の端子電
極２及び絶縁層３とバリアメタル層４との間に、ポリイ
ミドなどの被膜としてのコーティング層８が形成されて
いる。他の部分の構成は図８に示す従来例と同様であ
る。
一例を示す。この場合は端子電極２とバリアメタル層４
との接続部を除いた部分の端子電極２及び絶縁層３とバ
リアメタル層４との間に、接続部を除いた部分の端子電
極２及び絶縁層３とバリアメタル層４との間に、ポリイ
ミドなどの被膜としてのコーティング層８が形成されて
いる。他の部分の構成は図８に示す従来例と同様であ
る。
【０００４】
【発明が解決しようとする課題】しかしながら上記のよ
うにはんだバンプ７が形成されたＩＣウエハ１を、図１
０（ａ），（ｂ）に模式的に示すように基板１１上には
んだ付け実装するときに、基板１１とＩＣウエハ１との
熱膨張係数の差により、矢印で示す部分にヒートサイク
ルによる熱ストレスが発生する。この結果はんだバンプ
７にクラックが発生してバリアメタル層から破壊する恐
れがあった。このため熱膨張係数の大きい有機基板に対
しては、電子部品の実用に耐える実装は不可能であっ
た。
うにはんだバンプ７が形成されたＩＣウエハ１を、図１
０（ａ），（ｂ）に模式的に示すように基板１１上には
んだ付け実装するときに、基板１１とＩＣウエハ１との
熱膨張係数の差により、矢印で示す部分にヒートサイク
ルによる熱ストレスが発生する。この結果はんだバンプ
７にクラックが発生してバリアメタル層から破壊する恐
れがあった。このため熱膨張係数の大きい有機基板に対
しては、電子部品の実用に耐える実装は不可能であっ
た。
【０００５】本発明は、このような状況に鑑みてなされ
たもので、ヒートサイクルによる熱ストレスを軽減する
ことができ、電子部品の安定した信頼性のある実装を行
なうことができる電子部品のバンプ構造を提供すること
を目的とする。
たもので、ヒートサイクルによる熱ストレスを軽減する
ことができ、電子部品の安定した信頼性のある実装を行
なうことができる電子部品のバンプ構造を提供すること
を目的とする。
【０００６】
【課題を解決するための手段】請求項１に記載の電子部
品のバンプ構造は、ウエハ１上に設けられた端子電極２
を被覆するバリアメタル層４、５、６上にはんだ層１４
を設け、ウエットバックによりはんだバンプ７を形成す
る電子部品のバンプ構造において、端子電極２とバリア
メタル層４との間の接続部外周に樹脂層２１を形成した
ことを特徴とする。
品のバンプ構造は、ウエハ１上に設けられた端子電極２
を被覆するバリアメタル層４、５、６上にはんだ層１４
を設け、ウエットバックによりはんだバンプ７を形成す
る電子部品のバンプ構造において、端子電極２とバリア
メタル層４との間の接続部外周に樹脂層２１を形成した
ことを特徴とする。
【０００７】請求項２に記載の電子部品のバンプ構造
は、端子電極２とバリアメタル層４との間の接続部を除
いた部分に被膜としてのコーティング層８を設け、コー
ティング層８とバリアメタル層４との間に樹脂層２１を
形成したことを特徴とする。
は、端子電極２とバリアメタル層４との間の接続部を除
いた部分に被膜としてのコーティング層８を設け、コー
ティング層８とバリアメタル層４との間に樹脂層２１を
形成したことを特徴とする。
【０００８】請求項３に記載の電子部品のバンプ構造
は、樹脂層２１は弾性係数の高いバッファ用樹脂で形成
されたことを特徴とする。
は、樹脂層２１は弾性係数の高いバッファ用樹脂で形成
されたことを特徴とする。
【０００９】
【作用】上記構成の電子部品のバンプ構造においては、
はんだバンプ７が形成されたウエハ１を基板１１にはん
だ付けにより実装したとき、ウエハ１と基板１１との熱
膨張係数の差によるヒートサイクルではんだバンプ７に
熱ストレスが発生しても、この熱ストレスを樹脂層２１
の変形によって吸収することができる。この結果はんだ
バンプ７に生じる応力を軽減することができ、クラック
などの発生を防止できる。
はんだバンプ７が形成されたウエハ１を基板１１にはん
だ付けにより実装したとき、ウエハ１と基板１１との熱
膨張係数の差によるヒートサイクルではんだバンプ７に
熱ストレスが発生しても、この熱ストレスを樹脂層２１
の変形によって吸収することができる。この結果はんだ
バンプ７に生じる応力を軽減することができ、クラック
などの発生を防止できる。
【００１０】
【実施例】以下、本発明の電子部品のバンプ構造の一実
施例を図面を参照して説明する。
施例を図面を参照して説明する。
【００１１】図１、図５、図６及び図７にそれぞれ本発
明の第１、第２、第３及び第４の実施例の構成を示す。
これらの図において、図８及び図９に示す従来例の部分
と対応する部分には同一の符号を付してあり、その説明
は適宜省略する。
明の第１、第２、第３及び第４の実施例の構成を示す。
これらの図において、図８及び図９に示す従来例の部分
と対応する部分には同一の符号を付してあり、その説明
は適宜省略する。
【００１２】図１に示す第１の実施例は、図９に示す従
来例のコーティング層８とバリアメタル層４との間に、
１０μｍ乃至２５μｍの厚さのポリミドまたはエポキシ
系の樹脂層２１をバッファ層として形成し、樹脂層２１
をバリアメタル層４の外周から突出させた場合である。
この場合、バリアメタル層４の中心部は端子電極２に接
続されており、樹脂層２１はこの接続部の外側に形成さ
れている。
来例のコーティング層８とバリアメタル層４との間に、
１０μｍ乃至２５μｍの厚さのポリミドまたはエポキシ
系の樹脂層２１をバッファ層として形成し、樹脂層２１
をバリアメタル層４の外周から突出させた場合である。
この場合、バリアメタル層４の中心部は端子電極２に接
続されており、樹脂層２１はこの接続部の外側に形成さ
れている。
【００１３】次に本実施例によるはんだバンプの製造方
法を図２を参照して説明する。（ａ）において、ウエハ
１上には端子電極２が設けられており、ウエハ１の表面
に端子電極２の外周を囲むように、ＳｉＯ２からなる絶
縁層３を形成する。つぎに（ｂ）において、絶縁層３の
表面及び端子電極２の外周を被覆して、ポリイミドなど
で厚さ５μｍ乃至１５μｍに形成されたコーティング層
８を設ける。
法を図２を参照して説明する。（ａ）において、ウエハ
１上には端子電極２が設けられており、ウエハ１の表面
に端子電極２の外周を囲むように、ＳｉＯ２からなる絶
縁層３を形成する。つぎに（ｂ）において、絶縁層３の
表面及び端子電極２の外周を被覆して、ポリイミドなど
で厚さ５μｍ乃至１５μｍに形成されたコーティング層
８を設ける。
【００１４】次に（ｃ）において、本発明の特徴である
樹脂層２１を端子電極２とバリアメタル層４の接続部分
を除いて、コーティング層８及び端子電極２の表面に円
環状に形成する。樹脂層２１は厚さ１０μｍ乃至２５μ
ｍの弾性係数の大きいポリイミドまたはエポキシ系樹脂
によって構成されている。次に（ｄ）において、コーテ
ィング層８の表面及び樹脂層２１の外周を被覆して、バ
リアメタル層リフトオフ用のレジスト層２２を形成す
る。なお絶縁層３、コーティング層８、樹脂層２１及び
レジスト層２２は、それぞれ公知のフォトリソプロセス
により形成される。
樹脂層２１を端子電極２とバリアメタル層４の接続部分
を除いて、コーティング層８及び端子電極２の表面に円
環状に形成する。樹脂層２１は厚さ１０μｍ乃至２５μ
ｍの弾性係数の大きいポリイミドまたはエポキシ系樹脂
によって構成されている。次に（ｄ）において、コーテ
ィング層８の表面及び樹脂層２１の外周を被覆して、バ
リアメタル層リフトオフ用のレジスト層２２を形成す
る。なお絶縁層３、コーティング層８、樹脂層２１及び
レジスト層２２は、それぞれ公知のフォトリソプロセス
により形成される。
【００１５】次に（ｅ）において、端子電極２、樹脂層
２１及びレジスト層２２のそれぞれの表面の露出部分
に、バリアメタル層４、５、６を蒸着またはスパッタに
より順次積層形成する。例えばバリアメタル層４は厚さ
５００オングストローム乃至２．０００オングストロー
ムのＣｒで形成され、バリアメタル層５は厚さ５．００
０オングストローム乃至１０．０００オングストローム
のＣｕ、または厚さ１．０００オングストローム乃至
１．５００オングストロームのＴｉ、または厚さ２．０
００オングストローム乃至３．０００オングストローム
のＮｉで形成されている。またバリアメタル層６は厚さ
５００オングストローム乃至１．０００オングストロー
ムのＡｕで形成されている。
２１及びレジスト層２２のそれぞれの表面の露出部分
に、バリアメタル層４、５、６を蒸着またはスパッタに
より順次積層形成する。例えばバリアメタル層４は厚さ
５００オングストローム乃至２．０００オングストロー
ムのＣｒで形成され、バリアメタル層５は厚さ５．００
０オングストローム乃至１０．０００オングストローム
のＣｕ、または厚さ１．０００オングストローム乃至
１．５００オングストロームのＴｉ、または厚さ２．０
００オングストローム乃至３．０００オングストローム
のＮｉで形成されている。またバリアメタル層６は厚さ
５００オングストローム乃至１．０００オングストロー
ムのＡｕで形成されている。
【００１６】次に（ｆ）において、レジスト層２２を除
去しレジスト層２２上のバリアメタル層４、５、６をリ
フトオフする。次に（ｇ）において、バリアメタル層
４、５、６の外周を囲むように、断面がほぼ正方形状の
開口部１３ａ有すバンプ用レジスト１３を２０μｍ乃至
６０μｍの厚さにフォトリソプロセスにより形成する。
次に（ｈ）において、レジスト１３の表面及び開口部１
３ａ内にはんだ層１４を２０μｍ乃至６０μｍの厚さに
蒸着する。このとき例えばはんだ材料としてＰｂとＳｎ
とを９５対５の比率で別々に蒸着し、（ｉ）においてレ
ジスト１３を除去してレジスト１３上のはんだ１４をリ
フトオフする。次に（ｊ）においてはんだ層１４にフラ
ックスを塗布したのち、ウエットバックにより規定成分
のほぼ半球上のはんだバンプ７を形成する。
去しレジスト層２２上のバリアメタル層４、５、６をリ
フトオフする。次に（ｇ）において、バリアメタル層
４、５、６の外周を囲むように、断面がほぼ正方形状の
開口部１３ａ有すバンプ用レジスト１３を２０μｍ乃至
６０μｍの厚さにフォトリソプロセスにより形成する。
次に（ｈ）において、レジスト１３の表面及び開口部１
３ａ内にはんだ層１４を２０μｍ乃至６０μｍの厚さに
蒸着する。このとき例えばはんだ材料としてＰｂとＳｎ
とを９５対５の比率で別々に蒸着し、（ｉ）においてレ
ジスト１３を除去してレジスト１３上のはんだ１４をリ
フトオフする。次に（ｊ）においてはんだ層１４にフラ
ックスを塗布したのち、ウエットバックにより規定成分
のほぼ半球上のはんだバンプ７を形成する。
【００１７】上記製造方法でははんだ層１４を蒸着する
場合について説明したが、はんだ層１４を鍍金方法によ
り、レジスト１３の表面及び開口部１３ａ内に形成して
もよい。
場合について説明したが、はんだ層１４を鍍金方法によ
り、レジスト１３の表面及び開口部１３ａ内に形成して
もよい。
【００１８】次に本実施例の作用を図３及び図４に示す
模式図を参照して説明する。図３において、はんだバン
プ７が形成されたウエハ１を基板１１上に実装すると
き、ウエハ１と基板１１との熱膨張係数の差により、ヒ
ートサイクルによる歪△ｄが発生する。この結果はんだ
バンプ７にはＦ／Ｓの応力が発生する。但しＳははんだ
バンプ７の断面積である。ここで例えばバンプ間の距離
が９ｍｍのＩＣウエハ１をガラエポ基板に実装すると
き、温度差△Ｔ＝１１０℃のヒートサイクルがかかった
場合、歪△ｄは下記のようになる。 △ｄ＝（１４−３．５）×１０-6×１１０℃×９ｍｍ＝１０．３９５μｍ
模式図を参照して説明する。図３において、はんだバン
プ７が形成されたウエハ１を基板１１上に実装すると
き、ウエハ１と基板１１との熱膨張係数の差により、ヒ
ートサイクルによる歪△ｄが発生する。この結果はんだ
バンプ７にはＦ／Ｓの応力が発生する。但しＳははんだ
バンプ７の断面積である。ここで例えばバンプ間の距離
が９ｍｍのＩＣウエハ１をガラエポ基板に実装すると
き、温度差△Ｔ＝１１０℃のヒートサイクルがかかった
場合、歪△ｄは下記のようになる。 △ｄ＝（１４−３．５）×１０-6×１１０℃×９ｍｍ＝１０．３９５μｍ
【００１９】またセラミック基板に実装するときは同様
に歪△ｄは下記のようになる。 △ｄ＝（６．５−３．５）×１０-6×１１０℃×９ｍｍ＝２．９７μｍ
に歪△ｄは下記のようになる。 △ｄ＝（６．５−３．５）×１０-6×１１０℃×９ｍｍ＝２．９７μｍ
【００２０】ただし、ＩＣウエハ１、ガラエポ基板及び
セラミック基板のそれぞれの熱膨張係数を３．５×１０
-6ｍｍ／℃、１４×１０-6ｍｍ／℃、６．５ｍｍ／℃と
する。
セラミック基板のそれぞれの熱膨張係数を３．５×１０
-6ｍｍ／℃、１４×１０-6ｍｍ／℃、６．５ｍｍ／℃と
する。
【００２１】しかしながら図４に斜線で示すように弾性
係数の大きい樹脂層２１を設けることにより、歪△ｄは
樹脂層２１の変形により吸収され、はんだバンプ７に生
じる応力を軽減することができる。
係数の大きい樹脂層２１を設けることにより、歪△ｄは
樹脂層２１の変形により吸収され、はんだバンプ７に生
じる応力を軽減することができる。
【００２２】本実施例によれば、バリアメタル層４と端
子電極２との間に弾性係数の大きい樹脂層２１を設けた
ので、ウエハ１を基板１１に実装するときのヒートサイ
クルによる熱ストレスを軽減することができ、はんだク
ラックなどの発生を防止できる。また有機基板などの熱
膨張係数の大きい基板にウエハ１を実装することが可能
となる。さらに従来熱ストレスの軽減のためにはんだバ
ンプ７の高さを高くする必要があったが本実施例によれ
ばその高さを低くすることができる。この結果ウエハ１
の実装密度を高くすることができ、しかも実装後のはん
だバンプ７の高さのバラツキを少なくし、安定した高い
信頼性で実装を行なうことができる。
子電極２との間に弾性係数の大きい樹脂層２１を設けた
ので、ウエハ１を基板１１に実装するときのヒートサイ
クルによる熱ストレスを軽減することができ、はんだク
ラックなどの発生を防止できる。また有機基板などの熱
膨張係数の大きい基板にウエハ１を実装することが可能
となる。さらに従来熱ストレスの軽減のためにはんだバ
ンプ７の高さを高くする必要があったが本実施例によれ
ばその高さを低くすることができる。この結果ウエハ１
の実装密度を高くすることができ、しかも実装後のはん
だバンプ７の高さのバラツキを少なくし、安定した高い
信頼性で実装を行なうことができる。
【００２３】図５に本発明の第２の実施例の構成を示
す。本実施例は樹脂層２１の外径をバリアメタル層４の
外径より小さくし、樹脂層２１をバリアメタル層４の内
部にのみ形成したものである。
す。本実施例は樹脂層２１の外径をバリアメタル層４の
外径より小さくし、樹脂層２１をバリアメタル層４の内
部にのみ形成したものである。
【００２４】図６に本発明の第３の実施例の構成を示
す。本実施例は第１の実施例におけるコーティング層８
を省略し、樹脂層２１を直接絶縁層３及び端子電極２上
に形成したものである。
す。本実施例は第１の実施例におけるコーティング層８
を省略し、樹脂層２１を直接絶縁層３及び端子電極２上
に形成したものである。
【００２５】図７に本発明の第４の実施例の構成を示
す。本実施例は第３の実施例における樹脂層２１の外径
をバリアメタル層４の外径より小さくし、樹脂層２１を
バリアメタル層４の内部にのみ形成したものである。
す。本実施例は第３の実施例における樹脂層２１の外径
をバリアメタル層４の外径より小さくし、樹脂層２１を
バリアメタル層４の内部にのみ形成したものである。
【００２６】上記各実施例においても第１の実施例の場
合と同様の効果を得ることができる。なお上記各実施例
ではバリアメタル層４、５、６が３層の場合について説
明したが、この層の数は３層に限定されるものではな
い。
合と同様の効果を得ることができる。なお上記各実施例
ではバリアメタル層４、５、６が３層の場合について説
明したが、この層の数は３層に限定されるものではな
い。
【００２７】
【発明の効果】以上説明したように、本発明の電子部品
のバンプ構造によれば、端子電極とバリアメタル層との
間に弾性係数の高い樹脂層を形成したので、電子部品の
基板への実装時におけるヒートサイクルによる熱ストレ
スを軽減することができ、有機基板などの熱膨張係数の
大きい基板への実装が可能となる。またはんだバンプの
高さを低減することができ、実装密度を高くすることが
できる。しかも実装後のはんだバンプの高さのばらつき
を少なくし、安定した高い信頼性で実装を行なうことが
できる。
のバンプ構造によれば、端子電極とバリアメタル層との
間に弾性係数の高い樹脂層を形成したので、電子部品の
基板への実装時におけるヒートサイクルによる熱ストレ
スを軽減することができ、有機基板などの熱膨張係数の
大きい基板への実装が可能となる。またはんだバンプの
高さを低減することができ、実装密度を高くすることが
できる。しかも実装後のはんだバンプの高さのばらつき
を少なくし、安定した高い信頼性で実装を行なうことが
できる。
【図１】本発明の電子部品のバンプ構造の第１の実施例
の構成を示す縦断面図である。
の構成を示す縦断面図である。
【図２】図１に示すはんだバンプの製造方法を示す説明
図である。
図である。
【図３】電子部品実装時のヒートサイクルにより発生す
る歪を示す説明図である。
る歪を示す説明図である。
【図４】本発明の第１の実施例の作用を示す説明図であ
る。
る。
【図５】本発明の第２の実施例の構成を示す縦断面図で
ある。
ある。
【図６】本発明の第３の実施例の構成を示す縦断面図で
ある。
ある。
【図７】本発明の第４の実施例の構成を示す縦断面図で
ある。
ある。
【図８】従来の電子部品のバンプ構造の一例の構成を示
す縦断面図である。
す縦断面図である。
【図９】従来の電子部品のバンプ構造の他の一例の構成
を示す縦断面図である。
を示す縦断面図である。
【図１０】従来の電子部品のバンプ構造の一例において
発生する熱ストレスを示す説明図である。
発生する熱ストレスを示す説明図である。
１ ウエハ ２ 端子電極 ４、５、６ バリアメタル層 ７ はんだバンプ ８ コーティング層（被膜） １４ はんだ層 ２１ 樹脂層
Claims (3)
- 【請求項１】 ウエハ上に設けられた端子電極を被覆す
るバリアメタル層上にはんだ層を設け、ウエットバック
によりはんだバンプを形成する電子部品のバンプ構造に
おいて、 前記端子電極と前記バリアメタル層との間の接続部外周
に樹脂層を形成したことを特徴とする電子部品のバンプ
構造。 - 【請求項２】 前記端子電極と前記バリアメタル層との
間の接続部を除いた部分に被膜を設け、前記被膜と前記
バリアメタル層との間に前記樹脂層を形成したことを特
徴とする請求項１記載の電子部品のバンプ構造。 - 【請求項３】 前記樹脂層は弾性係数の高いバッファ用
樹脂で形成されたことを特徴とする請求項１または２記
載の電子部品のバンプ構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4350625A JPH06177134A (ja) | 1992-12-04 | 1992-12-04 | 電子部品のバンプ構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4350625A JPH06177134A (ja) | 1992-12-04 | 1992-12-04 | 電子部品のバンプ構造 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06177134A true JPH06177134A (ja) | 1994-06-24 |
Family
ID=18411746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4350625A Pending JPH06177134A (ja) | 1992-12-04 | 1992-12-04 | 電子部品のバンプ構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06177134A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001351937A (ja) * | 2000-06-06 | 2001-12-21 | Fujitsu Ltd | 半導体装置 |
| US6441500B1 (en) | 1999-09-13 | 2002-08-27 | Sharp Kabushiki Kaisha | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes |
| SG96201A1 (en) * | 2000-02-21 | 2003-05-23 | Nec Corp | Flip-chip type semiconductor device and method of manufacturing the same |
| US7410833B2 (en) | 2004-03-31 | 2008-08-12 | International Business Machines Corporation | Interconnections for flip-chip using lead-free solders and having reaction barrier layers |
| JP2008244218A (ja) * | 2007-03-28 | 2008-10-09 | Nec Electronics Corp | 半導体装置 |
| JP2009212332A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2010016224A (ja) * | 2008-07-04 | 2010-01-21 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US8119926B2 (en) * | 2009-04-01 | 2012-02-21 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| JP2012169455A (ja) * | 2011-02-14 | 2012-09-06 | Toyota Motor Corp | 半導体装置 |
| US8969734B2 (en) | 2009-04-01 | 2015-03-03 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
-
1992
- 1992-12-04 JP JP4350625A patent/JPH06177134A/ja active Pending
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6441500B1 (en) | 1999-09-13 | 2002-08-27 | Sharp Kabushiki Kaisha | Semiconductor device having resin members provided separately corresponding to externally connecting electrodes |
| DE10045043B4 (de) * | 1999-09-13 | 2008-01-10 | Sharp K.K. | Halbleiterbauteil und Verfahren zu dessen Herstellung |
| SG96201A1 (en) * | 2000-02-21 | 2003-05-23 | Nec Corp | Flip-chip type semiconductor device and method of manufacturing the same |
| US6734566B2 (en) | 2000-02-21 | 2004-05-11 | Nec Electronics Corporation | Recyclable flip-chip semiconductor device |
| US7074650B2 (en) | 2000-02-21 | 2006-07-11 | Nec Electronics Corporation | Flip-chip type semiconductor device and method of manufacturing the same |
| JP2001351937A (ja) * | 2000-06-06 | 2001-12-21 | Fujitsu Ltd | 半導体装置 |
| US8026613B2 (en) | 2004-03-31 | 2011-09-27 | International Business Machines Corporation | Interconnections for flip-chip using lead-free solders and having reaction barrier layers |
| US7923849B2 (en) | 2004-03-31 | 2011-04-12 | International Business Machines Corporation | Interconnections for flip-chip using lead-free solders and having reaction barrier layers |
| US7410833B2 (en) | 2004-03-31 | 2008-08-12 | International Business Machines Corporation | Interconnections for flip-chip using lead-free solders and having reaction barrier layers |
| JP2008244218A (ja) * | 2007-03-28 | 2008-10-09 | Nec Electronics Corp | 半導体装置 |
| JP2009212332A (ja) * | 2008-03-05 | 2009-09-17 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| US7936075B2 (en) | 2008-03-05 | 2011-05-03 | Renesas Electronics Corporation | Semiconductor device and semiconductor device manufacturing method |
| JP2010016224A (ja) * | 2008-07-04 | 2010-01-21 | Rohm Co Ltd | 半導体装置および半導体装置の製造方法 |
| US9136218B2 (en) | 2008-07-04 | 2015-09-15 | Rohm Co., Ltd. | Semiconductor device including a protective film |
| US9391037B2 (en) | 2008-07-04 | 2016-07-12 | Rohm Co., Ltd. | Semiconductor device including a protective film |
| US9698112B2 (en) | 2008-07-04 | 2017-07-04 | Rohm Co., Ltd. | Semiconductor device including a protective film |
| US8119926B2 (en) * | 2009-04-01 | 2012-02-21 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| US8969734B2 (en) | 2009-04-01 | 2015-03-03 | Advanced Interconnections Corp. | Terminal assembly with regions of differing solderability |
| JP2012169455A (ja) * | 2011-02-14 | 2012-09-06 | Toyota Motor Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9698112B2 (en) | Semiconductor device including a protective film | |
| JPH058570B2 (ja) | ||
| JPH0799265A (ja) | 多層配線基板および多層配線基板の製造方法 | |
| JP4693855B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JP2000164617A (ja) | チップサイズパッケージおよびその製造方法 | |
| JP3173488B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JP2564827B2 (ja) | 半導体装置及びその製造方法 | |
| JP2978902B1 (ja) | Ｂｇａ型半導体装置とその製造方法 | |
| KR100715971B1 (ko) | 웨이퍼 레벨 칩 스케일 패키지와 그 제조 방법 | |
| JPH03101234A (ja) | 半導体装置の製造方法 | |
| JP3077372B2 (ja) | 集積回路装置用バンプ電極の製造方法 | |
| JP4188752B2 (ja) | 半導体パッケージ及びその製造方法 | |
| JPH10209154A (ja) | 半導体装置 | |
| JPH10294318A (ja) | 電子部品 | |
| JPH11163019A (ja) | 半導体装置およびその製造方法 | |
| JP3645391B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP2005222966A (ja) | 半導体装置とその製造方法 | |
| JPH07169790A (ja) | フリップチップ接合方法 | |
| JP2000031191A (ja) | 半導体装置 | |
| JP3351878B2 (ja) | 半導体装置およびその製造方法 | |
| JPS5928996B2 (ja) | 電子部品の取付方法 | |
| JP2727605B2 (ja) | 半導体装置及びその製造方法 | |
| JPH08250500A (ja) | 導電用バンプの製造方法 | |
| JPS58207685A (ja) | 超伝導接続はんだバンプ及びその製造方法 | |
| JP2006059917A (ja) | Ｃｓｐ型半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20011019 |