JPH061809B2 - 半導体集積回路の製造方法 - Google Patents

Description

【発明の詳細な説明】 (イ)産業上の利用分野 本発明はイオン注入法による抵抗素子を組み込んだ半導
体集積回路の、ＮＰＮトランジスタのｈ_FE制御を容易な
らしめた製造方法に関する。

(ロ)従来の技術 バイポーラ型ＩＣは、コレクタとなる半導体層表面にベ
ース・エミッタを２重拡散して形成した縦型のＮＰＮト
ランジスタを主体として構成されている。その為、前記
ＮＰＮトランジスタを製造するベース及びエミッタ拡散
工程は必要不可欠の工程であり、コレクタ直列抵抗を低
減する為の高濃度埋込層形成工程やエピタキシャル層成
長工程、各素子を接合分離する為の分離領域形成工程や
電気的接続の為の電極形成工程等と並んでバイポーラ型
ＩＣを製造するのに欠かせない工程（基本工程）であ
る。

一方、回路的な要求から他の素子、例えばＰＮＰトラン
ジスタ、抵抗、容量、ツェナーダイオード等を同一基板
上に組み込みたい要求がある。この場合、工程の簡素化
という点から可能な限り前記基本工程を流用した方が好
ましいことは言うまでもない。しかしながら、前記ベー
ス及びエミッタ拡散工程はＮＰＮトランジスタの特性を
最重要視して諸条件が設定される為、前記基本工程だけ
では集積化が困難な場合が多い。そこで、基本的なＮＰ
Ｎトランジスタの形成を目的とせず、他の素子を組み込
む為もしくは他素子の特性を向上することを目的として
新規な工程を追加することがある。例えば前記エミッタ
拡散によるカソード領域とでツェナーダイオードのツェ
ナー電圧を制御するアノード領域を形成する為のＰ⁺拡
散工程、ベース領域とは比抵抗が異る抵抗領域を形成す
る為のＲ拡散工程やインプラ抵抗形成工程、ＭＯＳ型よ
りも大きな容量が得られる窒化膜容量を形成する為の窒
化膜形成工程、ＮＰＮトランジスタのコレクタ直列抵抗
を更に低減する為のコレクタ低抵抗領域形成工程等がそ
れであり、全てバイポーラＩＣの用途や目的及びコスト
的な面から検討して追加するか否かが決定される工程
（オプション工程）である。

上記オプション工程を利用して形成したインプラ抵抗を
第３図に示す。同図において、(1)はＰ型半導体基板、
(2)はＮ⁺型埋込層、(3)はＮ型エピタキシャル層、(4)は
Ｐ⁺型分離領域、(5)はアイランド、(6)はＮＰＮトラン
ジスタのＰ型ベース領域、(7)及び(8)はＮＰＮトランジ
スタのＮ⁺型エミッタ領域及びコレクタコンタクト領
域、(9)はイオン注入による抵抗領域、(10)はベース拡
散で形成したコンタクト領域である。

そして、第３図のインプラ抵抗は例えば特公昭５７−２
１８２号公報に記載されている如く、エミッタ拡散の後
で形成していた。

(ハ)発明が解決しようとする問題点 しかしながら、エミッタ領域(7)形成後に抵抗領域(9)を
形成すると、ＮＰＮトランジスタのｈ_FE（電流増幅率）
をコントロールする熱処理は抵抗領域(9)形成後に行わ
なければならない。すると、抵抗領域(9)のフォトエッ
チングの前に行う数百℃の熱処理がエミッタ領域(7)を
拡散させる為、ＮＰＮトランジスタのｈ_FEのばらつきが
大きく、そのコントロールが難しい欠点があった。

また、インプラ抵抗を追加したか否かでエミッタ領域
(7)の熱処理条件を変える必要がある為、機種別の工程
管理が必要であり、管理の共通化ができない欠点があっ
た。

(ニ)問題点を解決するための手段 本発明は斯上した欠点に鑑みてなされ、１回目のレジス
トパターン(27)を利用して抵抗領域(28)とＮＰＮトラン
ジスタのベース領域(29)を形成するボロン(B)をイオン
注入する工程と、２回目のレジストパターン(27)を形成
し前記１回目レジストパターン(27)を利用してＮＰＮト
ランジスタのベース領域(29)に再度ボロン(B)をイオン
注入する工程と、Ｎ型不純物を選択拡散してエミッタ領
域(33)を形成した後直ちにＮＰＮトランジスタのｈ_FEコ
ントロールの為の熱処理を行うことを特徴とする。

(ホ)作用 本発明によれば、イオン注入による抵抗領域(28)を形成
した後にＮＰＮトランジスタのエミッタ拡散を行うの
で、エミッタ領域(33)形成以後の余分な熱処理を除去す
ることができる。

また、１回目レジストパターン(27)をそのまま利用して
２回目のイオン注入を行うので、フォトエッチング工程
の簡略化が図れると共に、ベース領域(29)をも高精度の
制御が可能になる。

(ヘ)実施例 以下、本発明の一実施例を図面を参照しながら詳細に説
明する。

先ず第１図Ａに示す如く、Ｐ型のシリコン半導体基板(2
1)の表面にアンチモン(Sb)又はヒ素(As)等のＮ型不純物
を選択的にドープしてＮ⁺型埋込層(22)を形成し、基板
(21)全面に厚さ５〜１０μのＮ型のエピタキシャル層(2
3)を積層する。

次に第１図Ｂに示す如く、エピタキシャル層(22)表面か
らボロン(B)を選択的に拡散することによって、埋込層
(22)を夫々取囲むようにエピタキシャル層(23)を貫通す
るＰ⁺型の分離領域(24)を形成する。分離領域(24)で囲
まれたエピタキシャル層(23)が夫々の回路素子を形成す
る為のアイランド(25)となる。

次に第１図Ｃに示す如く、熱酸化を行ってエピタキシャ
ル層(23)全面に酸化膜(26)を形成し、スピンオン塗布に
よって酸化膜(26)上にポジ型のフォトレジストを塗布、
続いて反射型投影方式又は縮小投影露光方式等の１μｍ
以下の重ね合せ精度を有する露光装置を用いて所望形状
のパターンを焼付け、現像することによって１回目のレ
ジストパターン(27)を形成する。

次に第１図Ｄに示す如く、リアクティブ・イオン・エッ
チング等のドライエッチングで酸化膜(26)を異方性エッ
チングすることにより１回目レジストパターン(27)に対
応する酸化膜(26)パターンを形成し、その後１回目レジ
ストパターン(27)を除去又は残存させた状態でエピタキ
シャル層(23)表面から１回目のボロン(B)のイオン注入
を行うことにより２つのアイランド(25)表面に同一の不
純物濃度を有する抵抗領域(28)とＮＰＮトランジスタの
ベース領域(29)を夫々形成する。１回目のイオン注入は
比抵抗を高くする側の抵抗領域(28)の不純物濃度に合わ
せてボロン(B)のドーズ量と加速電圧が選択される。

次に第１図Ｅに示す如く、１回目のレジストパターン(2
7)を除去又は残した状態でその表面にネガ型のフォトレ
ジスト膜をスピンオン塗布し、今度はプロキシミティ露
光方式や投影露光方式によって所望形状のパターンを焼
付け、現像することによって２回目のレジストパターン
(30)を形成する。２回目のレジストパターン(30)は１回
目のレジストパターン(27)より遮へい部分を小さくし、
酸化膜(26)パターンの開孔部分を前回のパターンより拡
大して開孔する。その為、２回目のレジストパターン(3
0)の開孔部分には前の工程でイオン注入した領域の表面
と１回目レジストパターン(27)又は酸化膜(26)パターン
のエッジ部分が露出することになる。２回目のレジスト
パターン(30)の一部分(31)は抵抗領域(28)の両端を除く
表面を直接覆い、抵抗領域(28)のコンタクト部分だけを
露出する。

次に第１図Ｆに示す如く、エピタキシャル層(23)表面か
ら前回の工程で形成した１回目レジストパターン(27)又
は酸化膜(26)パターンを再びマスクとして２回目のボロ
ン(B)のイオン注入を行う。ＮＰＮトランジスタのベー
ス領域(29)にはボロン(B)が重ねてイオン注入されるの
で、この段階で比抵抗を低くする側即ちベース領域(29)
の不純物濃度を決めるように２回目イオン注入のドーズ
量が設定される。また、ベース領域(29)の不純物濃度は
後で形成する電極とのオーミックコンタクトが行えるよ
うな不純物濃度とし、それ由抵抗領域(28)の両端にも２
回目のイオン注入をすることによってベース領域(29)と
同一不純物濃度を有する電極配設用のコンタクト領域(3
2)を形成する。コンタクト領域(32)の間の抵抗領域(28)
は２回目レジストパターン(30)の一部分(31)で覆われて
いるので２回目のボロン(B)がイオン注入されない。そ
の為、２回目レジストパターン(30)の一部分(31)で覆わ
れた部分の不純物濃度は１回目のイオン注入により設定
された不純物濃度がそのまま残り、この領域がインプラ
抵抗の抵抗値を実質的に決定する領域となる。また、不
純物濃度が低いので前述したコンタクト領域(32)が必要
となる。その後１回目及び２回目レジストパターン(27)
(30)を除去し、全体をＣＶＤの酸化膜(26)で覆うと共に
ベース領域(29)を一定深さにまで拡散する熱処理を行
う。

尚、２回目のイオン注入の段階で１回目レジストパター
ン(27)の有無は問わないが、残しておいた場合にはエッ
チング工程が１回省ける利点と酸化膜(26)の膜厚を薄く
できる利点を有する。

次に第１図Ｇに示す如く、ＮＰＮトランジスタのベース
領域(29)表面とアイランド(25)表面の酸化膜(26)を開孔
し、この酸化膜(26)をマスクとしてリン(P)をデポジッ
トし、グラス膜を除去した後直ちに酸化性又は非酸化性
雰囲気内の熱処理を加え、リン(P)をドライブインする
ことによってＮＰＮトランジスタのエミッタ領域(33)と
コレクタコンタクト領域(34)を形成する。本工程のドラ
イブインでＮＰＮトランジスタのｈ_FE（電流増幅率）を
コントロールする。

次に第１図Ｈに示す如く、酸化膜(26)の所定部分をエッ
チング開孔してコンタクトホールを形成した後、エピタ
キシャル層(23)全面に周知の蒸着又はスパッタ技術によ
りアルミニウム層を形成し、このアルミニウム層をパタ
ーニングすることによって各領域上に電極(35)を配設す
る。

上述した製法により形成したインプラ抵抗の平面図は第
２図の如くになる。同図において、(25)はアイランド、
(28)は抵抗領域、(32)はコンタクト領域、(36)はコンタ
クトホール、そして(31)は第１図Ｅにおける２回目レジ
ストパターン(30)の一部分の形状を示す。抵抗領域(28)
の線幅とコンタクト領域(32)の大きさは第１図Ｃの１回
目のレジストパターン(27)によって既に決定されるの
で、このインプラ抵抗の抵抗値はコンタクト領域(32)間
の距離では無く２回目レジストパターン(30)の一部分(3
1)が覆う抵抗領域(28)の長さで決まる。その為、本実施
例ではコンタクト孔(36)の大きさを抵抗領域(28)の線幅
以下とすることによってコンタクト領域(32)の不純物濃
度の変化による抵抗値の変動が最も少い構造とし、この
構造とすることにより２回目レジストパターン(30)の一
部分(31)の側端部(37)をコンタクト領域(32)の側端部(3
8)と一致させてある。その為、インプラ抵抗の占有面積
を最も小さくでき、マスクずれによる抵抗値の変動を僅
ど無視できると共に、ベース領域(29)をインプラ抵抗と
同じ高精度で製造することができる。

斯上した本願の製造方法によれば、エミッタ領域(33)形
成の前にイオン注入による抵抗領域(28)の形成を行うの
で、エミッタ領域(33)形成用のリン(P)をデポジットし
た後余分な熱処理を配置すること無く直ちにＮＰＮトラ
ンジスタのｈ_FEコントロールの為のドライブインへ移行
することができる。その為、ＮＰＮトランジスタのｈ_FE
（電流増幅率）のばらつきが少く、インプラ抵抗を組み
込んだことによるｈ_FEコントロールの難しさを解消でき
る。また、インプラ抵抗を組み込む組み込まないにかか
わらずエミッタ領域(33)の熱処理条件を一本化できるの
で、機種別の工程管理が容易になる。

そして更に、本願はベース領域(29)をもイオン注入で形
成し、抵抗領域(28)と同じフォトエッチング精度で形成
できるので極めて制御性に優れる。しかも、抵抗領域(2
8)とベース領域(29)を同時形成するので工程の簡略化が
図れ、高精度の工程が１度で済む。

(ト)発明の効果 以上説明した如く、本発明によればインプラ抵抗をオプ
ションデバイスとして追加したことによるＮＰＮトラン
ジスタのｈ_FEのばらつきが僅ど無い、ＮＰＮトランジス
タのｈ_FEのコントロールが極めて容易な半導体集積回路
の製造方法を提供できる利点を有する。また、エミッタ
領域(33)の熱処理条件を一本化できるので、機種別の工
程管理を簡略化でき、さらには異る機種のウェハーを同
一拡散炉内で熱処理するといった多機種少量生産が可能
になる利点をも有する。

そして更に、本願によれば抵抗領域(28)とベース領域(2
9)を同時形成するので工程の簡略化が図れると共に、ベ
ース領域(29)をも抵抗領域(28)と同じ高精度で形成で
き、しかも高精度のフォトエッチングは１度で済む利点
を有する。その為、前記エミッタ領域(33)の制御正の良
さとベース領域(29)の制御性の良さとによってより一層
ＮＰＮトランジスタの制御性に優れた半導体装置の製造
方法を提供できる利点を有する。

【図面の簡単な説明】

第１図Ａ乃至第１図Ｈは夫々本発明を説明する為の断面
図、第２図は本発明を説明する為の平面図、第３図は従
来例を説明する為の断面図である。 (21)はＰ型半導体基板、 (27)は１回目レジストパター
ン、 (28)は抵抗領域、 (29)はベース領域、 (30)は
２回目レジストパターン、 (33)はエミッタ領域であ
る。

Claims (1)

【特許請求の範囲】
1. 【請求項１】一導電型半導体基板の表面に複数個の埋込
   層を形成する工程、 前記基板の上に逆導電型のエピタキシャル層を形成する
   工程、 前記エピタキシャル層を分離して複数個のアイランドを
   形成する工程、 前記エピタキシャル層の表面の絶縁膜上にホトレジスタ
   を塗布し、第１のアイランド表面にはトランジスタのベ
   ース領域を形成するための、第２のアイランドには抵抗
   部分および前記抵抗部分両端のコンタクト部分とを有す
   る抵抗素子を形成するための開孔部を有する１回目レジ
   ストパターンを形成する工程と、 前記１回目レジストパターンにより前記絶縁膜を選択的
   に除去する工程、 前記エピタキシャル層の上から前記抵抗素子の比抵抗を
   決定するドーズ量の第１のイオン注入を行い、一導電型
   の不純物を前記トランジスタのベース領域と前記抵抗素
   子全面の両方にイオン注入する工程、 前記１回目レジストパターンの上に再度ホトレジストを
   塗布して、前記抵抗領域の抵抗部分を被覆する２回目レ
   ジストパターンを形成する工程、 前記エピタキシャル層の上から前記第１のイオン注入の
   ドーズ量と加算されて前記トランジスタのベース領域の
   比抵抗を決定するドーズ量の第２のイオン注入を行い、
   一導電型の不純物を前記トランジスタのベース領域と前
   記抵抗素子のコンタクト部にイオン注入する工程、 前記第１のレジストパターンと前記第２のレジストパタ
   ーンを同時に除去する工程、 前記第１と第２のイオン注入により注入された不純物を
   熱拡散することにより、前記トランジスタのベース領域
   と前記抵抗素子とを同時に形成する工程とを具備するこ
   とを特徴とする半導体集積回路の製造方法。