JPH0618205B2 - ヘテロ接合バイポ−ラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポ−ラトランジスタの製造方法Info
- Publication number
- JPH0618205B2 JPH0618205B2 JP62099016A JP9901687A JPH0618205B2 JP H0618205 B2 JPH0618205 B2 JP H0618205B2 JP 62099016 A JP62099016 A JP 62099016A JP 9901687 A JP9901687 A JP 9901687A JP H0618205 B2 JPH0618205 B2 JP H0618205B2
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- semiconductor layer
- base
- electrode metal
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、ヘテロ接合バイポーラトランジスタ（以下
ＨＢＴを略す）を自己整合的に形成することを可能にし
たＨＢＴの製造方法に関するものである。
ＨＢＴを略す）を自己整合的に形成することを可能にし
たＨＢＴの製造方法に関するものである。
第４図(ａ)〜(ｈ)は、例えばIEEE ELECTRON DEVICE LET
TERS VOL. EDL-7(1986)359に示された従来のＨＢＴの製
造方法を説明するための図である。
TERS VOL. EDL-7(1986)359に示された従来のＨＢＴの製
造方法を説明するための図である。
これらの図において、１は半導体基板、２はコレクタ領
域の半導体層としてのコレクタ層、３はベース領域の半
導体層としてのベース層、４はエミッタ領域の半導体層
としてのエミッタ層、５はベース電極形成用のレジス
ト、６はベース電極金属、７はエミッタ電極形成用の被
覆材としてのレジスト、８はエミッタ電極金属である。
域の半導体層としてのコレクタ層、３はベース領域の半
導体層としてのベース層、４はエミッタ領域の半導体層
としてのエミッタ層、５はベース電極形成用のレジス
ト、６はベース電極金属、７はエミッタ電極形成用の被
覆材としてのレジスト、８はエミッタ電極金属である。
次に製造工程について説明する。
まず、半導体基板１上に順次コレクタ層２，ベース層
３，エミッタ層４を形成した後、エミッタ層４上にレジ
スト５を塗布し、写真製版によりレジスト５の後に形成
されるエミッタメサを形成する際のマスクとなる領域以
外の領域を除去してエミッタメサパターンを形成する
（第４図(ａ)）。
３，エミッタ層４を形成した後、エミッタ層４上にレジ
スト５を塗布し、写真製版によりレジスト５の後に形成
されるエミッタメサを形成する際のマスクとなる領域以
外の領域を除去してエミッタメサパターンを形成する
（第４図(ａ)）。
次に、レジスト５をマスクとして、エミッタ層４のウエ
ットエッチングを行ってベース層３の面出しを行うが、
この時、後に形成されるベース電極金属６をエミッタメ
サ間の幅を決定するサイドエッチングが生じ、エミッタ
メサが形成される（第４図(ｂ)）。
ットエッチングを行ってベース層３の面出しを行うが、
この時、後に形成されるベース電極金属６をエミッタメ
サ間の幅を決定するサイドエッチングが生じ、エミッタ
メサが形成される（第４図(ｂ)）。
次に、レジスト５をマスクとしてベース層３上にベース
電極金属６を蒸着する（第４図(ｃ)）。
電極金属６を蒸着する（第４図(ｃ)）。
次に、リフトオフにより、レジスト５およびこの上の不
要なベース電極金属６を除去してエミッタ層４の面出し
を行い、ベース電極を形成する（第４図(ｄ)）。
要なベース電極金属６を除去してエミッタ層４の面出し
を行い、ベース電極を形成する（第４図(ｄ)）。
次に、面出しされたエミッタ層４およびベース電極金属
６上にレジスト７を再度塗布し（第４図(ｅ)）、写真製
版により、レジスト７を後に形成されるエミッタ電極幅
で選択的に除去してエミッタ電極パターンを形成する
（第４図(ｆ)）。
６上にレジスト７を再度塗布し（第４図(ｅ)）、写真製
版により、レジスト７を後に形成されるエミッタ電極幅
で選択的に除去してエミッタ電極パターンを形成する
（第４図(ｆ)）。
次に、レジスト７をマスクとしてエミッタ層４上にエミ
ッタ電極金属８を蒸着する(第４図(ｇ))。
ッタ電極金属８を蒸着する(第４図(ｇ))。
次に、リフトオフにより、レジスト７およびこの上の不
要なエミッタ電極金属８を除去しエミッタ電極を形成す
る（第４図(ｈ)）。
要なエミッタ電極金属８を除去しエミッタ電極を形成す
る（第４図(ｈ)）。
上記のような従来のＨＢＴの製造方法では、エミッタメ
サとベース電極間隔は自己整合的に形成されているため
短いが、エミッタ電極形成用のレジスト７のパターンを
第４図(ｅ)に示すように、エミッタ層４を新たにレジス
ト７で覆ってから写真製版を行って形成しなければなら
ないので、写真製版の精度上、アライメントの精度が悪
く、エミッタ寸法の微細化が困難であるという問題点が
あった。
サとベース電極間隔は自己整合的に形成されているため
短いが、エミッタ電極形成用のレジスト７のパターンを
第４図(ｅ)に示すように、エミッタ層４を新たにレジス
ト７で覆ってから写真製版を行って形成しなければなら
ないので、写真製版の精度上、アライメントの精度が悪
く、エミッタ寸法の微細化が困難であるという問題点が
あった。
この発明は、かかる問題点を解決するためになされたも
ので、エミッタメサに対して自己整合的にベース電極お
よびエミッタ電極を形成することが可能であり、容易に
素子寸法の微細化を行うことができるＨＢＴの製造方法
を得ることを目的とする。
ので、エミッタメサに対して自己整合的にベース電極お
よびエミッタ電極を形成することが可能であり、容易に
素子寸法の微細化を行うことができるＨＢＴの製造方法
を得ることを目的とする。
この発明に係るＨＢＴの製造方法は、半導体基板上に、
コレクタ領域の半導体層，ベース領域の半導体層，エミ
ッタ領域の半導体層を順次形成する工程と、エミッタ領
域の半導体層上に後に形成されるエミッタメサを形成す
る際のマスクとなる絶縁膜を形成する工程と、絶縁膜を
マスクとしてエミッタ領域の半導体層の厚み方向のエッ
チングを行うとともに、後に形成されるベース電極金属
とエミッタメサ間の幅でサイドエッチングを行い、エミ
ッタメサを形成してベース領域の半導体層の面出しを行
う工程と、絶縁膜をマスクの一部としてベース領域の半
導体層上にベース電極金属を形成する工程と、ベース電
極金属上にその表面を平坦にするための被覆材を形成す
る工程と、被覆材のエッチングを行って絶縁膜上のベー
ス電極金属の面出しを行う工程と、被覆材をマスクとし
て面出しされたベース電極金属および絶縁膜のエッチン
グを行ってエミッタメサの面出しを行う工程と、被覆材
をマスクとしてエミッタメサ上にエミッタ電極金属を形
成する工程と、被覆材を除去する工程とを含むものであ
る。
コレクタ領域の半導体層，ベース領域の半導体層，エミ
ッタ領域の半導体層を順次形成する工程と、エミッタ領
域の半導体層上に後に形成されるエミッタメサを形成す
る際のマスクとなる絶縁膜を形成する工程と、絶縁膜を
マスクとしてエミッタ領域の半導体層の厚み方向のエッ
チングを行うとともに、後に形成されるベース電極金属
とエミッタメサ間の幅でサイドエッチングを行い、エミ
ッタメサを形成してベース領域の半導体層の面出しを行
う工程と、絶縁膜をマスクの一部としてベース領域の半
導体層上にベース電極金属を形成する工程と、ベース電
極金属上にその表面を平坦にするための被覆材を形成す
る工程と、被覆材のエッチングを行って絶縁膜上のベー
ス電極金属の面出しを行う工程と、被覆材をマスクとし
て面出しされたベース電極金属および絶縁膜のエッチン
グを行ってエミッタメサの面出しを行う工程と、被覆材
をマスクとしてエミッタメサ上にエミッタ電極金属を形
成する工程と、被覆材を除去する工程とを含むものであ
る。
この発明においては、半導体基板上にコレクタ領域の半
導体層，ベース領域の半導体層，エミッタ領域の半導体
層が順次形成された後エミッタ領域の半導体層上に後に
形成されるエミッタメサを形成する際のマスクとなる絶
縁膜が形成される。そして、絶縁膜をマスクとしてエミ
ッタ領域の半導体層の厚み方向のエッチングが行われる
とともに、後に形成されるベース電極金属とエミッタ間
の幅でサイドエッチングが行われ、エミッタメサが形成
されベース領域の半導体層の面出しが行われる。次い
で、絶縁膜をマスクの一部としてベース領域の半導体層
上にベース電極金属が形成され、ベース電極金属上に被
覆材が表面を平坦にするように形成された後、被覆材の
エッチングが行われて絶縁膜上のベース電極金属の面出
しが行われる。次いで、被覆材をマスクとして面出しさ
れたベース電極金属および絶縁膜のエッチングが行わ
れ、エミッタメサの面出しが行われる。そして、被覆材
をマスクとしてエミッタメサ上にエミッタ電極金属が形
成された後、被覆材が除去されることによって不要なエ
ミック電極金属が除去される。
導体層，ベース領域の半導体層，エミッタ領域の半導体
層が順次形成された後エミッタ領域の半導体層上に後に
形成されるエミッタメサを形成する際のマスクとなる絶
縁膜が形成される。そして、絶縁膜をマスクとしてエミ
ッタ領域の半導体層の厚み方向のエッチングが行われる
とともに、後に形成されるベース電極金属とエミッタ間
の幅でサイドエッチングが行われ、エミッタメサが形成
されベース領域の半導体層の面出しが行われる。次い
で、絶縁膜をマスクの一部としてベース領域の半導体層
上にベース電極金属が形成され、ベース電極金属上に被
覆材が表面を平坦にするように形成された後、被覆材の
エッチングが行われて絶縁膜上のベース電極金属の面出
しが行われる。次いで、被覆材をマスクとして面出しさ
れたベース電極金属および絶縁膜のエッチングが行わ
れ、エミッタメサの面出しが行われる。そして、被覆材
をマスクとしてエミッタメサ上にエミッタ電極金属が形
成された後、被覆材が除去されることによって不要なエ
ミック電極金属が除去される。
第１図(ａ)〜(ｈ)はこの発明のＨＢＴの製造方法の一実
施例を説明するための図である。
施例を説明するための図である。
これらの図において、第４図(ａ)〜(ｈ)と同一符号は同
一部分を示し、９は絶縁膜としてのSiO２膜である。
一部分を示し、９は絶縁膜としてのSiO２膜である。
次に製造工程について説明する。
まず、半導体基板１上に順次コレクタ層２，ベース層
３，エミッタ層４を形成した後、エミッタ層４上の後に
形成されるエミッタメサを形成する際のマスクとなる領
域にSiO２膜９を形成することによりエミッタメサパタ
ーン（ダミーエミッタ）を形成する（第１図(ａ)）。
３，エミッタ層４を形成した後、エミッタ層４上の後に
形成されるエミッタメサを形成する際のマスクとなる領
域にSiO２膜９を形成することによりエミッタメサパタ
ーン（ダミーエミッタ）を形成する（第１図(ａ)）。
次に、SiO２膜９をマスクとしてエミッタ層４のウエッ
トエッチングを行ってベース層３の面出しを行うが、こ
の時、後に形成されるベース電極金属６とエミッタメサ
間の幅を決定するサイドエッチングが生じ、エミッタメ
サが形成される（第１図(ｂ)）。
トエッチングを行ってベース層３の面出しを行うが、こ
の時、後に形成されるベース電極金属６とエミッタメサ
間の幅を決定するサイドエッチングが生じ、エミッタメ
サが形成される（第１図(ｂ)）。
次に、SiO２膜９をマスクの一部としてベース層３上に
ベース電極金属６を蒸着する（第１図(ｃ)）。
ベース電極金属６を蒸着する（第１図(ｃ)）。
次に、ベース電極金属６上に被覆材としてのレジスト７
を表面が平坦になるように塗布し露光，現像を行う（第
１図(ｄ)）。
を表面が平坦になるように塗布し露光，現像を行う（第
１図(ｄ)）。
次に、このレジスト７のドライエッチングを行い、ダミ
ーエミッタとしてのSiO２膜９上のベース電極金属６の
面出しを行う（第１図(ｅ)）。
ーエミッタとしてのSiO２膜９上のベース電極金属６の
面出しを行う（第１図(ｅ)）。
次に、レジスト７をマスクとして面出しされたベース電
極金属６およびＳｉＯ2膜９のエッチングを行ってパタ
ーンを反転し、エミッタ電極形成用パターンを形成する
とともに、エミッタ層４の面出しを行う（第１図
(ｆ)）。
極金属６およびＳｉＯ2膜９のエッチングを行ってパタ
ーンを反転し、エミッタ電極形成用パターンを形成する
とともに、エミッタ層４の面出しを行う（第１図
(ｆ)）。
次に、レジスト７をマスクとしてエミッタ層４上にエミ
ッタ電極金属８を蒸着する（第１図(ｇ)）。
ッタ電極金属８を蒸着する（第１図(ｇ)）。
次に、リフトオフにより、レジスト７およびこの上の不
要なエミッタ電極金属８を除去し、エミッタ電極を形成
する（第１図(ｈ)）。
要なエミッタ電極金属８を除去し、エミッタ電極を形成
する（第１図(ｈ)）。
すなわち、上記実施例ではSiO２膜９によって自己整合
的に形成されたエミッタメサに対し、ベース電極が自己
整合的に形成できるとともに、エミッタ電極も自己整合
的に形成できるので、アライメント精度が上がり、エミ
ッタメサとベース電極間隔およびエミッタ寸法を小さく
することができる。
的に形成されたエミッタメサに対し、ベース電極が自己
整合的に形成できるとともに、エミッタ電極も自己整合
的に形成できるので、アライメント精度が上がり、エミ
ッタメサとベース電極間隔およびエミッタ寸法を小さく
することができる。
なお、上記実施例ではベース層３上に直接ベース電極を
形成したものを説明したが、第２図に示すように、SiO
２膜９をマスクとして不純物のイオン注入を行って外部
ベース領域１０を形成し、この後、ベース電極を形成す
ればコンタクト抵抗の低減化を図ることができる。
形成したものを説明したが、第２図に示すように、SiO
２膜９をマスクとして不純物のイオン注入を行って外部
ベース領域１０を形成し、この後、ベース電極を形成す
ればコンタクト抵抗の低減化を図ることができる。
また、第２図に示したように、外部ベース領域１０をエ
ミッタメサに対して自己整合的に形成した場合には、ベ
ース電極を自己整合的に形成する必要はなく、したがっ
て第１図(ｃ)の段階でベース電極金属６を蒸着せず、第
３図に示すように、エミッタ電極を形成した後、ベース
電極を形成してもよい。
ミッタメサに対して自己整合的に形成した場合には、ベ
ース電極を自己整合的に形成する必要はなく、したがっ
て第１図(ｃ)の段階でベース電極金属６を蒸着せず、第
３図に示すように、エミッタ電極を形成した後、ベース
電極を形成してもよい。
この発明は以上説明したとおり、半導体基板上に、コレ
クタ領域の半導体層，ベース領域の半導体層，エミッタ
領域の半導体層を順次形成する工程と、エミッタ領域の
半導体層上に後に形成されるエミッタメサを形成する際
のマスクとなる絶縁膜を形成する工程と、絶縁膜をマス
クとしてエミッタ領域の半導体層の厚み方向のエッチン
グを行うとともに、後に形成されるベース電極金属とエ
ミッタメサ間の幅でサイドエッチングを行い、エミッタ
メサを形成してベース領域の半導体層の面出しを行う工
程と、絶縁膜をマスクの一部としてベース領域の半導体
層上にベース電極金属を形成する工程と、ベース電極金
属上にその表面を平坦にするための被覆材を形成する工
程と、被覆材のエッチングを行って絶縁膜上のベース電
極金属の面出しを行う工程と、被覆材をマスクとして面
出しされたベース電極金属および絶縁膜のエッチングを
行ってエミッタメサの面出しを行う工程と、被覆材をマ
スクとしてエミッタメサ上にエミッタ電極金属を形成す
る工程と、被覆材を除去する工程とを含むので、エミッ
タメサ，ベース電極，エミッタ電極を自己整合的に形成
でき、素子寸法の微細なＨＢＴが容易に得られるという
効果がある。
クタ領域の半導体層，ベース領域の半導体層，エミッタ
領域の半導体層を順次形成する工程と、エミッタ領域の
半導体層上に後に形成されるエミッタメサを形成する際
のマスクとなる絶縁膜を形成する工程と、絶縁膜をマス
クとしてエミッタ領域の半導体層の厚み方向のエッチン
グを行うとともに、後に形成されるベース電極金属とエ
ミッタメサ間の幅でサイドエッチングを行い、エミッタ
メサを形成してベース領域の半導体層の面出しを行う工
程と、絶縁膜をマスクの一部としてベース領域の半導体
層上にベース電極金属を形成する工程と、ベース電極金
属上にその表面を平坦にするための被覆材を形成する工
程と、被覆材のエッチングを行って絶縁膜上のベース電
極金属の面出しを行う工程と、被覆材をマスクとして面
出しされたベース電極金属および絶縁膜のエッチングを
行ってエミッタメサの面出しを行う工程と、被覆材をマ
スクとしてエミッタメサ上にエミッタ電極金属を形成す
る工程と、被覆材を除去する工程とを含むので、エミッ
タメサ，ベース電極，エミッタ電極を自己整合的に形成
でき、素子寸法の微細なＨＢＴが容易に得られるという
効果がある。
第１図はこの発明のＨＢＴの製造方法を説明するための
図、第２図，第３図はこの発明のＨＢＴの製造方法の他
の実施例を説明するための図、第４図は従来のＨＢＴの
製造方法を説明するための図である。 図において、１は半導体基板、２はコレクタ層、３はベ
ース層、４はエミッタ層、６はベース電極金属、７はレ
ジスト、８はエミッタ電極金属、９はSiO２膜、１０は
外部ベース領域である。 なお、各図中の同一符号は同一または相当部分を示す。
図、第２図，第３図はこの発明のＨＢＴの製造方法の他
の実施例を説明するための図、第４図は従来のＨＢＴの
製造方法を説明するための図である。 図において、１は半導体基板、２はコレクタ層、３はベ
ース層、４はエミッタ層、６はベース電極金属、７はレ
ジスト、８はエミッタ電極金属、９はSiO２膜、１０は
外部ベース領域である。 なお、各図中の同一符号は同一または相当部分を示す。
Claims (1)
- 【請求項１】半導体基板上に、コレクタ領域の半導体
層，ベース領域の半導体層，エミッタ領域の半導体層を
順次形成する工程と、前記エミッタ領域の半導体層上に
後に形成されるエミッタメサを形成する際のマスクとな
る絶縁膜を形成する工程と、前記絶縁膜をマスクとして
前記エミッタ領域の半導体層の厚み方向のエッチングを
行うとともに、後に形成されるベース電極金属と前記エ
ミッタメサ間の幅でサイドエッチングを行い、前記エミ
ッタメサを形成して前記ベース領域の半導体層の面出し
を行う工程と、前記絶縁膜をマスクの一部として前記ベ
ース領域の半導体層上にベース電極金属を形成する工程
と、前記ベース電極金属上にその表面を平坦にするため
の被覆材を形成する工程と、前記被覆材のエッチングを
行って前記絶縁膜上の前記ベース電極金属の面出しを行
う工程と、前記被覆材をマスクとして面出しされた前記
ベース電極金属および前記絶縁膜のエッチングを行って
前記エミッタメサの面出しを行う工程と、前記被覆材を
マスクとして前記エミッタメサ上にエミッタ電極金属を
形成する工程と、前記被覆材を除去する工程とを含むこ
とを特徴とするヘテロ接合バイポーラトランジスタの製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099016A JPH0618205B2 (ja) | 1987-04-21 | 1987-04-21 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62099016A JPH0618205B2 (ja) | 1987-04-21 | 1987-04-21 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63263765A JPS63263765A (ja) | 1988-10-31 |
| JPH0618205B2 true JPH0618205B2 (ja) | 1994-03-09 |
Family
ID=14235352
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62099016A Expired - Lifetime JPH0618205B2 (ja) | 1987-04-21 | 1987-04-21 | ヘテロ接合バイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0618205B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60164358A (ja) * | 1984-02-06 | 1985-08-27 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0638421B2 (ja) * | 1984-11-14 | 1994-05-18 | 日本電信電話株式会社 | バイポ―ラトランジスタの製法 |
-
1987
- 1987-04-21 JP JP62099016A patent/JPH0618205B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63263765A (ja) | 1988-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2952217B2 (ja) | ヘテロ接合バイポーラトランジスタにおいてエミッタメサに対するベースオーミック金属の間隔を制御する方法 | |
| JPS6173377A (ja) | Ｆｅｔの製造方法 | |
| JPS6222463B2 (ja) | ||
| JPH0618205B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JP2788275B2 (ja) | 半導体装置の製造方法 | |
| JPS63263764A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS61181169A (ja) | 電界効果トランジスタの製造方法 | |
| JPS61240684A (ja) | シヨツトキ−型電界効果トランジスタ及びその製造方法 | |
| JP3147843B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JPH04196540A (ja) | 半導体装置の製造方法 | |
| JPS6366049B2 (ja) | ||
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JP2831774B2 (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH06132297A (ja) | 半導体装置の製造方法 | |
| JPH05275455A (ja) | 半導体装置及びその製造方法 | |
| JPS6077460A (ja) | 半導体装置の製造方法 | |
| JPS60134482A (ja) | 半導体装置の製造方法 | |
| JPS6255693B2 (ja) | ||
| JPH03268334A (ja) | 半導体装置の製造方法 | |
| JPS63308958A (ja) | 半導体装置の製造方法 | |
| JPS63164338A (ja) | 半導体装置の製造方法 | |
| JPH0228938A (ja) | 半導体装置の製造方法 | |
| JPS6212663B2 (ja) | ||
| JPH03191575A (ja) | ショットキー接合電極の形成方法 |