JPS6212663B2 - - Google Patents
Info
- Publication number
- JPS6212663B2 JPS6212663B2 JP52145262A JP14526277A JPS6212663B2 JP S6212663 B2 JPS6212663 B2 JP S6212663B2 JP 52145262 A JP52145262 A JP 52145262A JP 14526277 A JP14526277 A JP 14526277A JP S6212663 B2 JPS6212663 B2 JP S6212663B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- oxide film
- silicon oxide
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
Landscapes
- Wire Bonding (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
本発明は半導体素子製造方法に於ける電極形成
技術に関するものである。
技術に関するものである。
超高周波トランジスタの如き高信頼度を要求さ
れる半導体素子には、一般に、チタン―白金―金
の様な多層構造の電極が使用されているが、半導
体基板と電極との接着強度を得るために、前記チ
タン―白金―金を被着する前に、半導体基板上の
シリコン酸化膜上にシリコン窒化膜層を被着する
ことが採用されている。
れる半導体素子には、一般に、チタン―白金―金
の様な多層構造の電極が使用されているが、半導
体基板と電極との接着強度を得るために、前記チ
タン―白金―金を被着する前に、半導体基板上の
シリコン酸化膜上にシリコン窒化膜層を被着する
ことが採用されている。
この様な構造を有する半導体素子の製造方法と
しては、半導体基板にベース領域を形成した後
に、シリコン酸化膜を形成し、該酸化膜上に気相
成長によりシリコン窒化膜を、およそ1000〜2000
Åの厚さで成長せしめ、しかる後にフオトエツチ
ング法により、将来エミツタ窓部若しくはベース
電極付設用窓部と成るべき部分のシリコン窓化膜
を開孔し、その後新たにフオトエツチング法によ
り前記シリコン窒化膜の開孔部内のシリコン酸化
膜にエツチングを施し、エミツタ窓若しくはベー
ス電極付設用窓を形成していく方法がある。
しては、半導体基板にベース領域を形成した後
に、シリコン酸化膜を形成し、該酸化膜上に気相
成長によりシリコン窒化膜を、およそ1000〜2000
Åの厚さで成長せしめ、しかる後にフオトエツチ
ング法により、将来エミツタ窓部若しくはベース
電極付設用窓部と成るべき部分のシリコン窓化膜
を開孔し、その後新たにフオトエツチング法によ
り前記シリコン窒化膜の開孔部内のシリコン酸化
膜にエツチングを施し、エミツタ窓若しくはベー
ス電極付設用窓を形成していく方法がある。
しかるにこの様な方法を用いると、シリコン窒
化膜の厚みによる段差が1000〜2000Å発生する理
由で、エミツタ窓若しくはベース電極付設用窓を
半導体基板上のフオトレジストに形成する場合に
光の散乱によつて、所望の寸法の窓が形成しにく
いという欠点があつた。
化膜の厚みによる段差が1000〜2000Å発生する理
由で、エミツタ窓若しくはベース電極付設用窓を
半導体基板上のフオトレジストに形成する場合に
光の散乱によつて、所望の寸法の窓が形成しにく
いという欠点があつた。
かかる欠点を解消せしめるために、本発明は、
将来半導体素子の外部引出し電極の外部リート線
との接続部分（いわゆるボンデイングパツド）の
形成される領域のみにシリコン窒化膜を残し、そ
の他の領域の半導体基板上のシリコン窒化膜をフ
オトエツチング法により除去することを特徴とす
る。
将来半導体素子の外部引出し電極の外部リート線
との接続部分（いわゆるボンデイングパツド）の
形成される領域のみにシリコン窒化膜を残し、そ
の他の領域の半導体基板上のシリコン窒化膜をフ
オトエツチング法により除去することを特徴とす
る。
本発明によれば、その後エミツタ窓若しくはベ
ース電極付設用窓を前記半導体基板上のフオトレ
ジストに形成する場合に、その近傍にシリコン窒
化膜の厚みによる段差が無い理由で、１〜２μの
細いエミツタ窓も容易に形成できる。
ース電極付設用窓を前記半導体基板上のフオトレ
ジストに形成する場合に、その近傍にシリコン窒
化膜の厚みによる段差が無い理由で、１〜２μの
細いエミツタ窓も容易に形成できる。
次に従来の電極形成方法について図面を用いて
説明する。
説明する。
まず第１図に示すように、従来公知の方法によ
り、半導体基板４にベース領域１を形成した後
に、熱成長シリコン酸化膜２を形成し、その上に
気相成長法によりシリコン窒化膜３を1000〜2000
Å成長せしめた後、フオトエツチング法により将
来エミツタ窓部若しくはベース電極付設用窓とな
るべき部分の感光性樹脂膜５を開孔する。
り、半導体基板４にベース領域１を形成した後
に、熱成長シリコン酸化膜２を形成し、その上に
気相成長法によりシリコン窒化膜３を1000〜2000
Å成長せしめた後、フオトエツチング法により将
来エミツタ窓部若しくはベース電極付設用窓とな
るべき部分の感光性樹脂膜５を開孔する。
次に第２図に示すように、前記感光性樹脂膜５
をマスクに将来エミツタ窓部若しくはベース電極
付設用窓部となるべき領域のシリコン窒化膜を除
去する。シリコン窒化膜のエツチングには弗化炭
素系のガスによるプラズマガスエツチング法が用
いられる。
をマスクに将来エミツタ窓部若しくはベース電極
付設用窓部となるべき領域のシリコン窒化膜を除
去する。シリコン窒化膜のエツチングには弗化炭
素系のガスによるプラズマガスエツチング法が用
いられる。
次いで第３図に示すように、前記半導体基板上
に感光性樹脂膜５′を被覆しエミツタ拡散窓を設
けるためのパターン形成を行なう。
に感光性樹脂膜５′を被覆しエミツタ拡散窓を設
けるためのパターン形成を行なう。
しかしシリコン窒化膜を開孔した領域にエミツ
タ窓を形成しようとすると、シリコン酸化膜表面
とシリコン窒化膜との段差が1000〜2000Åあるの
で、その上に被覆した感光性樹脂膜にも凹凸を生
じる。従つて、感光性樹脂膜の露光の際に光の散
乱を招き、例えば第３図に示すように、感光性樹
脂膜に穿孔したい幅寸法１に対して実際には幅寸
法１′のごとき小さな開孔部しか得られなくなる
ことがきわめて多い。
タ窓を形成しようとすると、シリコン酸化膜表面
とシリコン窒化膜との段差が1000〜2000Åあるの
で、その上に被覆した感光性樹脂膜にも凹凸を生
じる。従つて、感光性樹脂膜の露光の際に光の散
乱を招き、例えば第３図に示すように、感光性樹
脂膜に穿孔したい幅寸法１に対して実際には幅寸
法１′のごとき小さな開孔部しか得られなくなる
ことがきわめて多い。
然る後、第４図に示すように、前記半導体基板
のシリコン酸化膜をエツチングしてエミツタ窓を
形成するが、前述のように感光樹脂膜に所望の寸
法のパターンが得られていないので、シリコン酸
化膜にも所望寸法のパターンが得られないことに
なる。
のシリコン酸化膜をエツチングしてエミツタ窓を
形成するが、前述のように感光樹脂膜に所望の寸
法のパターンが得られていないので、シリコン酸
化膜にも所望寸法のパターンが得られないことに
なる。
このように、１〜２μの微細なエミツタ窓を前
記シリコン窒化膜の開孔した領域内に形成するこ
とは非常に困難であり、製造歩留りもきわめて悪
いものとなる。
記シリコン窒化膜の開孔した領域内に形成するこ
とは非常に困難であり、製造歩留りもきわめて悪
いものとなる。
本発明はかかる欠点を解消せしめるため、ベー
ス領域を形成した後にシリコン酸化膜を形成し、
該酸化膜上に気相成長によりシリコン窒化膜をお
よそ1000〜2000Åの厚さで成長せしめた後、フオ
トエツチング法により将来半導体素子の引出し電
極と外部リード線との接続部となる部分（ボンデ
イングパツドが形成されるべき領域）のみにシリ
コン窒化膜を残し、その他の領域の半導体基板上
のシリコン窒化膜を除去することにより、エミツ
タ窓若しくはベース電極付設用窓を設けるために
感光性樹脂膜をパターン化するさいに、シリコン
窒化膜の段差に起因する感光性樹脂膜の凹凸によ
る光の散乱によつて、解像力が低下するのを防ぐ
事を特徴とする。
ス領域を形成した後にシリコン酸化膜を形成し、
該酸化膜上に気相成長によりシリコン窒化膜をお
よそ1000〜2000Åの厚さで成長せしめた後、フオ
トエツチング法により将来半導体素子の引出し電
極と外部リード線との接続部となる部分（ボンデ
イングパツドが形成されるべき領域）のみにシリ
コン窒化膜を残し、その他の領域の半導体基板上
のシリコン窒化膜を除去することにより、エミツ
タ窓若しくはベース電極付設用窓を設けるために
感光性樹脂膜をパターン化するさいに、シリコン
窒化膜の段差に起因する感光性樹脂膜の凹凸によ
る光の散乱によつて、解像力が低下するのを防ぐ
事を特徴とする。
次に本発明をその好ましい実施例に基づき図面
を参照して詳細に説明する。
を参照して詳細に説明する。
まず第５図に示すように、従来公知の方法によ
り、半導体基板４にベース領域１を形成した後に
熱成長シリコン酸化膜２を形成し、その上に気相
成長法によりシリコン窒化膜３を形成し、その後
将来半導体素子の引出し電極と外部リード線との
接続部となる部分のみに感光性樹脂５を形成す
る。
り、半導体基板４にベース領域１を形成した後に
熱成長シリコン酸化膜２を形成し、その上に気相
成長法によりシリコン窒化膜３を形成し、その後
将来半導体素子の引出し電極と外部リード線との
接続部となる部分のみに感光性樹脂５を形成す
る。
次に第６図に示すように、前記半導体基板のシ
リコン窒化膜を弗化炭素系のガスプラズマエツチ
ング法により除去する。
リコン窒化膜を弗化炭素系のガスプラズマエツチ
ング法により除去する。
次いで第７図に示すように、前記半導体基板表
面に感光性樹脂膜５′を新たに形成し、エミツタ
拡散用窓を形成するため該感光性樹脂膜をパター
ン化して開孔ａを形成する。同図から明らかな如
く、本発明によれば、シリコン窒化膜の厚みに起
因する段差は、エミツタ窓を設ける領域から非常
に遠くに離れているので、当該領域においては感
光性樹脂膜は平坦に形成される。従つて、露光時
の光の散乱がきわめて少なくなり、エミツタ窓と
して１〜２μの微細な寸法を有するパターンも容
易に形成する事ができるようになつた。次に第８
図に示すように、前記感光性樹脂膜５をマスクに
エミツタ窓a′をシリコン酸化膜２に穿設する。し
かる後に不純物拡散を行なつてエミツタ領域１０
を形成する。
面に感光性樹脂膜５′を新たに形成し、エミツタ
拡散用窓を形成するため該感光性樹脂膜をパター
ン化して開孔ａを形成する。同図から明らかな如
く、本発明によれば、シリコン窒化膜の厚みに起
因する段差は、エミツタ窓を設ける領域から非常
に遠くに離れているので、当該領域においては感
光性樹脂膜は平坦に形成される。従つて、露光時
の光の散乱がきわめて少なくなり、エミツタ窓と
して１〜２μの微細な寸法を有するパターンも容
易に形成する事ができるようになつた。次に第８
図に示すように、前記感光性樹脂膜５をマスクに
エミツタ窓a′をシリコン酸化膜２に穿設する。し
かる後に不純物拡散を行なつてエミツタ領域１０
を形成する。
次に第９図に示すように、ベース電極付設用窓
ｂをフオトエツチング法にて穿設する。この場合
もエミツタ窓を形成した場合と同じ理由で電極付
設窓の形成が従来より著しく容易になり、また寸
法精度も改善された。次に半導体基板の前記エミ
ツタ及びベースのコンタクト窓部に白金シリサイ
ド層を形成し、その後チタン１２―白金１３―金
１４からなる多層構造の電極を形成する。
ｂをフオトエツチング法にて穿設する。この場合
もエミツタ窓を形成した場合と同じ理由で電極付
設窓の形成が従来より著しく容易になり、また寸
法精度も改善された。次に半導体基板の前記エミ
ツタ及びベースのコンタクト窓部に白金シリサイ
ド層を形成し、その後チタン１２―白金１３―金
１４からなる多層構造の電極を形成する。
第９図に示す本発明の構造によつても、従来の
構造と比べて、電極とシリコン窒化膜、シリコン
窒化膜とシリコン酸化膜との接着強度は全く劣る
事が無い事が確認された。
構造と比べて、電極とシリコン窒化膜、シリコン
窒化膜とシリコン酸化膜との接着強度は全く劣る
事が無い事が確認された。
以上説明してきた如く本発明は、電極金属と半
導体基板の接着強度を向上させるために、シリコ
ン窒化膜を引出し電極部の外部リード線との接続
部（いわゆるボンデイングパツド部）の下にのみ
形成することによつて、電極金属と半導体基板の
接着度を良好に保つと共に、シリコン窒化膜によ
る段差のエミツタ窓開け及びベース電極付設用窓
開けに対する悪影響を極力減少せしめる事により
半導体素子製造における製造歩留りを向上せしめ
る事を可能とするものである。
導体基板の接着強度を向上させるために、シリコ
ン窒化膜を引出し電極部の外部リード線との接続
部（いわゆるボンデイングパツド部）の下にのみ
形成することによつて、電極金属と半導体基板の
接着度を良好に保つと共に、シリコン窒化膜によ
る段差のエミツタ窓開け及びベース電極付設用窓
開けに対する悪影響を極力減少せしめる事により
半導体素子製造における製造歩留りを向上せしめ
る事を可能とするものである。
尚本発明は上記実施例に示したトランジスタに
限らず、他のあらゆる半導体素子の引出し型電極
の形成に実施する事が可能である。即ち実施例に
あげた具体的な材料、形状に限られるものでなく
本発明の目的を遂行するものであればその種類を
問うものではない。
限らず、他のあらゆる半導体素子の引出し型電極
の形成に実施する事が可能である。即ち実施例に
あげた具体的な材料、形状に限られるものでなく
本発明の目的を遂行するものであればその種類を
問うものではない。
第１図〜第４図は従来の製造方法を説明するた
めの断面図であり、第５図〜第９図は本発明をシ
リコン拡散型トランジスタ素子の引出し電極の製
造に実施した場合の断面図である。 １……ベース領域、２……熱成長シリコン酸化
膜、３……気相成長シリコン窒化膜、４……シリ
コン基板、５，５′……感光性樹脂膜、１０……
エミツタ領域、１１……白金シリサイド層、１２
……チタン層、１３……白金層、１４……金属、
ａ……感光性樹脂膜に穿設された開孔、a′……シ
リコン酸化膜に穿設されたエミツタ窓。
めの断面図であり、第５図〜第９図は本発明をシ
リコン拡散型トランジスタ素子の引出し電極の製
造に実施した場合の断面図である。 １……ベース領域、２……熱成長シリコン酸化
膜、３……気相成長シリコン窒化膜、４……シリ
コン基板、５，５′……感光性樹脂膜、１０……
エミツタ領域、１１……白金シリサイド層、１２
……チタン層、１３……白金層、１４……金属、
ａ……感光性樹脂膜に穿設された開孔、a′……シ
リコン酸化膜に穿設されたエミツタ窓。
Claims (1)
- １ コレクタ領域にベース領域を選択的に形成
し、これらベースおよびコレクタ領域の表面をシ
リコン酸化膜で被覆する工程と、前記シリコン酸
化膜上にシリコン窒化膜を形成する工程と、前記
シリコン窒化膜を前記ベース領域の平面的な大き
さよりも広い範囲にわたつて選択的に除去し前記
シリコン窒化膜を前記コレクタ領域の表面を覆う
前記シリコン酸化膜上にのみ残す工程と、前記ベ
ース領域の表面を覆う前記シリコン酸化膜の一部
を除いて前記残つたシリコン窒化膜およびシリコ
ン酸化膜上にマスク層を形成する工程と、前記マ
スク層を用いて前記シリコン酸化膜を選択的に除
去し前記ベース領域内にエミツタ領域を形成する
工程と、前記ベース領域および前記エミツタ領域
の一部にそれぞれ接触し前記シリコン酸化膜を経
て前記残つたシリコン窒化膜上に延在形成され、
かつ前記残つたシリコン窒化膜上に位置する部分
をボンデイングパツド部分とするベース電極およ
びエミツタ電極を形成する工程とを有することを
特徴とする半導体素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14526277A JPS5477569A (en) | 1977-12-02 | 1977-12-02 | Production of semiconductor element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14526277A JPS5477569A (en) | 1977-12-02 | 1977-12-02 | Production of semiconductor element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5477569A JPS5477569A (en) | 1979-06-21 |
| JPS6212663B2 true JPS6212663B2 (ja) | 1987-03-19 |
Family
ID=15381054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14526277A Granted JPS5477569A (en) | 1977-12-02 | 1977-12-02 | Production of semiconductor element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5477569A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6260249A (ja) * | 1985-09-09 | 1987-03-16 | Nec Corp | 半導体装置 |
-
1977
- 1977-12-02 JP JP14526277A patent/JPS5477569A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5477569A (en) | 1979-06-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5819129B2 (ja) | ハンドウタイソウチノ セイゾウホウホウ | |
| JPS62160763A (ja) | 厚い接続電極を有する金属被覆が半導体上に設けられた半導体デバイスの製造方法 | |
| JPS6212663B2 (ja) | ||
| JP3162970B2 (ja) | 半導体装置の製造方法 | |
| JP2808674B2 (ja) | 半導体装置の製造方法 | |
| JPS5893270A (ja) | 半導体装置の製造方法 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JP3147843B2 (ja) | 電界効果型半導体装置の製造方法 | |
| JP3047422B2 (ja) | ゲート電極形成方法 | |
| JPS59181030A (ja) | 半導体装置の製造方法 | |
| JPH05267663A (ja) | 半導体装置の製造方法 | |
| JP4072248B2 (ja) | 半導体装置の製造方法 | |
| JPS62150746A (ja) | 半導体装置の配線形成方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS5825229A (ja) | 半導体装置の製造方法 | |
| JP2504239B2 (ja) | 半導体装置の製造方法 | |
| JPS6125217B2 (ja) | ||
| JPS643068B2 (ja) | ||
| JPH07273195A (ja) | 半導体装置 | |
| JPH0114709B2 (ja) | ||
| JPS6130031A (ja) | 半導体装置の製造方法 | |
| JPS60226160A (ja) | 薄膜抵抗装置の製造方法 | |
| JP2000232044A (ja) | 半導体装置およびその製造方法 | |
| JPH05136174A (ja) | ゲート電極の形成方法 | |
| JPS59105339A (ja) | 半導体装置の製造方法 |