JPH0618213B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0618213B2
JPH0618213B2 JP57110176A JP11017682A JPH0618213B2 JP H0618213 B2 JPH0618213 B2 JP H0618213B2 JP 57110176 A JP57110176 A JP 57110176A JP 11017682 A JP11017682 A JP 11017682A JP H0618213 B2 JPH0618213 B2 JP H0618213B2
Authority
JP
Japan
Prior art keywords
polycrystalline silicon
film
silicon film
forming
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57110176A
Other languages
English (en)
Other versions
JPS59965A (ja
Inventor
誠二 上田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electronics Corp filed Critical Matsushita Electronics Corp
Priority to JP57110176A priority Critical patent/JPH0618213B2/ja
Priority to DE8383106119T priority patent/DE3376043D1/de
Priority to EP83106119A priority patent/EP0097918B1/en
Publication of JPS59965A publication Critical patent/JPS59965A/ja
Priority to US07/265,355 priority patent/US4948756A/en
Publication of JPH0618213B2 publication Critical patent/JPH0618213B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H10W20/066—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying by forming silicides of refractory metals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches
    • H10W20/057—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches by selectively depositing, e.g. by using selective CVD or plating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4437—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal
    • H10W20/4441—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being a transition metal the principal metal being a refractory metal
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4451—Semiconductor materials, e.g. polysilicon
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/02—Contacts, special

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【発明の詳細な説明】 本発明は半導体装置の製造方法に関し、特にＭＯＳ電界
効果型トランジスタを主体とする半導体装置の集積度向
上，配線抵抗の減少を図った製造方法に関するものであ
る。
近年、集積回路装置の高集積，高密度化かつ高速化のた
め、単位素子の微細化，配線抵抗の低減化などが活発に
進められている。ＭＯＳ電界効果型トランジスタを主体
とする、いわゆるＭＯＳ集積回路装置では、通常、素子
間の接続配線に、基板面上に絶縁膜を介して設けた多結
晶シリコン，アルミニウムなどからなる多層導電膜，な
らびに、基板に形成された拡散層が用いられている。し
かしながら、素子の微細化に伴ない，配線の加工，配線
間の接続加工が困難となり、配線及び素子構成要素を損
うという種々の欠点が生じた。従来から実施されている
多結晶シリコン膜と拡散層との接続を，Ｎチャネルシリ
コンゲートＭＯＳ集積回路装置を例にとり、第１図を用
いて説明する。
まず、第１図(a)に示すように、Ｐ型シリコン基板１の
主面にゲート酸化膜２を形成し、この上にゲート酸化膜
２を開孔するための所望マスクパターンのフォトレジス
ト３を形成し、フッ酸−フッ化アンモニウム混合液でエ
ッチングする。ゲート酸化膜２を開孔した後、フォトレ
ジスト３を除去し、ついで第１図(b)に示すように、多
結晶シリコン膜４を堆積し、これにリンを拡散して導電
性を高めるとともに、ゲート酸化膜２の開孔部のシリコ
ン基板１にはリンが拡散導入され、Ｎ＋拡散層５が形成
され、これと多結晶シリコン膜４とが接続されるように
処理する。そして、多結晶シリコン膜４を所定のパター
ンに形成し次に、この多結晶シリコン膜をマスクにし
て、基板１内に拡散層６をリンまたはヒ素のイオン注入
法などにより形成し、これに層間絶縁膜７を堆積する。
また、２層多結晶シリコン構造では、第１層多結晶シリ
コン膜と基板に形成された拡散層、第２層多結晶シリコ
ン膜と拡散層及び２層の多結晶シリコン膜間の接続につ
いても、前記と同様な方法で製造される。従って、この
場合には２度の絶縁膜の開孔工程が必要となる。
以上のような従来方法ではゲート酸化膜を写真食刻法に
よりエッチングするため、フォトレジストにピンホール
などの欠陥があれば、ゲート酸化膜にピンホールが生
じ、基板と多結晶シリコン膜が短絡する。さらに、エッ
チング後のレジスト除去は発煙硝酸などの薬品への浸漬
又は、酸素プラズマにより行うため、薬品中又はレジス
ト中に重金属などの不純物が含まれていると、ゲート酸
化膜は汚染を受ける。また、レジスト除去工程で、開孔
部のシリコン基板表面に１ｎｍ程度のうすい酸化膜が生
じるため、多結晶シリコン膜の堆積前に、フッ素溶液で
エッチングし、これを取り除く必要がある。この時、ゲ
ート酸化膜も同時にエッチングされるため、ゲート酸化
膜表面に不均一な部分が生じやすい。この影響は素子の
微細化により、ゲート酸化膜が薄くなった時には、特に
著しくなる。
本発明はこのような欠点を除くためになされたものであ
り、多結晶シリコン膜と拡散層，及び多結晶シリコン膜
間の接続を、素子の信頼性を劣化することなく、容易に
行うことの出来る半導体装置の製造方法を提供すること
を目的とするものである。すなわち、本発明は、前述し
たようなゲート酸化膜のピンホールの発生及び汚染を防
ぐために、ゲート酸化膜を直接，写真食刻法によって開
孔せず、ゲート酸化膜形成後、直ちに多結晶シリコンを
堆積し、この上から写真食刻法により多結晶シリコン膜
とゲート酸化膜を連続して開孔し、この多結晶シリコン
膜と開孔部の基板に、リンまたはヒ素の不純物拡散を同
時に行い、タングステン等の導電体膜を、多結晶シリコ
ン膜及び透孔の露出面に選択的に成長することにより、
自己整合的に多結晶シリコン膜と拡散領域の接続せんと
するものである。この様に本発明では多結晶シリコン下
のゲート酸化膜を直接多結晶シリコンで保護することに
より、ゲート酸化膜の汚染等を防止し上記目的を達成せ
んとするものである。
次に本発明の実施例について説明する。
〔実施例１〕 第２図は本発明をＮチャネル電界効果型トランジスタに
適用した場合の断面図である。同図において、第１図と
同一番号は同一部分を示し、８は多結晶シリコン膜の開
孔部より不純物拡散して形成された拡散領域、９はこの
多結晶シリコン膜と透孔の内面に選択堆積したタングス
テン膜を示し、拡散領域８と多結晶シリコン膜４とは自
己整合的にタングステン膜９によって接続される。１０
は層間絶縁膜を示す。本実施例によれば、ゲート酸化膜
を写真食刻法により直接エッチングする工程がないた
め、ゲート酸化膜の膜質が低下しない。また、タングス
テン膜９のシート抵抗は膜厚200ｎｍで１Ω／口と低い
ため、相互の接続にタングステンを介しても、これによ
る接続抵抗の増加は無視できる。
第３図は本実施例の製造工程断面図を示す。
第３図(a)に示す如くＰ型シリコン基板１の主面にゲー
ト酸化膜２を形成し、この上に多結晶シリコン膜４を堆
積する。次に第３図(b)のように、写真食刻法によりレ
ジストをマスクとして、多結晶シリコン，ゲート酸化膜
をエッチングし、開孔部を設ける。開孔後、多結晶シリ
コン膜及び開孔部のシリコン基板にリンまたはヒ素を拡
散し、Ｎ＋拡散領域８を形成する。次に第３図(c)に示
すように、多結晶シリコン膜４のパターン形成をし、ソ
ース・ドレイン領域及び拡散領域６の形成をリンまたは
ヒ素のイオン注入法により行う。これを９００℃程度で
チッ素ガスのような不活性ガス雰囲気でアニール処理を
した後、約５mmTorrの減圧下，６３０℃で六フッ化タン
グステンと水素ガスを用いた減圧気相成長法によりタン
グステン膜９を堆積する。タングステンは酸化膜２の露
出面には成長せず、多結晶シリコン膜表面及び透孔の内
面にのみ選択的に成長する。第３図(c)のように、多結
晶シリコン膜４と拡散領域８が実己整合的に接続され
る。次に第３図(d)に示すようにプラズマ成長法によ
り、シリコンナイトライド膜１０を堆積する。そして、
最終工程で電極取り出し用の窓を設け、アルミニウム１
１で電極形成する。
〔実施例２〕 第４図(a)〜(e)は２層の多結晶シリコン構造からなるＭ
ＯＳ集積回路装置の製造方法を示す。第４図(a)では第
３図(a)と同様に、Ｐ型シリコン基板１の主面にゲート
酸化膜２，多結晶シリコン膜４を形成する。次に、第４
図(b)に示すように多結晶シリコン膜４，ゲート酸化膜
２の写真食刻後、酸化し、層間絶縁膜１２及びゲート酸
化膜１３を形成する。この上に第２層多結晶シリコン１
４を堆積する。次に第４図(c)に示すように、第２層多
結晶シリコン１４を写真食刻する。次に第４図(d)に示
すように２層の多結晶シリコン間及び多結晶シリコンと
基板拡散領域と接続する部分を写真食刻法により開孔す
る。これはレジストをマスクとして、第１層多結晶シリ
コン４の上の層間絶縁膜１２，多結晶シリコン膜１４な
らびにゲート酸化膜１３の側の多結晶シリコン膜４，ゲ
ート酸化膜２または同１３又は層間絶縁膜１２を連続し
てエッチングすることにより行う。リンまたはヒ素をイ
オン注入し、チッ素のような不活性ガス雰囲気でアニー
ルをし、拡散領域１５，１６を形成する。次に第４図
(e)のように、気相成長法によりタングステン１７を第
２層多結晶シリコン１４の表面及び透孔の内面にのみ選
択的に堆積する。次に、層間絶縁膜１８及び電極１９を
形成する。
従来、２層多結晶シリコン構造においては、多結晶シリ
コン間及び多結晶シリコン膜と拡散領域間の接続を行う
には、二度の開孔工程が必要であったが、本実施例では
第４図(d)のように一度のマスク工程で製造することが
可能となる。
尚、上記実施例ではタングステンを用いて、その選択成
長法を利用して層間の接続を行ったが、これは、タング
ステンと同様な選択成長法のある導電体膜が使用可能で
ある。
以上説明したように、本発明ではゲート酸化膜上に多結
晶膜を形成した後、ゲート酸化膜のエッチング処理等を
行なうので、ゲート酸化膜をレジストマスクにより直接
エッチングする工程がなく、多結晶膜下のゲート酸化膜
の汚れ、ピンホール発生の低減化，均一性の向上を図る
ことができ、半導体装置の信頼性向上を実現するもので
ある。
【図面の簡単な説明】
第１図(a)，(b)は従来の一般的なＭＯＳ電界効果型トラ
ンジスタを含む半導体装置の製造工程断面図、第２図は
本発明により形成された半導体装置の構造断面図、第３
図(a)〜(d)は本発明の一実施例に係る製造工程断面図、
第４図(a)〜(e)は本発明の別の実施例に係る製造工程断
面図である。 １……半導体基板、２……ゲート酸化膜、３……フォト
レジスト、４，１４……多結晶シリコン膜、５，６，
８，１５……拡散領域、７，１０，１８……層間絶縁
膜、９，１７……タングステン膜、１１，１９……アル
ミニウム電極。

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】半導体基板上にゲート絶縁膜、多結晶シリ
    コン膜を順次形成する工程と、前記ゲート絶縁膜および
    前記多結晶シリコン膜の所定部分に共通の開口部を形成
    する工程と、前記開口部から前記半導体基板内に不純物
    層を形成し、その後、前記多結晶シリコン膜を選択的に
    パターニングする工程と、前記選択的にパターニングさ
    れた前記多結晶シリコン膜の表面および前記不純物層上
    の前記開口部のみに導電体膜を選択的に形成して、前記
    不純物層と前記多結晶シリコン膜とを接続する工程とを
    含むことを特徴とする半導体装置の製造方法。
  2. 【請求項２】導電体膜を形成する工程が化学的気相成長
    法によりタングステン膜を多結晶シリコン膜の表面およ
    び不純物層上の開口部のみに選択的に形成することを特
    徴とする特許請求の範囲第１項に記載の半導体装置の製
    造方法。
  3. 【請求項３】半導体基板上に第１のゲート絶縁膜、第１
    の多結晶シリコン膜を順次形成する工程と、前記第１の
    多結晶シリコン膜と前記第１のゲート絶縁膜を選択的に
    エッチングする工程と、前記第１の多結晶シリコン膜上
    に層間絶縁膜を形成するとともに、前記半導体基板上に
    第２のゲート絶縁膜を形成した後、層間絶縁膜と第２の
    ゲート絶縁膜の表面上に第２の多結晶シリコン膜を選択
    的に形成する工程と、前記層間絶縁膜と前記第１の多結
    晶シリコン膜および前記第１のゲート絶縁膜の所定部に
    共通の第１の開口部を形成すると同時に、前記第２の多
    結晶シリコン膜および前記第２のゲート絶縁膜の所定部
    に共通の第２の開口部を形成する工程と、前記第１の開
    口部と前記第２の開口部から前記半導体基板内に第１と
    第２の不純物層を形成する工程と、前記第２の多結晶シ
    リコン膜および前記層間絶縁膜との所定部に共通の第３
    の開口部を形成する工程と、前記第１，第２の多結晶シ
    リコン膜と前記第１，第２の開口部および第３の開口部
    のみに導電膜を選択的に形成して、前記第１の不純物層
    と前記第１の多結晶シリコン膜、前記第２の不純物層と
    前記第２の多結晶シリコン膜および第１と第２の多結晶
    シリコン膜を接続する工程とを含むことを特徴とする半
    導体装置の製造方法。
JP57110176A 1982-06-25 1982-06-25 半導体装置の製造方法 Expired - Lifetime JPH0618213B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57110176A JPH0618213B2 (ja) 1982-06-25 1982-06-25 半導体装置の製造方法
DE8383106119T DE3376043D1 (en) 1982-06-25 1983-06-22 Semiconductor device and method of making the same
EP83106119A EP0097918B1 (en) 1982-06-25 1983-06-22 Semiconductor device and method of making the same
US07/265,355 US4948756A (en) 1982-06-25 1988-10-28 Method of making interconnects between polysilicon layers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57110176A JPH0618213B2 (ja) 1982-06-25 1982-06-25 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPS59965A JPS59965A (ja) 1984-01-06
JPH0618213B2 true JPH0618213B2 (ja) 1994-03-09

Family

ID=14528970

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57110176A Expired - Lifetime JPH0618213B2 (ja) 1982-06-25 1982-06-25 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4948756A (ja)
EP (1) EP0097918B1 (ja)
JP (1) JPH0618213B2 (ja)
DE (1) DE3376043D1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60138940A (ja) * 1983-12-27 1985-07-23 Toshiba Corp 半導体装置の製造方法
DE3569172D1 (en) * 1984-08-23 1989-05-03 Toshiba Kk Semiconductor memory device having a polycrystalline silicon layer
EP0201250B1 (en) * 1985-04-26 1992-01-29 Fujitsu Limited Process for making a contact arrangement for a semiconductor device
JPS63187580U (ja) * 1987-05-22 1988-12-01
JP2757927B2 (ja) * 1990-06-28 1998-05-25 インターナショナル・ビジネス・マシーンズ・コーポレイション 半導体基板上の隔置されたシリコン領域の相互接続方法
KR920010759A (ko) * 1990-11-16 1992-06-27 원본미기재 저 저항 접점을 제조하는 방법
US5124280A (en) * 1991-01-31 1992-06-23 Sgs-Thomson Microelectronics, Inc. Local interconnect for integrated circuits
US5332913A (en) * 1991-12-17 1994-07-26 Intel Corporation Buried interconnect structure for semiconductor devices
KR950011555B1 (ko) * 1992-06-16 1995-10-06 현대전자산업주식회사 반도체 접속장치 및 그 제조방법
JP2658899B2 (ja) * 1994-09-22 1997-09-30 日本電気株式会社 半導体装置の製造方法
US6740573B2 (en) * 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
US5640859C1 (en) * 1996-01-24 2001-11-27 Wayne G Fromm Tie-dyeing kit
US6010935A (en) * 1997-08-21 2000-01-04 Micron Technology, Inc. Self aligned contacts
US7309906B1 (en) * 2004-04-01 2007-12-18 Altera Corporation Apparatus and methods for providing highly effective and area efficient decoupling capacitance in programmable logic devices

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3266127A (en) * 1964-01-27 1966-08-16 Ibm Method of forming contacts on semiconductors
US3544399A (en) * 1966-10-26 1970-12-01 Hughes Aircraft Co Insulated gate field-effect transistor (igfet) with semiconductor gate electrode
US3750268A (en) * 1971-09-10 1973-08-07 Motorola Inc Poly-silicon electrodes for c-igfets
JPS5451783A (en) * 1977-09-30 1979-04-23 Matsushita Electric Ind Co Ltd Manufacture of mos-type semiconductor device
US4219925A (en) * 1978-09-01 1980-09-02 Teletype Corporation Method of manufacturing a device in a silicon wafer
JPS6055988B2 (ja) * 1979-01-26 1985-12-07 株式会社日立製作所 半導体装置の製法
US4305200A (en) * 1979-11-06 1981-12-15 Hewlett-Packard Company Method of forming self-registering source, drain, and gate contacts for FET transistor structures
US4254428A (en) * 1979-12-28 1981-03-03 International Business Machines Corporation Self-aligned Schottky diode structure and method of fabrication
JPS5736844A (en) * 1980-08-15 1982-02-27 Hitachi Ltd Semiconductor device
US4341009A (en) * 1980-12-05 1982-07-27 International Business Machines Corporation Method for making an electrical contact to a silicon substrate through a relatively thin layer of silicon dioxide on the surface of the substrate
US4374700A (en) * 1981-05-29 1983-02-22 Texas Instruments Incorporated Method of manufacturing silicide contacts for CMOS devices
JPS59220952A (ja) * 1983-05-31 1984-12-12 Toshiba Corp 半導体装置の製造方法
US4441247A (en) * 1981-06-29 1984-04-10 Intel Corporation Method of making MOS device by forming self-aligned polysilicon and tungsten composite gate
JPS584924A (ja) * 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
JPS58175846A (ja) * 1982-04-08 1983-10-15 Toshiba Corp 半導体装置の製造方法
JPH02886A (ja) * 1988-02-08 1990-01-05 Minolta Camera Co Ltd 画像形成装置の駆動方法

Also Published As

Publication number Publication date
DE3376043D1 (en) 1988-04-21
EP0097918A1 (en) 1984-01-11
JPS59965A (ja) 1984-01-06
US4948756A (en) 1990-08-14
EP0097918B1 (en) 1988-03-16

Similar Documents

Publication Publication Date Title
US6614098B1 (en) Semiconductor devices and fabrication thereof
US4425700A (en) Semiconductor device and method for manufacturing the same
JPH0343778B2 (ja)
JPH0618213B2 (ja) 半導体装置の製造方法
US5600170A (en) Interconnection structure of semiconductor device
US6555465B2 (en) Multi-layer wiring structure of integrated circuit and manufacture of multi-layer wiring
US6410953B2 (en) Integrated circuit device with MIM capacitance circuit
JPH06163578A (ja) 接続孔形成法
JPS63207177A (ja) 半導体装置の製造方法
US3967364A (en) Method of manufacturing semiconductor devices
JPH1092764A (ja) 半導体素子のポリサイド層形成方法
JPH01243553A (ja) 半導体装置の製造方法
JP2747217B2 (ja) 半導体装置の製造方法
KR940005709B1 (ko) 반도체장치 및 그 제조방법
JP2790514B2 (ja) 半導体装置の製造方法
JPH01200672A (ja) コプレーナ型トランジスタ及びその製造方法
JP2778606B2 (ja) 容量素子の製造方法
JPS61154150A (ja) 半導体装置の製造方法
JPS61111573A (ja) 半導体装置
JPH03276763A (ja) 半導体装置
JPH0444250A (ja) 半導体装置の製造方法
JPS60217645A (ja) 半導体装置の製造方法
JPS5817662A (ja) 半導体装置の製造方法
JPS6047445A (ja) 半導体装置の製造方法
JPH0613605A (ja) 半導体装置及びその製造方法