JPS59220952A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS59220952A
JPS59220952A JP58096126A JP9612683A JPS59220952A JP S59220952 A JPS59220952 A JP S59220952A JP 58096126 A JP58096126 A JP 58096126A JP 9612683 A JP9612683 A JP 9612683A JP S59220952 A JPS59220952 A JP S59220952A
Authority
JP
Japan
Prior art keywords
wiring
substrate
layer
film
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58096126A
Other languages
English (en)
Inventor
Shinji Taguchi
田口　信治
Homare Matsumura
松村　誉
Kenji Maeguchi
前口　賢二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP58096126A priority Critical patent/JPS59220952A/ja
Priority to EP84105127A priority patent/EP0127020B1/en
Priority to DE8484105127T priority patent/DE3483280D1/de
Publication of JPS59220952A publication Critical patent/JPS59220952A/ja
Priority to US06/798,728 priority patent/US4619037A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/056—Manufacture or treatment of conductive parts of the interconnections by filling conductive material into holes, grooves or trenches

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分封〕 本発明は半導体装置の製造方法に関し、特に配線間の成
就を改良した多層配線構造の半導体装置の製造方法に係
わる。
〔発明の技術的背景とその問題点〕
従来、向えば２層配線構造の半導体装置は、第１図に示
す如く、牛専体基板Ｉ上に絶縁膜２を介して第２の配線
３を形成した後、第２の配詠３を含む絶縁線２上に層間
絶縁膜４を形成し、史にこの層ＩＭＪ絶麟膜４のｌフ「
定の位置に＃Ｊ１のコンタクト穴５を開口し、しかる恢
全面に例えばアルミニウム（Ａｔ）を蒸庸し、パクーニ
ングを行なって第１の゛配線３に接続する第２の配線６
を接続し、半導体装置を製造する。
しかしながら、Ａｉｌ述した製造方法によれば、Ａｔを
全面に感層する屍に、層ＩＵＪ絶鯨膜４の表面部とコン
タクト穴５ではＡｔの膜厚が異なシ、第２図に示す如く
、開口部５の付近の弔２の配線６に断切れが生じる。ま
た、断切れに至らない場合においても、コンタクト穴５
における第２の配線６の膜厚は薄く形成される順回にあ
シ、動作時にその１４族部分で亀流活度がエロ加し、信
頼性が低下するという欠点を封する。
また、従来、第３図に示す如く、３増配線構造の半導体
装置が昶られている。以下に、その製造方法について説
明する。まず、第１図の半導体装置と同体に半導体基板
１上に、ｆ！η隊ａ２を介して第１の配線３を形成し、
更に層ＩＭＩ絶縁膜４を介して第２の配＋１．．Ｊ）　
６を形成した鎌、全面に絶縁膜７を形成する。つついて
、前記コンタクト穴５に対応する絶ＡΔ、腺７部分に、
該コンタクト穴５よシ径の大きい第２のコンタクト穴８
を開口する。次いで、全曲にＡｔ　ｉ−然庸し、パター
ニングして１ｉｌＪ　ｕ己第２の目己がメロにづ溢か光
する第３の配線９を接続し、半導体装置を製造する。し
かしながら、商運した製造方法によれは、第２のコンタ
クト穴８の開口に除し、第２の配線６からの乱反射の影
響で第１のコンタクト穴５と同径のコンタクト穴を開口
することができず、大きな径の第２のコンタクト穴８し
か得られない。したかって、素子の［湧集積化が困娯で
あった。
〔発明の目的〕
本発明は上記事情にルみてなされたもので、配線の助切
れを阻止し、配線間を良好に接続できる尚集積な半寺体
装直の製造方法を提供することを目的とするものである
。
〔発明の概硬〕
本発明は、半導体基体に弔１の配線を形成した後、この
配線を含む溝体上に層間渡シ縁１換を介して弔２の配置
を形成し、更に前記層間絶縁膜、第２の配＋ＩｊＪ　ｆ
異方性エツチングして開口部を形成し、しかる故全［ｍ
に導電体層を形成して該導亀体増によシ第１．第２の配
線を′電気的に接続することによって、配線の断切れを
防止するとともに、記載間の接続【良好にでき、かつ素
子を尚集積化できる。
〔発明の人施列〕
以下、本発明の　夾施しＵを２層配祿借造の半導体装置
に適用した場合について、第４図（、）〜（ｃ）及び第
５図（、）〜（ｄ）を参照して説明する。
実施例 〔１〕まず、νＵえばｐ型のＳｊ基板２１表面に常法に
よシ第１の自己腺としての深さ０．３μｍのｎ＋型の拡
散層２２を形成した。つづいて、この拡散層２２を含む
基板２１上にＣＶＤ法にょシ盾間絶縁膜としての厚さ９
０００Ｘの第１の５１０２膜２３を形成した。次いで、
全面にＳｔを含有したＭ全蒸肩し、パターニングを行な
って、厚さ９０００Ｘの第２の配線２４を形成した。次
いで、この第２のｆ３己ＭＪ２’を含む５ｔｏ２ｒａ　
２３．Ｊ二にＣＶＤ法Ｋ　ヨ、０　厚さ８５００Ｘの４
２　＋７）　Ｓ　１０２膜２５を形成した。しかる俵、
全曲にフォトレジスト膜を塗布し、写真蝕刻法（ＰＥＤ
法）にょシ、ｒｌＪ記拡散拡散層２２応する部分が１１
口したレジスト・ヤター７２６を形成した（第４図（、
）図示）。
〔１１〕次ニ、このレジストノツター７２６をマスクと
して前記第２のＳ　ｉＯ２膜２５、弔２の配線２４及び
第１のＳｉＯ□膜２３全２３性イオンエツチング法（Ｒ
ＩＥ法）によシエッチング除去し、穴径１．５μｍのコ
ンタクト穴２７′ｆ：形成し、レジスト・そクーン２６
を予Ｕｍｔ、た（第４図（ｂン図示）。
なお、エツチング方法ＱまＲＩＥ法に限らず、異方性エ
ツチングであれば例でもよい。また、５１０２ｊ戻２３
，２５と第２の１己ｔ１ば２４のエツチング条件は異な
るが、条件を、１１！４ｘ選択することによシ、−［に
エツチング除去できた。つづいて、ＣＶＤ法によシ全面
に８１を含有しだＡＡを蒸着し、パターニングすること
によシ厚さ５ｏｏｏＸのＡｔ自己１ｄ２８企形成し、と
のＡｔｒ！ｌ己勝２８によシ前ｄ己拡散層２２、弔２の
配置ｂ＊　２４　ｋ候軌させて十ηメ体表直をＪＡ危し
た（第４図（ｃ）−ボ）。
しかして、本詑明によれは、底面にｎ半型の拡散層２２
を有するＳ１基板２１上に第１の５１０２ｍ　２Ｊ、弔
２の配線２４及び第２の８１０２膜２５を順次形成した
後、レジストパターン２６をマスクとして前記第２の５
ＩＯ２膜２５、第２の配線２４及び第１の５Ｉ０２膜２
３をＲＩｇ法によシー吸にエツチング除去し、拡散層２
２が露出するようにコンタクト穴２７を形成するため、
コンタクト穴２７の第１１弗２のＳ　ｉＯ２膜２３，２
５部分を同径にできる。したかつて、コンタクト穴２７
の形成後、全面にＳｉを谷有したｈｔ、　ｗ　＝着し、
パターニングしてＡ７配酊２８ケ形成したとき、従来の
如く、２層目の絶一層のコンタクト穴を犬きくせずに、
Ａｔ配線２８によυ拡散層２３、第２の配線２５の接続
を良好にできる。
その結果、従来と比べ素子の尚集積化がｉｒＪ能となる
。
また、コンタクト穴２７の形成宏、氷板２ノを高温に加
熱した状態でＡｔを全問に蒸着するため、コンタクト穴
２７にＡ／＝が十分に光り１されたＡｔ配線２７を形成
できる。したがって、従来の如く第２の＋８１ｅ　線に
１１丁切れが生ずることを回避できる。
実施例２ 〔１〕まず、同えはｐ型のＳｉ話根板２ノ上絶縁膜３１
ケ介して第１の配線３２【形成した。
つづいて、この第１の配線３２を含む絶縁膜３ノ上に、
層間杷は膜としての第ｌの５１０２族２３を形成した。
次いで、この第１のＳＩＯ□展２３上２３上ばＳｉ　ｆ
：言句したＡｔを蒸着し、／４？ターニングを行なって
ｉｉ２の配線２４を形成した。更に、この第２の自己線
２４を含む第１のｓｉｏ　膜２３上に汀！２の８１０２
膜２５を形成した（第５図（、）図示）。しかる後、全
面にフォトレジスＮ摸を塗布し、写真蝕刻法（ＰＥＰ法
）によシレジストパターン３３ｆ：形成した。ひきつづ
き、このレジストノやターン３３をマスクとして前６己
第２のＳ　１０２膜２５、第２の配線２４及び第１のｓ
＋ｏ２＋腐２：ｔをＲＩＥ法によシエッチング除去し、
コンタクト穴３４を形成して第１の配線３２を該コンタ
クト穴３４から応用させた（第５図（ｂ）図示）。
〔１１〕次に、レジストパターン３３を剥離後、前１己
基板２ノを高温に加熱した状態で例えばＣＶＤ法によυ
ｓｉを含４」°シたＡｔを全面に蒸着し、導電体層とし
てのＡｔ層３５を形成した。この際、前記コンタクト穴
３４の側壁に（ＡｔＩ曽ｕ−ｊ）ｖ’十分厚く形成さ衣
た（第５図（Ｃ）図示）。つづいて、ＲＩＥ法によシ、
Ａｔ、層３５を前記第２の５ｉｎ２ｉ２５０表面が露出
するまでエツチング除去し、前記コンタクト穴３４の側
壁にのみ１１層３５’を残存させ、この残存ｈｔｒ＝ｓ
ｓ′によシ前記第１．第２の配線３２．２４を電気的に
接続させて半導体装置を製造した（第５図（ｄ）図示）
。
なお、上記実施例では、Ａｔ配ＩｆＭ（又はＡｔ層）Ｃ
ＶＤ法を用いて形成したが、これに限らない。
列えは、蒸漸法、スパッタ法、光エネルギを利用したＣ
ＶＤ法等、コンタクト穴に十分に入シこみ、底面及び０
’ｌ’Ｉｔ：に被ｌゴする方法であればいずれの手段を
用いてもよい。
上ｉ己実施クリでは、配線材料としてＳｌを含有したＡ
ｔを用いた場合について述べだが、これに限らない。し
０えば、Ａｔ、　、島融点金机、釡属シリサイド、多結
晶シリコン等を配Ｉ促拐料としてもよい。
上記実施列では、２層目己勝構造の半導体装置の＃遣方
法の場合について述べたが、これに限らず・３増以上の
耐融構造の半導体装置の製造方法の場合についても同僚
に通用できる。
上記実施列では、８１基板に素子を形成する場合につい
て述べたが、これに限らない。飼えば、三次元的に似子
を積み重ねた構造のいわゆる三次元ＩＣを形成する場合
にも同様に適用できる。
上記実施例では、半導体基体として８１基板を用いた場
合について述べたが、これに限らず、ザファイア寺の絶
縁性基板上に半導体層を設けたものについても同様に適
用できる。
〔発明の効果〕
以上詳述した如く本発明によれば、配線の断切れを防止
し、良好な配線間の接続をできるとともに、素子の高果
債化を達成できる半導体装［αの製造方法を提供できる
ものである。
【図面の簡単な説明】
第１図は２層配線構造の従来の半導体装置の断面図、第
２図は第１図図示の半導体装置において第２の配線の断
隙を説明するための断面図、第３図は３層配線構造の従
来の半纏体襄誼の断面図、第４図（、）〜（ｃ）は本発
明の実施例ＩＫ係る２層配線構造の半導体装置の＃遣方
法を工程ＩＩに示す断面図、第５図（ａ）〜（ｄ）は本
発明の実施列２に係る請噌→Ｈζ１囁ふ半導体装置の断
面図である。 ２１・・・ｐ型のｓ＋基板（半４体基体）、２２・・ｎ
＋型の拡散層、２３・・・第１の５Ｉ０２膜（層間絶縁
膜）、２４．３２・・・配線、２５・・・第２の５ｌＯ
２膜、２６．３３・・・レジストパターン、２７．．９
４°・°コンタクト穴、２８・・・Ａｔ記載、３１・・
・絶縁膜、３５・・・Ａｔｌ１１３５１・・・／Ａ存Ａ
ＬｊΔ。 出願人代理人　　弁理士　鈴　江　武　彦τ１゛）１図 ５’７４３　１Ａ１ 笛４図 ’ｉ（”＋　５図 第５図 （ｃｌ）

Claims (1)

  1. 【特許請求の範囲】 １、　半導体基体に第１の配線を形成する工程と、この
    配線を倉む基体上に層間絶縁膜を介して第２の配線を形
    成する工程と、前記Ｍ　ｒＨＪ絶縁膜、第２の配線を異
    方性エツチングして開口部を形成する工程と、全面に４
    電体層管形成して該轡′屯体層によ、！７ｇ１．粥２の
    配線を電気的に接続する工程とを具備することを％鉄と
    する半導体装置の製造方法。 ２、第ｌの配線が、半畳体基体表向に設けられた拡散層
    であることを特徴とする特許ｔｒｊ求の馳囲第１項記載
    の半導体装置の製造方法。 ３、第ｌの配線が、半尋体基体上に絶縁線を介して設け
    られていることを％徴とする′４６’ｌ’請求の範四第
    １項記載の半導体装置の製造方法。
JP58096126A 1981-05-31 1983-05-31 半導体装置の製造方法 Pending JPS59220952A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP58096126A JPS59220952A (ja) 1983-05-31 1983-05-31 半導体装置の製造方法
EP84105127A EP0127020B1 (en) 1983-05-31 1984-05-07 Method of manufacturing multi-layer semiconductor device
DE8484105127T DE3483280D1 (de) 1983-05-31 1984-05-07 Verfahren zum herstellen einer mehrschicht-halbleiteranordnung.
US06/798,728 US4619037A (en) 1981-05-31 1985-11-19 Method of manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58096126A JPS59220952A (ja) 1983-05-31 1983-05-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS59220952A true JPS59220952A (ja) 1984-12-12

Family

ID=14156686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58096126A Pending JPS59220952A (ja) 1981-05-31 1983-05-31 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4619037A (ja)
EP (1) EP0127020B1 (ja)
JP (1) JPS59220952A (ja)
DE (1) DE3483280D1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153145A (ja) * 1984-01-23 1985-08-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63237443A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体装置
JPH0231418A (ja) * 1988-07-21 1990-02-01 Fujitsu Ltd 半導体装置の電気的接合構造
JPH06342789A (ja) * 1993-05-31 1994-12-13 Nec Corp 半導体装置及びその製造方法

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0618213B2 (ja) * 1982-06-25 1994-03-09 松下電子工業株式会社 半導体装置の製造方法
US5087591A (en) * 1985-01-22 1992-02-11 Texas Instruments Incorporated Contact etch process
JPS61191043A (ja) * 1985-02-20 1986-08-25 Toshiba Corp 半導体装置
JPS62261156A (ja) * 1986-04-30 1987-11-13 インタ−ナショナル　ビジネス　マシ−ンズ　コ−ポレ−ション 導電性バイア経路の形成方法
JPS62260340A (ja) * 1986-05-06 1987-11-12 Toshiba Corp 半導体装置の製造方法
US4696098A (en) * 1986-06-24 1987-09-29 Advanced Micro Devices, Inc. Metallization technique for integrated circuit structures
JPS63127551A (ja) * 1986-11-17 1988-05-31 Toshiba Corp 半導体装置の製造方法
US4914501A (en) * 1987-03-13 1990-04-03 Harris Corporation Vertical contact structure
US4962414A (en) * 1988-02-11 1990-10-09 Sgs-Thomson Microelectronics, Inc. Method for forming a contact VIA
US4977105A (en) * 1988-03-15 1990-12-11 Mitsubishi Denki Kabushiki Kaisha Method for manufacturing interconnection structure in semiconductor device
US5196233A (en) * 1989-01-18 1993-03-23 Sgs-Thomson Microelectronics, Inc. Method for fabricating semiconductor circuits
JPH02202054A (ja) * 1989-01-31 1990-08-10 Texas Instr Japan Ltd 半導体装置及びその製造方法
US5221634A (en) * 1989-01-31 1993-06-22 Texas Instruments Incorporated Method of making semiconductor device employing self diffusion of dopant from contact member for augmenting electrical connection to doped region in substrate
US5011791A (en) * 1989-02-03 1991-04-30 Motorola, Inc. Fusible link with built-in redundancy
US4966864A (en) * 1989-03-27 1990-10-30 Motorola, Inc. Contact structure and method
KR920010129B1 (ko) * 1989-11-30 1992-11-16 현대전자산업 주식회사 콘택홀의 패턴형성방법
US5279990A (en) * 1990-03-02 1994-01-18 Motorola, Inc. Method of making a small geometry contact using sidewall spacers
US5243220A (en) * 1990-03-23 1993-09-07 Kabushiki Kaisha Toshiba Semiconductor device having miniaturized contact electrode and wiring structure
US5151387A (en) 1990-04-30 1992-09-29 Sgs-Thomson Microelectronics, Inc. Polycrystalline silicon contact structure
US5527561A (en) * 1991-05-28 1996-06-18 Electrotech Limited Method for filing substrate recesses using elevated temperature and pressure
GB9219268D0 (en) * 1992-09-11 1992-10-28 Inmos Ltd Semiconductor device incorporating a contact and manufacture thereof
US5439848A (en) * 1992-12-30 1995-08-08 Sharp Microelectronics Technology, Inc. Method for fabricating a self-aligned multi-level interconnect
US5571751A (en) * 1994-05-09 1996-11-05 National Semiconductor Corporation Interconnect structures for integrated circuits
JP2658899B2 (ja) * 1994-09-22 1997-09-30 日本電気株式会社 半導体装置の製造方法
KR0137978B1 (ko) * 1994-10-12 1998-06-15 김주용 반도체 소자 제조방법
JP2720796B2 (ja) * 1994-11-15 1998-03-04 日本電気株式会社 半導体装置の製造方法
US6740573B2 (en) 1995-02-17 2004-05-25 Micron Technology, Inc. Method for forming an integrated circuit interconnect using a dual poly process
KR100271112B1 (ko) * 1995-03-07 2000-12-01 로데릭 더블류 루이스 박막전도성층과의반도체접속부
US5684331A (en) * 1995-06-07 1997-11-04 Lg Semicon Co., Ltd. Multilayered interconnection of semiconductor device
US6140684A (en) * 1997-06-24 2000-10-31 Stmicroelectronic, Inc. SRAM cell structure with dielectric sidewall spacers and drain and channel regions defined along sidewall spacers
US5895264A (en) * 1997-07-30 1999-04-20 Chartered Semiconductor Manufacturing Ltd. Method for forming stacked polysilicon
US7071557B2 (en) 1999-09-01 2006-07-04 Micron Technology, Inc. Metallization structures for semiconductor device interconnects, methods for making same, and semiconductor devices including same
US6461963B1 (en) 2000-08-30 2002-10-08 Micron Technology, Inc. Utilization of disappearing silicon hard mask for fabrication of semiconductor structures

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1473197A (fr) * 1965-01-27 1967-03-17 Texas Instruments Inc Procédé de formation de connexions électriques, et pièces en résultant
US3323198A (en) * 1965-01-27 1967-06-06 Texas Instruments Inc Electrical interconnections
US3382568A (en) * 1965-07-22 1968-05-14 Ibm Method for providing electrical connections to semiconductor devices
US3865624A (en) * 1970-06-29 1975-02-11 Bell Telephone Labor Inc Interconnection of electrical devices
US3881971A (en) * 1972-11-29 1975-05-06 Ibm Method for fabricating aluminum interconnection metallurgy system for silicon devices
US4265935A (en) * 1977-04-28 1981-05-05 Micro Power Systems Inc. High temperature refractory metal contact assembly and multiple layer interconnect structure
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
JPS57194551A (en) * 1981-05-26 1982-11-30 Toshiba Corp Manufacture of semiconductor device
US4428111A (en) * 1981-12-07 1984-01-31 Bell Telephone Laboratories, Incorporated Microwave transistor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60153145A (ja) * 1984-01-23 1985-08-12 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63237443A (ja) * 1987-03-25 1988-10-03 Mitsubishi Electric Corp 半導体装置
JPH0231418A (ja) * 1988-07-21 1990-02-01 Fujitsu Ltd 半導体装置の電気的接合構造
JPH06342789A (ja) * 1993-05-31 1994-12-13 Nec Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
EP0127020A2 (en) 1984-12-05
EP0127020A3 (en) 1987-08-26
DE3483280D1 (de) 1990-10-31
US4619037A (en) 1986-10-28
EP0127020B1 (en) 1990-09-26

Similar Documents

Publication Publication Date Title
JPS59220952A (ja) 半導体装置の製造方法
US4630357A (en) Method for forming improved contacts between interconnect layers of an integrated circuit
JPS62279661A (ja) 集積回路に貫通導体を形成する方法
JPH0620102B2 (ja) 半導体装置及びその製造方法
JPH04226054A (ja) 多層配線構造を有する半導体装置及びその製造方法
US3849270A (en) Process of manufacturing semiconductor devices
JPS6070743A (ja) 半導体装置の製造方法
JP3247729B2 (ja) 半導体装置の製造方法
JPS63211672A (ja) 半導体集積回路装置
TWI242835B (en) Structure of interconnects and fabricating method thereof
KR960004078B1 (ko) 금속박막 적층구조를 사용한 콘택 형성방법
JP2737762B2 (ja) 半導体装置の製造方法
JPH11251433A (ja) 半導体装置およびその製法
JPS63271958A (ja) 多層配線形成方法
JP2555755B2 (ja) 半導体装置およびその製造方法
JPS622654A (ja) 半導体装置およびその製造方法
JPS60180143A (ja) 半導体装置
JPS60163446A (ja) スル−ホ−ルの形成方法
JPS6240743A (ja) 半導体装置の製造方法
JPH02183536A (ja) 半導体装置
JPH0786209A (ja) 半導体装置の製造方法
JP2723560B2 (ja) 半導体装置の製造方法
JPH02156537A (ja) 半導体装置の製造方法
JPH03131032A (ja) 半導体装置およびその製造方法
JPS63107141A (ja) 半導体装置の製造方法