JPH06188527A - 実装ボード - Google Patents
実装ボードInfo
- Publication number
- JPH06188527A JPH06188527A JP4355319A JP35531992A JPH06188527A JP H06188527 A JPH06188527 A JP H06188527A JP 4355319 A JP4355319 A JP 4355319A JP 35531992 A JP35531992 A JP 35531992A JP H06188527 A JPH06188527 A JP H06188527A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- ground
- line layers
- pin
- printed circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 ＩＣの実装ボードにおいて、ＩＣに大電流が
流れても電源ノイズや接地ノイズの発生を低く抑える。 【構成】 集積回路１の各電源ピン２，３または各接地
ピンを、プリント回路基板１０内のそれぞれ異なる電源
ライン層８，９または接地ライン層に接続する。
流れても電源ノイズや接地ノイズの発生を低く抑える。 【構成】 集積回路１の各電源ピン２，３または各接地
ピンを、プリント回路基板１０内のそれぞれ異なる電源
ライン層８，９または接地ライン層に接続する。
Description
【０００１】
【産業上の利用分野】この発明は、集積回路の動作時に
発生する電源ノイズ，接地ノイズを低減する実装ボード
に関するものである。
発生する電源ノイズ，接地ノイズを低減する実装ボード
に関するものである。
【０００２】
【従来の技術】図５は従来の実装ボードを示す断面図で
あり、図において、１は集積回路（以下、ＩＣとい
う）、２，３はＩＣの電源ピン、４，５はプリント回路
基板１０上に形成されたパターン、６，７はプリント回
路基板１０に設けられて、パターン４，５にそれぞれ接
続されたスルーホールである。
あり、図において、１は集積回路（以下、ＩＣとい
う）、２，３はＩＣの電源ピン、４，５はプリント回路
基板１０上に形成されたパターン、６，７はプリント回
路基板１０に設けられて、パターン４，５にそれぞれ接
続されたスルーホールである。
【０００３】また、８はプリント回路基板１０内に設け
られて、上記スルーホール６，７端に接続された電源ラ
イン層である。また、９はこの電源ライン層８とは独立
に設けられた他の電源ライン層である。なお、ここでは
説明を簡単にするため接地ライン層を省いてある。
られて、上記スルーホール６，７端に接続された電源ラ
イン層である。また、９はこの電源ライン層８とは独立
に設けられた他の電源ライン層である。なお、ここでは
説明を簡単にするため接地ライン層を省いてある。
【０００４】次に動作について説明する。いま、ＩＣ１
が動作を開始すると、１つの電源ライン層８からスルー
ホール６，７，パターン４，５および電源ピン２，３を
介して、それぞれ同時にＩＣ１に電流が流れる。このた
め、電源ライン層８には大きな電流が集中して流れる。
が動作を開始すると、１つの電源ライン層８からスルー
ホール６，７，パターン４，５および電源ピン２，３を
介して、それぞれ同時にＩＣ１に電流が流れる。このた
め、電源ライン層８には大きな電流が集中して流れる。
【０００５】
【発明が解決しようとする課題】従来の実装ボードは以
上のように構成されているので、ＩＣ１に大電流を流し
て、高速動作を図ろうとする場合には、従来の実装ボー
ドでは、電流が電源ライン層８のみを通して流れ込むた
め、この電源ライン層８の電流容量が小さいことから、
電圧降下が大きくなって、電源ノイズが発生し、ＩＣ１
の動作に支障を与えるなどの問題点があった。また、大
きな接地電流が流れる場合にも、接地ノイズが同様に発
生する。
上のように構成されているので、ＩＣ１に大電流を流し
て、高速動作を図ろうとする場合には、従来の実装ボー
ドでは、電流が電源ライン層８のみを通して流れ込むた
め、この電源ライン層８の電流容量が小さいことから、
電圧降下が大きくなって、電源ノイズが発生し、ＩＣ１
の動作に支障を与えるなどの問題点があった。また、大
きな接地電流が流れる場合にも、接地ノイズが同様に発
生する。
【０００６】請求項１の発明は上記のような問題点を解
消するためになされたもので、ＩＣに大電流が流れて
も、電源ノイズや接地ノイズを低減できる実装ボードを
得ることを目的とする。
消するためになされたもので、ＩＣに大電流が流れて
も、電源ノイズや接地ノイズを低減できる実装ボードを
得ることを目的とする。
【０００７】請求項２の発明は隣接する各電源ピンや各
接地ピンに対し同時に電流が流れるときにも、電源ノイ
ズや接地ノイズの発生を低減できる実装ボードを得るこ
とを目的とする。
接地ピンに対し同時に電流が流れるときにも、電源ノイ
ズや接地ノイズの発生を低減できる実装ボードを得るこ
とを目的とする。
【０００８】請求項３の発明は各電源ライン層または接
地ライン層ごとにそれぞれ独自の外部電源端子または外
部接地端子を設けることで、各電源ライン層や接地ライ
ン層に大電流が流れても、電源ノイズや接地ノイズが発
生するのを防止できる実装ボードを得ることを目的とす
る。
地ライン層ごとにそれぞれ独自の外部電源端子または外
部接地端子を設けることで、各電源ライン層や接地ライ
ン層に大電流が流れても、電源ノイズや接地ノイズが発
生するのを防止できる実装ボードを得ることを目的とす
る。
【０００９】請求項４の発明は使用内容の明記によっ
て、ＩＣの動作に支障を与えることなくＩＣをプリント
回路基板に実装できる実装ボードを得ることを目的とす
る。
て、ＩＣの動作に支障を与えることなくＩＣをプリント
回路基板に実装できる実装ボードを得ることを目的とす
る。
【００１０】請求項５の発明は同一使用内容の電源ピン
を異なる電源ライン層に接続することで、電流をその各
電源ライン層に分流させることができる実装ボードを得
ることを目的とする。
を異なる電源ライン層に接続することで、電流をその各
電源ライン層に分流させることができる実装ボードを得
ることを目的とする。
【００１１】請求項６の発明は異なる使用内容の電源ピ
ンや接地ピンを同一の電源ライン層や接地ライン層に接
続しても、その電源ライン層や接地ライン層に大電流が
流れるのを防止できる実装ボードを得ることを目的とす
る。
ンや接地ピンを同一の電源ライン層や接地ライン層に接
続しても、その電源ライン層や接地ライン層に大電流が
流れるのを防止できる実装ボードを得ることを目的とす
る。
【００１２】
【課題を解決するための手段】請求項１の発明に係る実
装ボードは、集積回路の各電源ピンまたは各接地ピン
を、プリント回路基板内のそれぞれ異なる電源ライン層
または接地ライン層に接続したものである。
装ボードは、集積回路の各電源ピンまたは各接地ピン
を、プリント回路基板内のそれぞれ異なる電源ライン層
または接地ライン層に接続したものである。
【００１３】請求項２の発明に係る実装ボードは、集積
回路の隣接する各電源ピンまたは各接地ピンを、プリン
ト回路基板内のそれぞれ異なる電源ライン層または接地
ライン層に接続したものである。
回路の隣接する各電源ピンまたは各接地ピンを、プリン
ト回路基板内のそれぞれ異なる電源ライン層または接地
ライン層に接続したものである。
【００１４】請求項３の発明に係る実装ボードは、プリ
ント回路基板内の各電源ライン層または各接地ライン層
ごとに外部電源端子および外部接地端子を設けたもので
ある。
ント回路基板内の各電源ライン層または各接地ライン層
ごとに外部電源端子および外部接地端子を設けたもので
ある。
【００１５】請求項４の発明に係る実装ボードは、集積
回路の各電源ピンまたは各接地ピンごとの使用内容を仕
様に明記したものである。
回路の各電源ピンまたは各接地ピンごとの使用内容を仕
様に明記したものである。
【００１６】請求項５の発明に係る実装ボードは、集積
回路の同一使用内容の各電源ピンまたは各接地ピンを、
プリント回路基板のそれぞれ異なる電源ライン層または
接地ライン層に接続したものである。
回路の同一使用内容の各電源ピンまたは各接地ピンを、
プリント回路基板のそれぞれ異なる電源ライン層または
接地ライン層に接続したものである。
【００１７】請求項６の発明に係る実装ボードは、集積
回路で、流れる電流の位相および使用内容が異なる各電
源ピンまたは各接地ピンを、プリント回路基板内の同一
の電源ライン層または接地ライン層に接続したものであ
る。
回路で、流れる電流の位相および使用内容が異なる各電
源ピンまたは各接地ピンを、プリント回路基板内の同一
の電源ライン層または接地ライン層に接続したものであ
る。
【００１８】
【作用】請求項１の発明における実装ボードは、集積回
路の各電源ピンまたは各接地ピンがそれぞれ異なる電源
ライン層または接地ライン層に分けて接続されるため、
各ライン層に電源電流や接地電流が分配され、従って電
源ノイズや接地ノイズを低減可能とする。
路の各電源ピンまたは各接地ピンがそれぞれ異なる電源
ライン層または接地ライン層に分けて接続されるため、
各ライン層に電源電流や接地電流が分配され、従って電
源ノイズや接地ノイズを低減可能とする。
【００１９】請求項２の発明における実装ボードは、隣
接する各電源ピンや各接地ピンから同時に流れる電流を
も、各電源ライン層または接地ライン層へ分配して、電
圧降下を抑え、電源ノイズや接地ノイズの発生を低減す
る。
接する各電源ピンや各接地ピンから同時に流れる電流を
も、各電源ライン層または接地ライン層へ分配して、電
圧降下を抑え、電源ノイズや接地ノイズの発生を低減す
る。
【００２０】請求項３の発明における実装ボードは、複
数の電源ライン層または接地ライン層をそれぞれ別々の
外部電源端子または外部接地端子に接続することによっ
て、各外部端子との間での電圧降下を抑え、大電流時で
のノイズ発生を抑制する。
数の電源ライン層または接地ライン層をそれぞれ別々の
外部電源端子または外部接地端子に接続することによっ
て、各外部端子との間での電圧降下を抑え、大電流時で
のノイズ発生を抑制する。
【００２１】請求項４の発明における実装ボードは、例
えば入力回路用，メモリ用などの使用内容の仕様表示を
行うことにより、各使用別の電源ピンまたは接地ピン
を、それぞれ誤りなく所定の電源ライン層や接地ライン
層に接続可能にし、ＩＣ動作の支障発生をなくする。
えば入力回路用，メモリ用などの使用内容の仕様表示を
行うことにより、各使用別の電源ピンまたは接地ピン
を、それぞれ誤りなく所定の電源ライン層や接地ライン
層に接続可能にし、ＩＣ動作の支障発生をなくする。
【００２２】請求項５の発明における実装ボードは、同
一使用内容の電源ピンや接地ピンを異なる各電源ライン
層や接地ライン層に接続することで、ＩＣ動作時に同時
に上記電源ピンや接地ピンに流れる電流を分配して、電
圧降下、すなわち電源ノイズや接地ノイズの発生を低減
可能にする。
一使用内容の電源ピンや接地ピンを異なる各電源ライン
層や接地ライン層に接続することで、ＩＣ動作時に同時
に上記電源ピンや接地ピンに流れる電流を分配して、電
圧降下、すなわち電源ノイズや接地ノイズの発生を低減
可能にする。
【００２３】請求項６の発明における実装ボードは、異
なる電源ピンや接地ピンを同一の電源ライン層や接地ラ
イン層へ接続しても、使用内容が異なると、電流の位相
が異なるため、結果的にその電源ライン層や接地ライン
層に同時に大電流が流れることがなく、これにより電源
ノイズや接地ノイズの発生を低減可能にする。
なる電源ピンや接地ピンを同一の電源ライン層や接地ラ
イン層へ接続しても、使用内容が異なると、電流の位相
が異なるため、結果的にその電源ライン層や接地ライン
層に同時に大電流が流れることがなく、これにより電源
ノイズや接地ノイズの発生を低減可能にする。
【００２４】
【実施例】実施例１．以下、この発明の一実施例を図に
ついて説明する。図１において、１はＩＣ、２，３はＩ
Ｃの電源ピン、４，５はプリント回路基板１０上に形成
されたパターン、６，７はプリント回路基板１０に設け
られてパターン４，５にそれぞれ接続されたスルーホー
ルである。
ついて説明する。図１において、１はＩＣ、２，３はＩ
Ｃの電源ピン、４，５はプリント回路基板１０上に形成
されたパターン、６，７はプリント回路基板１０に設け
られてパターン４，５にそれぞれ接続されたスルーホー
ルである。
【００２５】また、８はプリント回路基板１０内に設け
られて、スルーホール６端に接続された電源ライン層、
９はスルーホール７端に接続された他の電源ライン層で
ある。なお、ここでは説明を簡単にするための接地ライ
ン層を省いてある。
られて、スルーホール６端に接続された電源ライン層、
９はスルーホール７端に接続された他の電源ライン層で
ある。なお、ここでは説明を簡単にするための接地ライ
ン層を省いてある。
【００２６】次に動作について説明する。この実施例で
は、同一のＩＣ１の電源リード２，３がそれぞれ異なる
電源ライン層８，９に別々に接続されているので、各電
源２，３に大電流が流れても、これらは各電源ライン層
８，９ごとに分かれて流れるので、電圧降下は抑えら
れ、従って、電源ノイズも低減される。なお、接地ライ
ン層の場合についても同様の動作となる。
は、同一のＩＣ１の電源リード２，３がそれぞれ異なる
電源ライン層８，９に別々に接続されているので、各電
源２，３に大電流が流れても、これらは各電源ライン層
８，９ごとに分かれて流れるので、電圧降下は抑えら
れ、従って、電源ノイズも低減される。なお、接地ライ
ン層の場合についても同様の動作となる。
【００２７】実施例２．図２はプリント回路基板１０上
に実装されるＩＣの上面図である。同図において、１４
はＩＣ、１１，１２はＩＣ１４の隣接する電源ピン、１
３はそれぞれ信号ピンである。ここでも説明を簡単にす
るため接地ピンを省略している。
に実装されるＩＣの上面図である。同図において、１４
はＩＣ、１１，１２はＩＣ１４の隣接する電源ピン、１
３はそれぞれ信号ピンである。ここでも説明を簡単にす
るため接地ピンを省略している。
【００２８】そして、このように各隣接する電源ピン１
１，１２を異なる電源ライン層へ接続する。すなわち、
電源ピン１１を図１の電源ライン層８へ、電源ピン１２
を図１の電源ライン層９へ接続することによって、電源
ライン層８，９の一方への電流の集中を防ぐことがで
き、電源ノイズを低減することができる。
１，１２を異なる電源ライン層へ接続する。すなわち、
電源ピン１１を図１の電源ライン層８へ、電源ピン１２
を図１の電源ライン層９へ接続することによって、電源
ライン層８，９の一方への電流の集中を防ぐことがで
き、電源ノイズを低減することができる。
【００２９】実施例３．図３はこの発明の実装ボードを
示す。従来の実装ボードでは、複数の電源ライン層や接
地ライン層を共通の１個の外部電源端子や外部接地端子
に接続していたのであるが、この実施例では、各電源ラ
イン層や接地ライン層ごとに各一の外部電源端子や外部
接地端子を接続している。
示す。従来の実装ボードでは、複数の電源ライン層や接
地ライン層を共通の１個の外部電源端子や外部接地端子
に接続していたのであるが、この実施例では、各電源ラ
イン層や接地ライン層ごとに各一の外部電源端子や外部
接地端子を接続している。
【００３０】すなわち、２４は電源ライン層２２と接続
した外部電源端子、２６は電源ライン層２３と接続した
外部電源端子、２１はプリント回路基板であり、このよ
うにすれば、各電源ライン層２２，２３と各外部電源端
子２４，２６との間に大電流が流れても、電源ノイズを
低減できる。
した外部電源端子、２６は電源ライン層２３と接続した
外部電源端子、２１はプリント回路基板であり、このよ
うにすれば、各電源ライン層２２，２３と各外部電源端
子２４，２６との間に大電流が流れても、電源ノイズを
低減できる。
【００３１】実施例４．図４はこの発明で実装される他
のＩＣ３７を示す上面図である。同図において、３１は
例えば、入力回路に電源を供給するための電源ピン、３
２はメモリ部に電源を供給するための電源ピン、３３は
制御回路に電源を供給するための電源ピン、３４は出力
回路に電源を供給するための電源ピン、３６は信号ピン
である。また、ここでは説明を簡単にするために接地ピ
ンの説明を省略する。
のＩＣ３７を示す上面図である。同図において、３１は
例えば、入力回路に電源を供給するための電源ピン、３
２はメモリ部に電源を供給するための電源ピン、３３は
制御回路に電源を供給するための電源ピン、３４は出力
回路に電源を供給するための電源ピン、３６は信号ピン
である。また、ここでは説明を簡単にするために接地ピ
ンの説明を省略する。
【００３２】この実施例ではＩＣ３７の電源ピン３１〜
３４に対する使用内容Ｄ１〜Ｄ４を仕様（スペック）に
明記することにより、ＩＣ３７の動作に支障を与えるこ
となく、プリント回路基板への実装が可能になる。
３４に対する使用内容Ｄ１〜Ｄ４を仕様（スペック）に
明記することにより、ＩＣ３７の動作に支障を与えるこ
となく、プリント回路基板への実装が可能になる。
【００３３】実施例５．なお、上記実施例では異なる使
用内容の電源ピンを各電源ライン層に接続するものを示
したが、同一使用内容の電源ピンを２層以上の電源ライ
ン層を有するプリント回路基板の異なる電源ライン層に
接続してもよく、これによれば、ＩＣが動作した時、同
時に流れる電流が各電源ライン層に分配され、電圧降下
に伴う電源ノイズの発生が低減される。同一使用内容の
接地ピンおよび接地ライン層の関係についても、同様の
動作となる。
用内容の電源ピンを各電源ライン層に接続するものを示
したが、同一使用内容の電源ピンを２層以上の電源ライ
ン層を有するプリント回路基板の異なる電源ライン層に
接続してもよく、これによれば、ＩＣが動作した時、同
時に流れる電流が各電源ライン層に分配され、電圧降下
に伴う電源ノイズの発生が低減される。同一使用内容の
接地ピンおよび接地ライン層の関係についても、同様の
動作となる。
【００３４】実施例６．さらに、異なる使用内容の電源
ピンを２層以上の電源ライン層を有するプリント回路基
板の同一の電源ライン層に接続すれば、各電源ピンの使
用内容が異なる時には電流の位相が異なるので、結果的
に、上記の電源ライン層に同時に大電流が流れることな
く、電源ノイズを低減できる。また、接地ピンおよび接
地ライン層の関係についても同時の動作となる。
ピンを２層以上の電源ライン層を有するプリント回路基
板の同一の電源ライン層に接続すれば、各電源ピンの使
用内容が異なる時には電流の位相が異なるので、結果的
に、上記の電源ライン層に同時に大電流が流れることな
く、電源ノイズを低減できる。また、接地ピンおよび接
地ライン層の関係についても同時の動作となる。
【００３５】
【発明の効果】以上のように、請求項１の発明によれ
ば、集積回路の各電源ピンまたは各接地ピンを、プリン
ト回路基板内のそれぞれ異なる電源ライン層または接地
ライン層に接続するように構成したので、ＩＣに大電流
を流す場合にも、電源ノイズや接地ノイズの発生を低減
できるものが得られる効果がある。
ば、集積回路の各電源ピンまたは各接地ピンを、プリン
ト回路基板内のそれぞれ異なる電源ライン層または接地
ライン層に接続するように構成したので、ＩＣに大電流
を流す場合にも、電源ノイズや接地ノイズの発生を低減
できるものが得られる効果がある。
【００３６】請求項２の発明によれば、集積回路の隣接
する各電源ピンまたは各接地ピンを、プリント回路基板
内のそれぞれ異なる電源ライン層または接地ライン層に
接続するように構成したので、隣接する電源ピンや接地
ピンに対して大電流が流れる場合でも、電源ノイズや接
地ノイズの発生を抑えられるものが得られる効果があ
る。
する各電源ピンまたは各接地ピンを、プリント回路基板
内のそれぞれ異なる電源ライン層または接地ライン層に
接続するように構成したので、隣接する電源ピンや接地
ピンに対して大電流が流れる場合でも、電源ノイズや接
地ノイズの発生を抑えられるものが得られる効果があ
る。
【００３７】請求項３の発明によれば、プリント回路基
板内の各電源ライン層または各接地ライン層ごとに外部
電源端子および外部接地端子を設けるように構成したの
で、各電源ライン層や接地ライン層から各外部電源端子
や各外部接地端子に至る電圧降下を抑えることで、電源
ノイズや接地ノイズが発生するのを抑えられるものが得
られる効果がある。
板内の各電源ライン層または各接地ライン層ごとに外部
電源端子および外部接地端子を設けるように構成したの
で、各電源ライン層や接地ライン層から各外部電源端子
や各外部接地端子に至る電圧降下を抑えることで、電源
ノイズや接地ノイズが発生するのを抑えられるものが得
られる効果がある。
【００３８】請求項４の発明によれば、集積回路の各電
源ピンまたは各接地ピンごとに使用内容を示す仕様表示
を設けるように構成したので、ＩＣ動作に支障を与える
ことなく、ＩＣをプリント回路基板に実装できるものが
得られる効果がある。
源ピンまたは各接地ピンごとに使用内容を示す仕様表示
を設けるように構成したので、ＩＣ動作に支障を与える
ことなく、ＩＣをプリント回路基板に実装できるものが
得られる効果がある。
【００３９】請求項５の発明によれば、集積回路の同一
使用内容の各電源ピンまたは各接地ピンを、プリント回
路基板のそれぞれ異なる電源ライン層または接地ライン
層に接続するように構成したので、電流を各電源ライン
層に分流させることができ、従って、電源ノイズや接地
ノイズの発生を十分に低減できるものが得られる効果が
ある。
使用内容の各電源ピンまたは各接地ピンを、プリント回
路基板のそれぞれ異なる電源ライン層または接地ライン
層に接続するように構成したので、電流を各電源ライン
層に分流させることができ、従って、電源ノイズや接地
ノイズの発生を十分に低減できるものが得られる効果が
ある。
【００４０】請求項６の発明によれば、集積回路で、流
れる電流の位相および使用内容が異なる各電源ピンまた
は各接地ピンを、プリント回路基板内の同一の電源ライ
ン層または接地ライン層に接続するように構成したの
で、同一の電源ライン層や接地ライン層に同時に２以上
の電源ピンからの大電流が流れ込むことがなくなり、従
って電源ノイズや接地ノイズの発生を低減できるものが
得られる効果がある。
れる電流の位相および使用内容が異なる各電源ピンまた
は各接地ピンを、プリント回路基板内の同一の電源ライ
ン層または接地ライン層に接続するように構成したの
で、同一の電源ライン層や接地ライン層に同時に２以上
の電源ピンからの大電流が流れ込むことがなくなり、従
って電源ノイズや接地ノイズの発生を低減できるものが
得られる効果がある。
【図１】請求項１の発明の一実施例による実装ボードを
示す断面図である。
示す断面図である。
【図２】請求項２の発明の一実施例による実装ボードに
実装されるＩＣを示す平面図である。
実装されるＩＣを示す平面図である。
【図３】請求項３の発明の一実施例による実装ボードを
示す構成図である。
示す構成図である。
【図４】請求項４の発明の一実施例による実装ボードに
実装されるＩＣを示す平面図である。
実装されるＩＣを示す平面図である。
【図５】従来の実装ボードを示す断面図である。
１，１４，３７ ＩＣ（集積回路） ２，３，１１，１２，３１〜３４ 電源ピン ８，９，２２，２３ 電源ライン層 １０，２１ プリント回路基板 ２４，２６ 外部電源端子 Ｄ１〜Ｄ４ 使用内容
Claims (6)
- 【請求項１】 ２層以上の電源ライン層または接地ライ
ン層を有するプリント回路基板と、該プリント回路基板
に実装されて、複数の電源ピンまたは接地ピンが上記電
源ライン層または接地ライン層にそれぞれ接続される集
積回路とを備えた実装ボードにおいて、上記集積回路の
各電源ピンまたは各接地ピンを、それぞれ異なる上記電
源ライン層または接地ライン層に接続したことを特徴と
する実装ボード。 - 【請求項２】 ２層以上の電源ライン層または接地ライ
ン層を有するプリント回路基板と、該プリント回路基板
に実装されて、複数の電源ピンまたは接地ピンが上記電
源ライン層または接地ライン層にそれぞれ接続される集
積回路とを備えた実装ボードにおいて、上記集積回路の
隣接する各電源ピンまたは各接地ピンを、それぞれ異な
る上記電源ライン層または接地ライン層に接続したこと
を特徴とする実装ボード。 - 【請求項３】 ２層以上の電源ライン層または接地ライ
ン層を有するプリント回路基板と、該プリント回路基板
に実装されて、複数の電源ピンまたは接地ピンが上記電
源ライン層または接地ライン層にそれぞれ接続される集
積回路とを備えた実装ボードにおいて、上記各電源ライ
ン層または各接地ライン層ごとに外部電源端子および外
部接地端子を設けたことを特徴とする実装ボード。 - 【請求項４】 ２層以上の電源ライン層または接地ライ
ン層を有するプリント回路基板と、該プリント回路基板
に実装されて、複数の電源ピンまたは接地ピンが上記電
源ライン層または接地ライン層にそれぞれ接続される集
積回路とを備えた実装ボードにおいて、上記集積回路の
各電源ピンまたは各接地ピンごとの使用内容を仕様に明
記したことを特徴とする実装ボード。 - 【請求項５】 ２層以上の電源ライン層または接地ライ
ン層を有するプリント回路基板と、該プリント回路基板
に実装されて、複数の電源ピンまたは接地ピンが上記電
源ライン層または接地ライン層にそれぞれ接続される集
積回路とを備えた実装ボードにおいて、上記集積回路の
同一使用内容の各電源ピンまたは各接地ピンを、それぞ
れ異なる上記電源ライン層または接地ライン層に接続し
たことを特徴とする実装ボード。 - 【請求項６】 ２層以上の電源ライン層または接地ライ
ン層を有するプリント回路基板と、該プリント回路基板
に実装されて、複数の電源ピンまたは接地ピンが上記電
源ライン層または接地ライン層にそれぞれ接続される集
積回路とを備えた実装ボードにおいて、上記集積回路
で、流れる電流の位相および使用内容が異なる各電源ピ
ンまたは各接地ピンを、同一の上記電源ライン層または
接地ライン層に接続したことを特徴とする実装ボード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4355319A JPH06188527A (ja) | 1992-12-21 | 1992-12-21 | 実装ボード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4355319A JPH06188527A (ja) | 1992-12-21 | 1992-12-21 | 実装ボード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06188527A true JPH06188527A (ja) | 1994-07-08 |
Family
ID=18443236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4355319A Pending JPH06188527A (ja) | 1992-12-21 | 1992-12-21 | 実装ボード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06188527A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
| JP2011249412A (ja) * | 2010-05-24 | 2011-12-08 | Murata Mfg Co Ltd | 多層配線基板 |
-
1992
- 1992-12-21 JP JP4355319A patent/JPH06188527A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009044029A (ja) * | 2007-08-10 | 2009-02-26 | Denso Corp | 複数マイコン実装回路装置 |
| JP2011249412A (ja) * | 2010-05-24 | 2011-12-08 | Murata Mfg Co Ltd | 多層配線基板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0247892A (ja) | セラミック多層配線基板 | |
| JPH06188527A (ja) | 実装ボード | |
| CN103313507B (zh) | 印刷电路板和芯片系统 | |
| JPS5814544A (ja) | モノリシツク集積回路容器 | |
| JPH0290587A (ja) | プリント基板 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JP2000040637A (ja) | パワー回路用配線基板のコンデンサ実装構造 | |
| JP3535213B2 (ja) | 半導体装置 | |
| JPH04192389A (ja) | 電子回路 | |
| JP2825221B2 (ja) | 印刷配線板 | |
| JP2512521Y2 (ja) | 電子機器ユニット | |
| JPS5814391Y2 (ja) | ジドウリズムパタ−ンハツセイヨウシユウセキカイロ | |
| JP2000156548A (ja) | 電子回路部品の電源パターン接続構造 | |
| JPH0529372A (ja) | 集積回路パツケージ | |
| JPH0832200A (ja) | 電気回路板及びプリント配線板 | |
| JP2009044029A (ja) | 複数マイコン実装回路装置 | |
| JPH11150343A (ja) | ノイズ抑制回路とそのプリント配線板 | |
| JPH06268392A (ja) | マイクロコンピュータのシールド構造 | |
| JP2552651Y2 (ja) | 両面基板 | |
| JPS63217714A (ja) | 半導体集積回路 | |
| JP2002329560A (ja) | 表面実装用変換スペーサ、及びこれを用いたスルーホール実装型電子部品の電子基板への表面実装方法 | |
| JPS5960521A (ja) | 電圧安定化回路 | |
| JPH1187909A (ja) | Ｉｃ接続装置及びｉｃ接続用補助基板 | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
| JPH11345936A (ja) | 半導体集積回路 |