JPS5960521A - 電圧安定化回路 - Google Patents
電圧安定化回路Info
- Publication number
- JPS5960521A JPS5960521A JP17121582A JP17121582A JPS5960521A JP S5960521 A JPS5960521 A JP S5960521A JP 17121582 A JP17121582 A JP 17121582A JP 17121582 A JP17121582 A JP 17121582A JP S5960521 A JPS5960521 A JP S5960521A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- circuits
- current
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is DC
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices
- G05F1/577—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices for plural loads
- G05F1/585—Regulating voltage or current wherein the variable actually regulated by the final control device is DC using semiconductor devices in series with the load as final control devices for plural loads providing voltages of opposite polarities
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（ａｌ 発明の技術分野
本発明は、単一電源より１複数の回路に電源電圧を供給
する際の該電源電圧の安定化を図る電圧安定化回路に関
する。
する際の該電源電圧の安定化を図る電圧安定化回路に関
する。
ｆｂｌ 技術の背景
近年、電子回路は集積化される傾向にあるが。
この際、複数の電子回路を１個のチップにまとめること
が行われている。この場合、一般に、１１１１ｉ１のチ
ップに対して、 １ ｆｌｆｒｌの電源から電圧が供
給されるため、複数の電子回路には、上記１ （ＩＩＩ
Ｉの電源から電圧が供給されることになる。このような
回路形式においては１回路の低電力化、上記チップの素
子バラツギによる電圧値の初期バラツキを設計清適りに
設定できることが要求される。
が行われている。この場合、一般に、１１１１ｉ１のチ
ップに対して、 １ ｆｌｆｒｌの電源から電圧が供
給されるため、複数の電子回路には、上記１ （ＩＩＩ
Ｉの電源から電圧が供給されることになる。このような
回路形式においては１回路の低電力化、上記チップの素
子バラツギによる電圧値の初期バラツキを設計清適りに
設定できることが要求される。
（Ｃ１従来技術と問題点
」二記技術の背景に記載した回路形式には、電源に対し
て電子回路を並列に接続するものと、直列に接続するも
のとがある。
て電子回路を並列に接続するものと、直列に接続するも
のとがある。
以下、電源に対し、各機器の機能回路が並列接続で使用
される場合と直列接続で使用される場合についてそれぞ
れ第１図、第２図に従って説明する。
される場合と直列接続で使用される場合についてそれぞ
れ第１図、第２図に従って説明する。
第１図は従来例の機器を構成する各機能回路が主電源に
並列接続された状態を示す。同図において、電子装置の
各機器１内の各機能回路２．３は電源４に対し、並列に
接続され、負荷電流１．。
並列接続された状態を示す。同図において、電子装置の
各機器１内の各機能回路２．３は電源４に対し、並列に
接続され、負荷電流１．。
Ｉ２が流れる。しかしながら１機器１内の電力が第（１
１式の如くなり、かなり大きいものであった。
１式の如くなり、かなり大きいものであった。
Ｐ＝ＶＸ （１＋ Ｉ ） −−−−−
（１１１２ 但し ｌ）は電力（Ｗ）、Ｖは電源電圧〔■〕。
（１１１２ 但し ｌ）は電力（Ｗ）、Ｖは電源電圧〔■〕。
１、、Ｉ２は負荷電流〔Ａ〕である。
従って、四種化された機能回路２，３が電源４に対し並
列接続で使用されると、電力発熱によって内の回Ｍ３規
模が縮小され集積技術の本来の目的が失われるという欠
点があった。
列接続で使用されると、電力発熱によって内の回Ｍ３規
模が縮小され集積技術の本来の目的が失われるという欠
点があった。
このため１機能回路２．３が電源４の定格電圧より低く
ても良い場合には、電源４に対して機能回路２．３を直
列に接続して使用する場合がある。
ても良い場合には、電源４に対して機能回路２．３を直
列に接続して使用する場合がある。
この場合２機器１内の電力は第（２）式の如くなり。
機能回路２，３を電源に対して並列に接続した時に比べ
、電力を約２にすることができる。
、電力を約２にすることができる。
Ｐ −Ｖ Ｘ Ｉ ｎ −−−（
２１但し、Ｐは電力、■は電源電圧ＣＶ）、Ｉｎは機能
回路２．３に流れる電流のうち、大きい方の電流値（Ａ
）である。
２１但し、Ｐは電力、■は電源電圧ＣＶ）、Ｉｎは機能
回路２．３に流れる電流のうち、大きい方の電流値（Ａ
）である。
しかし乍ら１機能回路を電源に対し直列に接続する際、
ＩＣ内素子の絶対値偏差が大きいことに伴う動作電流の
不平衡が生じ中間点の電圧が製造ロフトによって差異を
生ずる。
ＩＣ内素子の絶対値偏差が大きいことに伴う動作電流の
不平衡が生じ中間点の電圧が製造ロフトによって差異を
生ずる。
このため、従来では、電源に対して１機能回路を直列に
接続する場合には、第２図に示す如き。
接続する場合には、第２図に示す如き。
回路形式をとっていた。
以下、各機器の機能回路を主電源に対して直列接続する
場合の従来例を第２図を用いて説明する。
場合の従来例を第２図を用いて説明する。
第２図において、主電源４の定格電圧Ｖ に対し２機器
１の機能回路２′及び３′が直列接続で使用される場合
２機能回路２′及び３′の夫々の動作電流ＩＪ及■鯰が
ｌ 、ｌ ＞ ＋ ：またば弓’＜１ンのとき、該回路
２′及び３′の接続点５に生ずる電流の差分△Ｊ−１５
〜１νを吸収する回路を抵抗６または７て行っていた。
１の機能回路２′及び３′が直列接続で使用される場合
２機能回路２′及び３′の夫々の動作電流ＩＪ及■鯰が
ｌ 、ｌ ＞ ＋ ：またば弓’＜１ンのとき、該回路
２′及び３′の接続点５に生ずる電流の差分△Ｊ−１５
〜１νを吸収する回路を抵抗６または７て行っていた。
しかし乍ら、これら機能回路２′、３′の製造ロフトに
よるＩｃ内素子値の絶対値偏差が大きいためバイパス用
の抵抗を含め機能回路２’、３’の動作電流を差異なく
正確に供給することは困ゲ１ｔであった。また抵抗６．
７は機能回路２′及び３′に対し定電圧回路の機能を持
たせる必要があるため抵抗６．７には機能回路２′及３
′に対し数倍の電流を流す必要った。この低電圧化、低
消費電力化の本来の目的を達成できないという欠点があ
った。
よるＩｃ内素子値の絶対値偏差が大きいためバイパス用
の抵抗を含め機能回路２’、３’の動作電流を差異なく
正確に供給することは困ゲ１ｔであった。また抵抗６．
７は機能回路２′及び３′に対し定電圧回路の機能を持
たせる必要があるため抵抗６．７には機能回路２′及３
′に対し数倍の電流を流す必要った。この低電圧化、低
消費電力化の本来の目的を達成できないという欠点があ
った。
（ｄ） 発明のｌ」的
本発明は」１記の！！！ＩＣ点を解決するために各機器
の機能回路を主電源に直列に接続して該機能回路を構成
するＩＣ内の電力消費を減少させ、かつ製造ロフトによ
らず一定な中間電圧を得る新規な電圧安定化回路を提供
することを目的とする。
の機能回路を主電源に直列に接続して該機能回路を構成
するＩＣ内の電力消費を減少させ、かつ製造ロフトによ
らず一定な中間電圧を得る新規な電圧安定化回路を提供
することを目的とする。
（ｅ＋ 発明の構成
本発明は、かかる目的を達成するために、ｉ−電源より
、該電子装置を構成する各機器に電圧を供給するに際し
、該単一電源に対し該機器を構成する複数の回路を直列
接続し、該複数の回路の接続点における該複数の回路の
電流の不平衡分を該接続点にて吸収する回路を具備し、
該不平衡電流の吸収によって該複数の回路に所定の電圧
を供給することを特徴とするものである。
、該電子装置を構成する各機器に電圧を供給するに際し
、該単一電源に対し該機器を構成する複数の回路を直列
接続し、該複数の回路の接続点における該複数の回路の
電流の不平衡分を該接続点にて吸収する回路を具備し、
該不平衡電流の吸収によって該複数の回路に所定の電圧
を供給することを特徴とするものである。
（ｆｌ 発明の実施例
以下本発明を図面に基づいて説明する。
第３図は本発明の実施例を示す。電源４に列して９機能
回路２″及び３″を１ｕ列接続し、その接続点５の電流
不平衡分のバイパス回路をトランソスタ８．９．抵抗１
０，１１，１２，１３．ダイオード１４．１５で構成す
る。
回路２″及び３″を１ｕ列接続し、その接続点５の電流
不平衡分のバイパス回路をトランソスタ８．９．抵抗１
０，１１，１２，１３．ダイオード１４．１５で構成す
る。
同図において、ＮＰＮ （或いはｆ） Ｎ Ｉ） ）の
トランジスタ８とＰＮＰ （或いはＮＰＮ）の１−ラン
シスタ９とが直列接続され、これらトランジスタ８゜９
の基準電圧は抵抗１２及６１３と主電源４の電圧■ で
決定される。ダイオ−１”１４．１５は１〜ランシスタ
８及９をＢ級にバイアスするための素子で、ｈランラス
タ８及９を８級バイアスで動作させることにより該１−
ランシスタ８及９の動作ｎ、テの消費電力を少なくする
リノ果がある。また抵抗１０．１１は夫々のトランジス
タ８及９の保護抵抗である。
トランジスタ８とＰＮＰ （或いはＮＰＮ）の１−ラン
シスタ９とが直列接続され、これらトランジスタ８゜９
の基準電圧は抵抗１２及６１３と主電源４の電圧■ で
決定される。ダイオ−１”１４．１５は１〜ランシスタ
８及９をＢ級にバイアスするための素子で、ｈランラス
タ８及９を８級バイアスで動作させることにより該１−
ランシスタ８及９の動作ｎ、テの消費電力を少なくする
リノ果がある。また抵抗１０．１１は夫々のトランジス
タ８及９の保護抵抗である。
以上の回路構成において２機能回路２″の電流弓と機能
回路３″の電流１４の電流関係が１゜＞ １．の時、ト
ランジスタ９がＪノ作し２両者の電流の差分△Ｉ＝Ｉ、
−１，はｌ・ランシスタ９に流れる。また前記１．Ｉ
の電流関係が１．＜Ｉ、。
回路３″の電流１４の電流関係が１゜＞ １．の時、ト
ランジスタ９がＪノ作し２両者の電流の差分△Ｉ＝Ｉ、
−１，はｌ・ランシスタ９に流れる。また前記１．Ｉ
の電流関係が１．＜Ｉ、。
の時、トランジスタ８が動作し１両者の電流の差分△Ｉ
＝Ｉ、−１，がトランジスタ８に流れ２両者の不平衡電
流分△■を吸収して機能回路２′３′に対し安定な定電
圧を供給する。
＝Ｉ、−１，がトランジスタ８に流れ２両者の不平衡電
流分△■を吸収して機能回路２′３′に対し安定な定電
圧を供給する。
以」二の回路において、トランジスタ８にＮＰＮ１ヘラ
ンジスタを用い、トランジスタ９に１）ＮＰトランジス
タを使用したが］・ランジスタ８にＰＮＰを使用し、］
・トランジスタにＮＰＮを使用しても本発明は成立する
。
ンジスタを用い、トランジスタ９に１）ＮＰトランジス
タを使用したが］・ランジスタ８にＰＮＰを使用し、］
・トランジスタにＮＰＮを使用しても本発明は成立する
。
ｆｇｌ 発明の効果
以」二本発明によれば、一定の電圧を供給する主電源に
対し、２ケの機能回路を直列に接続し、該機能回路間の
電流の不平衡を１−ランジスタ、抵抗。
対し、２ケの機能回路を直列に接続し、該機能回路間の
電流の不平衡を１−ランジスタ、抵抗。
ダイオードで形成したバイパス回１２＆で吸収すること
により省電力化を図ることが°できる電圧安定化回路が
実現できる。この省電力によりＩＣ化された機能回路内
の発熱を抑圧できＩＣ回路規模を大形できる利点をＹｌ
−する。
により省電力化を図ることが°できる電圧安定化回路が
実現できる。この省電力によりＩＣ化された機能回路内
の発熱を抑圧できＩＣ回路規模を大形できる利点をＹｌ
−する。
゛第１図は従来例の機能回路の電圧安定化回路。
第２図は直列接続した機能回路の電流不平衡を抵抗回路
によって吸収した電圧安定化回路、第３図は本発明の実
施例を示す。 図中、１は電子装置の機器、２．２’、３’。 ４′は機能回路、４は主電源、５は機能面の接続点、６
，７．１０〜１３ば抵抗、８．９はトランジスタ、１４
．１５はダイオードを示ず。
によって吸収した電圧安定化回路、第３図は本発明の実
施例を示す。 図中、１は電子装置の機器、２．２’、３’。 ４′は機能回路、４は主電源、５は機能面の接続点、６
，７．１０〜１３ば抵抗、８．９はトランジスタ、１４
．１５はダイオードを示ず。
Claims (1)
- 単一電源より、該電子装置を構成する各機器に電圧を供
給するに際し、該単一電源に対し該機器を構成する複数
の回路を直列接続し、該複数の回路の接続点における該
複数の回路の電流の不平衡分を該接続点にて吸収する回
路を具備し、該不平衡電流の吸収によって該複数の回路
に所定の電圧を供給することを特徴とする電圧安定化回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17121582A JPS5960521A (ja) | 1982-09-30 | 1982-09-30 | 電圧安定化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17121582A JPS5960521A (ja) | 1982-09-30 | 1982-09-30 | 電圧安定化回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5960521A true JPS5960521A (ja) | 1984-04-06 |
Family
ID=15919166
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17121582A Pending JPS5960521A (ja) | 1982-09-30 | 1982-09-30 | 電圧安定化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960521A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867040A (en) * | 1995-06-15 | 1999-02-02 | Kabushiki Kaisha Toshiba | Integrated circuit with stacked sub-circuits between Vcc and ground so as to conserve power and reduce the voltage across any one transistor |
-
1982
- 1982-09-30 JP JP17121582A patent/JPS5960521A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5867040A (en) * | 1995-06-15 | 1999-02-02 | Kabushiki Kaisha Toshiba | Integrated circuit with stacked sub-circuits between Vcc and ground so as to conserve power and reduce the voltage across any one transistor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0247892A (ja) | セラミック多層配線基板 | |
| JPS5960521A (ja) | 電圧安定化回路 | |
| JPS61264747A (ja) | 半導体装置 | |
| JP3487989B2 (ja) | 半導体装置 | |
| JPS6010767A (ja) | 半導体装置 | |
| JPH03293924A (ja) | 電源回路のショート保護装置 | |
| JPS5850768A (ja) | 半導体集積回路装置 | |
| JP2563825Y2 (ja) | 全波整流回路のオフセット除去回路 | |
| JPH06188527A (ja) | 実装ボード | |
| JPS593521A (ja) | 定電圧電源回路の出力短絡保護回路 | |
| JPS60256229A (ja) | Ｄａコンバ−タ | |
| JPH03103025A (ja) | 半導体集積回路装置 | |
| JPS635551A (ja) | 半導体集積回路装置 | |
| JPH04239758A (ja) | 半導体集積回路装置 | |
| JPS6352464A (ja) | 半導体集積回路装置 | |
| JPH0650015Y2 (ja) | 電源回路 | |
| JPS6057594A (ja) | 過渡電流阻止回路 | |
| JPH0612499B2 (ja) | 電圧リミット付定電流回路 | |
| JPH02165664A (ja) | 半導体集積装置 | |
| JPS5950656A (ja) | 電流供給回路 | |
| JPH0410561A (ja) | 半導体集積回路 | |
| JPS59185118A (ja) | 交流限流装置 | |
| JPH05260653A (ja) | 突入電流防止回路 | |
| JPS63148316A (ja) | 定電圧回路 | |
| JPS59129565A (ja) | サ−ジ電圧吸収回路 |