JPH061890B2 - 波形シミユレ−タ - Google Patents

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は信号をシミュレートするための波形シミュレー
タに関する。

［従来技術の説明］ 例えば内燃機関制御用のコントロールユニットを試作段
階でテストするような場合、エンジン動作によって与え
られる各種センサの信号、例えばエンジンの基準回転角
毎の基準パルス、この基準回転角よりも小さい所定回転
角毎の回転角パルスおよび燃料噴射の実際期間を示すニ
ードルリフトパルスなどをシミュレートすることができ
れば、実際にエンジンを用いる実機試験をテストのたび
に行なわなければならないという煩わしさを避けること
ができ、試作品のテストが容易になる。

このような観点から、従来は、複数の発振器あるいはフ
ァンクションジェネレータ等を用いて各信号を夫々シミ
ュレートする方法がとられていた。

ところで、基準パルス、回転角パルスおよびニードルリ
フトパルスなどの信号はエンジンの回転角に同期して出
力されるので、シミュレートする場合にも常に同期させ
る必要がある。しかしながら、これら各信号の発生に個
別の発振器あるいはファンクションジェネレータ等の信
号発生手段を用いる従来技術では、全ての信号発生手段
の同期調整が難しく、また煩わしいものであるばかりで
なく、各信号発生手段の特性バラツキ等に起因して同期
はずれが生じやすいなどの問題点があった。

［発明の目的］ 本発明は上記観点に基づいてなされたもので、その目的
は、常に同期がとれた状態で複数の信号をシミュレート
することが可能な波形シミュレータを提供することにあ
る。

［目的を解決するための手段］ 本発明においては、波形データを格納する複数のメモリ
と、各メモリから読み出される夫々の記憶データをアナ
ログ変換する手段と、前記メモリのうちのひとつのメモ
リのアナログ変換出力を周波数変換してそのパルス列を
カウントし、このカウント値をアドレスとして前記各メ
モリを同時にアクセスする手段とを有する波形シミュレ
ータによって、上記目的を達成する。

［発明の実施例］ 第１図は本発明による波形シミュレータの一実施例を示
す構成図で、図中の参照番号１〜４は波形データを格納
するためのＲＡＭを示している。これらのＲＡＭ１〜４
のういの第４ＲＡＭ４には、例えば正弦波あるいはノコ
ギリ波などのように、連続的に変化する信号の波形デー
タが格納される。他のＲＡＭ１〜３には、上記信号と同
期がとられる任意の信号の波形データが夫々格納され
る。

第２図は各ＲＡＭ１〜４に格納される信号の一例を示す
説明図で、本例では、４サイクル４気筒ディーゼルエン
ジンの燃料噴射量制御用コントロールユニットに対して
供給されるシミュレート信号が示されている。第２図に
おいて、横軸の長さＬは、各ＲＡＭ１〜４のアドレス空
間を示しており、これはまたエンジン２回転分の信号を
表わしている。図中の（ａ）は第１ＲＡＭ１に格納され
る基準パルス、（ｂ）は第２ＲＡＭ２に格納される回転
角パルス、（ｃ）は第３ＲＡＭ３に格納されるニードル
リフトパルス、（ｄ）は第４ＲＡＭ４に格納されるエン
ジンの回転角速度の変化を表わす信号を示している。基
準パルス（ａ）は予め定められたエンジンの基準回転角
毎に与えられるパルスを表わす信号であり、第１ＲＡＭ
１のアドレス空間の所定位置に１個書き込まれる。回転
角パルス（ｂ）は基準回転角よりも狭い回転角毎に与え
られるパルスを表わす信号で、第２ＲＡＭ２にアドレス
空間に所定間隔毎に書き込まれる。ニードルリフトパル
ス（ｃ）は燃料噴射弁に取付けられたニードルリフトセ
ンサの出力パルスすなわち噴射開始タイミングを表わす
信号で、第３ＲＡＭ３の所定位置に１個書き込まれる。
基準パルス（ａ）および回転角パルス（ｂ）について、
第２図では図示のように矩形波で示されているが、これ
らのパルスは第３図に示されるように、電磁ピックアッ
プの出力波形に近似する波形としてＲＡＭ１，２の夫々
に格納される。また、ニードルリフトパルス（ｃ）につ
いても同様で、ニードルリフトセンサの出力波形に近似
する波形が第３ＲＡＭ３に格納される。エンジンの回転
角速度は、各筒毎にみると、一定ではなく各気筒の爆発
力に応じて変動している。第２図の波形（ｄ）は、この
ような回転角速度を爆発毎に山形に変動する周期性をも
ったアナログ信号として表わしたもので、その波形デー
タが第４ＲＡＭ４のアドレス空間に書き込まれる。

このようなＲＡＭ１〜４はアドレスバス５に接続され、
トライステートバッファ６を介して制御装置７に接続さ
れている。制御装置７は、ＣＰＵ７０１と、各ＲＡＭ１
〜４の波形データ等を格納する内部ＲＡＭ７０３と、制
御プログラム等を格納する内部ＲＯＭ７０２とを備え、
入出力インターフェース８を介して接続されたデータ入
力装置９によって各ＲＡＭ１〜４に与える波形データの
作成および変更等が行なわれるようになっている。制御
装置７のデータバス１０は、トライステートバッファ１
１ａ〜１１ｄを介して各ＲＡＭ１〜４の夫々に接続され
ている。

各ＲＡＭ１〜４には、夫々、Ｄ／Ａコンバータ１２〜１
５および電圧変換回路１６〜１９がもうけられ、各ＲＡ
Ｍ１〜４の出力データがアナログ変換されて出力される
ように構成されている。すなわち、端子Ａには基準パル
ス、端子Ｂには回転角パルス、端子Ｃにはニードルリフ
トパルスが夫々与えられ、これらの信号がテストされる
コントロールユニットにシミュレート信号として送出さ
れる。また、第４ＲＡＭ４に対応する電圧変換回路１９
の出力端子には、回転角速度の変化を表わすアナログ信
号が与えられる。

第４ＲＡＭ４に対応する電圧変換回路１９の出力端子は
Ｖ／Ｆ変換器２０に接続され、このＶ／Ｆ変換器２０の
出力端子はカウンタ２１に接続されている。カウンタ２
１のカウント出力端子は、トライステートバッファ２２
を介してアドレスバス５に接続されている。このような
接続構成によって、Ｖ／Ｆ変換器２０により回転角速度
の変化を表わすアナログ信号を周波数変換し、この変換
されたパルス列をカウンタ２１でカウントし、このカウ
ント値で各ＲＡＭ１〜４を同時にアクセスするようにな
っている。カウンタ２１は、各ＲＡＭ１〜４の最終アド
レスに対応するカウント値に達した後、次に与えられる
Ｖ／Ｆ変換器２０の出力パルスでリセットされるように
構成されている。

前述の制御装置７は、内部ＲＡＭ７０３に格納されてい
る波形データを各ＲＡＭ１〜４にロードする機能を有
し、各ＲＡＭ１〜４に波形データをロードするにあたっ
ては、図示しない制御バスを介して各トライステートバ
ッファ６，１１ａ〜１１ｄ，２２のハイインピーダンス
状態・イネーブル状態を制御すると同時に各ＲＡＭ１〜
４のリードモード・ライトモードを制御し、各ＲＡＭ１
〜４に波形データをロードする。すなわち、各ＲＡＭ１
〜４に波形データをロードするにあたっては、バッファ
２２をハイインピーダンス、バッファ６，１１ａ〜１１
ｄをイネーブルとしてカウンタ２１による各ＲＡＭ１〜
４のアクセスを停止すると同時に、各ＲＡＭ１〜４をラ
イトモードに切り換えて、内部ＲＡＭ７０３に格納され
ている波形データを各ＲＡＭ１〜４にロードする。ロー
ド終了後は、バッファ６，１１ａ〜１１ｄをハイインピ
ーダンス、バッファ２２をイネーブルにすると同時に各
ＲＡＭ１〜４をリードモードに切り換えて、カウンタ２
１による各ＲＡＭ１〜４のアクセスを可能化する。

以上のごとき構成で、基準パルス（ａ）、回転角パルス
（ｂ）、ニードルリフトパルス（ｃ）および回転角速度
を表わす信号（ｄ）に関する各波形データは、データ入
力装置９を介して制御装置７の内部ＲＡＭ７０３に取り
込まれ、バッファ６，１１ａ〜１１ｄのイネーブル化、
バッファ２２のハイインピーダンス化および各ＲＡＭ１
〜４のライトモード化を介して、対応するＲＡＭ１〜４
に夫々ロードされる。波形データのロード終了で、バッ
ファ６，１１ａ〜１１ｄのハイインピーダンス化、バッ
ファ２２のイネーブル化および各ＲＡＭ１〜４のリード
モード化が行なわれ、カウンタ２１のカウント値による
各ＲＡＭ１〜４の同時アクセスが開始される。

電圧変換器１９から出力される回転角速度を表わすアナ
ログ信号（ｄ）はその電圧レベルが変化するので、Ｖ／
Ｆ変換器２０の出力パルス列の周期がそれに応じて変化
し、電圧レベルが低くなれば長くなり、電圧レベルが高
くなれば短くなる。信号（ｄ）の電圧レベルが低いこと
は回転角速度が遅いことを意味し、高いことは速いこと
を意味する。従って、Ｖ／Ｆ変換器２０の出力パルス列
の周期は、回転角速度が遅くなれば長くなり、速くなれ
ば短くなる。この結果、カウンタ２１のアクセススピー
ドが回転角速度の変化に応じて変ることとなり、基準パ
ルス（ａ）、回転角パルス（ｂ）およびニードルリフト
パルス（ｃ）が回転角速度の変化に常に同期した状態で
出力されることとなる。

各ＲＡＭ１〜４の最終アドレスのアクセスが終了する
と、カウンタ２１は、その後最初に与えられるＶ／Ｆ変
換器２０の出力パルスでリセットされ、再び、各ＲＡＭ
１〜４の０番地からのアクセスを開始する。

以上述べた実施例では、燃料噴射量制御用コントロール
ユニットに適用される場合を例に説明したが、その他、
連続的に変化するアナログ信号に対して信号を同期出力
させるような場合に広く適用することができる。

また、上記実施例における波形データを格納するＲＡＭ
の個数は限定的なものではなく、シミュレートする信号
の数に応じて増減させるこのできることは勿論である。

［発明の効果］ 以上説明したように本発明によれば、複数のメモリに夫
々波形データを格納し、ひとつのメモリのアナログ変換
出力を周波数変換し、そのパルス列のカウント値で各メ
モリを同時アクセスするようにしたので、上記ひとつの
メモリのアナログ出力信号に対して常に同期のとれた信
号を他のメモリから出力させることができ、例えば、内
燃機関制御用コントロールユニットのテスト用シミュレ
ータとして用いれば、同期調整の困難性および調整の煩
わしさならびに同期はずれ等の問題を解消することがで
きる。

【図面の簡単な説明】

第１図は本発明による波形シミュレータの一実施例を示
す構成図、第２図は第１図の各ＲＡＭに格納される信号
の一例を示す説明図、第３図は第２図の基準パルスおよ
び回転角パルスの格納波形の一例を示す図である。 １，２，３，４：ＲＡＭ １２，１３，１４，１５：Ｄ／Ａコンバータ １６，１７，１８，１９：電圧変換回路 ２０：Ｖ／Ｆ変換器 ２１：カウンタ

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭51−112255（ＪＰ，Ａ) 特開 昭52−58447（ＪＰ，Ａ) 特開 昭55−90128（ＪＰ，Ａ) 特開 昭57−83906（ＪＰ，Ａ) 特開 昭58−161503（ＪＰ，Ａ) 特開 昭54−10814（ＪＰ，Ａ) 特開 昭54−10811（ＪＰ，Ａ)

Claims (1)

【特許請求の範囲】
1. 【請求項１】波形データを格納する複数のメモリと、各
   メモリから読み出される夫々の記憶データをアナログ変
   換する手段と、前記メモリのうちのひとつのメモリのア
   ナログ変換出力を周波数変換してそのパルス列をカウン
   トし、このカウント値をアドレスとして前記各メモリを
   同時にアクセスする手段とを有することを特徴とする波
   形シミュレータ。