JPH0357308A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH0357308A JPH0357308A JP1193232A JP19323289A JPH0357308A JP H0357308 A JPH0357308 A JP H0357308A JP 1193232 A JP1193232 A JP 1193232A JP 19323289 A JP19323289 A JP 19323289A JP H0357308 A JPH0357308 A JP H0357308A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- digital data
- data
- volatile memory
- frequency synthesizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000004044 response Effects 0.000 abstract description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 241001634549 Microcos Species 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本考案は、デジタル処理によって所望の周波数の信号を
出力する周波数シンセサイザに関する。
出力する周波数シンセサイザに関する。
この種の周波数シンセサイザの一種のブロック図を第２
図に示した。 即ち、加算器１１１ａとラッチｉｉｉｂを備えたアドレ
ス信号発生器１１１によって波形データを記憶した不揮
発性メモリ１１２をアクセスして、波形データに対応す
るデジタル信号を得で、そのデジタル信号をＤ／Ａ変換
器１１３によってアナログ信号に変換し、その高調波威
分から所望の周波数の出力信号を得るように構威された
周波数シンセサイザ１０１がある。 これは、出願人が昭和６１年に特許出願し、その詳細は
特開昭６３−１０８８０７号に開示されている通りであ
る。
図に示した。 即ち、加算器１１１ａとラッチｉｉｉｂを備えたアドレ
ス信号発生器１１１によって波形データを記憶した不揮
発性メモリ１１２をアクセスして、波形データに対応す
るデジタル信号を得で、そのデジタル信号をＤ／Ａ変換
器１１３によってアナログ信号に変換し、その高調波威
分から所望の周波数の出力信号を得るように構威された
周波数シンセサイザ１０１がある。 これは、出願人が昭和６１年に特許出願し、その詳細は
特開昭６３−１０８８０７号に開示されている通りであ
る。
しかし、上述した周波数シンセサイザでは、通常は記憶
させた波形データを変更する必要は少ないので、不揮発
性メモリ（一般的にはリードオンリメモリであり以下Ｒ
ＯＭという。）が使用されている。 ところが、一般的には、ＲＯＭの読みだし速度は随時読
み書き可能な揮発性メモリであるＲＡＭに比較すると遅
いので、高速で繰り返し読みだして高い周波数を生或１
るということはできなかった。かかる欠点を克服するた
めに、高速作動が可能なＲＡＭを使用すると、電源を切
るたびに波形データが消滅するので、電池等でバックア
ンプする事が必要となる。しかし、電池でバクアップす
ることは信頼性の点で問題がある。 そこで、二の発明においては、システムの起動時には自
己の内部で波形データを生成して高速のＲ Ａ Ｍに転
送して、通常の作動中は前記ＲＡＭをアクセスする周波
数シンセサイザの提供を目的とするのである。
させた波形データを変更する必要は少ないので、不揮発
性メモリ（一般的にはリードオンリメモリであり以下Ｒ
ＯＭという。）が使用されている。 ところが、一般的には、ＲＯＭの読みだし速度は随時読
み書き可能な揮発性メモリであるＲＡＭに比較すると遅
いので、高速で繰り返し読みだして高い周波数を生或１
るということはできなかった。かかる欠点を克服するた
めに、高速作動が可能なＲＡＭを使用すると、電源を切
るたびに波形データが消滅するので、電池等でバックア
ンプする事が必要となる。しかし、電池でバクアップす
ることは信頼性の点で問題がある。 そこで、二の発明においては、システムの起動時には自
己の内部で波形データを生成して高速のＲ Ａ Ｍに転
送して、通常の作動中は前記ＲＡＭをアクセスする周波
数シンセサイザの提供を目的とするのである。
【 課題を解決するための千段 １
上記課題を解決するために、周波数シンセサイザを、波
形のデジクルデー夕を随時読み書き可能な揮発性メモリ
を備えて該揮発性メモリから読みだしたデジタルデータ
番こ基づいて所定の周波数を出力する周波数生戒手段と
、前記揮発性メモリに書き込むデジタルデータを生成し
て前記揮発性メモリに書き込むデジタルデータ出力手段
とから措或するという手段を講Ｆ７，た。 そして、前記デジタルデータ出力手段は、所定の波形デ
ータ出力ブログラノ、に基づいて前記波形のデジタルデ
ータを出力するマイクロコンビ二一ク回路とすると良い
。 また、前記デジタルデ・一夕畠力手段は、所定の波形デ
ータを記憶している不揮発性メモリと、該不揮発性メモ
リのデータを前記揮発性、メモリー、転送するデータ転
送千段としても良い。 【 作用 】 本発明Ｃこおい゛ζは、 デジタルデータを書き込んだ揮発性メモリは高速でアク
セスできるので、周波数生成手段からば高い周波数が生
戒出力される。 そして、この周波数シンセサイザの電源をＯＦＦとした
とき前記ＲＡＭのデジタルデータが消失しても、デジタ
ルデータ出力手段から出力されたデジタルデータを再び
前記ＲＡＭに書き込むことにより、所定のデジタルデー
タを再び前記ＲＡＭ上に再現することができるので、再
び所定の周波数を生成することができる。 そして、，前記デジタルデータ出力手段を、所定の波形
データ出力プログラムを備えたマイクロコンピュータ回
路として、随時所定のデジタルデータを出力させて前記
ＲＡＭに書き込むと、所定のデジタルデータは前記ＲＡ
Ｍ上に再現される。 または、所定の波形データを記憶させたＲＯＭからデジ
タルデークをデータ転送手段によって前記ＲＡＭへ転送
しても、所定のデジタルデータは再び前記ＲＡＭ上に再
現される。 このようにして、本発明によればＲＡＭを使用すること
によって、高い周波数を生戒することができるとともに
、電源のＯ Ｆ Ｆにより記憶していたデジタルデータ
が消滅しても、．デジタルデータ出力手段によって、所
定のデジタルデータを前記Ｒ Ａ． Ｍ上に随時再現で
きるのである。
形のデジクルデー夕を随時読み書き可能な揮発性メモリ
を備えて該揮発性メモリから読みだしたデジタルデータ
番こ基づいて所定の周波数を出力する周波数生戒手段と
、前記揮発性メモリに書き込むデジタルデータを生成し
て前記揮発性メモリに書き込むデジタルデータ出力手段
とから措或するという手段を講Ｆ７，た。 そして、前記デジタルデータ出力手段は、所定の波形デ
ータ出力ブログラノ、に基づいて前記波形のデジタルデ
ータを出力するマイクロコンビ二一ク回路とすると良い
。 また、前記デジタルデ・一夕畠力手段は、所定の波形デ
ータを記憶している不揮発性メモリと、該不揮発性メモ
リのデータを前記揮発性、メモリー、転送するデータ転
送千段としても良い。 【 作用 】 本発明Ｃこおい゛ζは、 デジタルデータを書き込んだ揮発性メモリは高速でアク
セスできるので、周波数生成手段からば高い周波数が生
戒出力される。 そして、この周波数シンセサイザの電源をＯＦＦとした
とき前記ＲＡＭのデジタルデータが消失しても、デジタ
ルデータ出力手段から出力されたデジタルデータを再び
前記ＲＡＭに書き込むことにより、所定のデジタルデー
タを再び前記ＲＡＭ上に再現することができるので、再
び所定の周波数を生成することができる。 そして、，前記デジタルデータ出力手段を、所定の波形
データ出力プログラムを備えたマイクロコンピュータ回
路として、随時所定のデジタルデータを出力させて前記
ＲＡＭに書き込むと、所定のデジタルデータは前記ＲＡ
Ｍ上に再現される。 または、所定の波形データを記憶させたＲＯＭからデジ
タルデークをデータ転送手段によって前記ＲＡＭへ転送
しても、所定のデジタルデータは再び前記ＲＡＭ上に再
現される。 このようにして、本発明によればＲＡＭを使用すること
によって、高い周波数を生戒することができるとともに
、電源のＯ Ｆ Ｆにより記憶していたデジタルデータ
が消滅しても、．デジタルデータ出力手段によって、所
定のデジタルデータを前記Ｒ Ａ． Ｍ上に随時再現で
きるのである。
以下に本発明にかかる周波数ジンセサイザを図面に基づ
いて詳細に説明する、 第ｌ図は本発明にかかる周波数シンセサイザの実施例の
ブロンク図である。 図面において、 ■は周波数合成回路であり、アドレス信号発生器１１．
加算ＷＮ１ａ， ランチ１１ｂ，波形データを記憶し
た高速作動可能なＲＡＭ１２，読みだした波形データを
アナログ信号に変換するＤ／Ａ変換器１３を備えている
。 ２はマイクロコ〉′ビュータｌ！ｌ２Ｉ路であり、デー
タおよびプログラムを記憶したＲＯＭ２１とＣＰｔＪ２
２（制ｍ用マイク１つコンピュータユニッｔ・）トを備
えている。 ここで、入力された初期値に基づいたアドレス信号がア
ドレス信号発生器１１から出力されると、該アドレスｆ
ｉ号に基づいたデジタルデータが前記ＲＡＭ１．２から
出力される。前記アドレス信号はｉ力記加算器１１ａと
前記ラッチ１ｌｂによって所定の周期でインクリメント
され，６前記ＲＡＭ１２の各アドレスのデータが順次読
みだされ、Ｄ／Ａ変ｆｉａｌ３からアナログ信号が出力
される。このアナログ信号には基本波ばかりでなく高調
波成分も多く含まれているので、バンドバスフィルタ等
によって基本波の周波数の数倍の高い周波数も取り出す
ことができるのである。 このような周波数シンセサイザにおいて、前記ＲＡ．Ｍ
１２はＲＯＭに比較して応答速度が高いので、従来の前
記同様の周波数シンセサイザに比較して高い周波数を生
成することが可能となるのである。 ＲＡＭを用いればこのような効果が得られるのであるが
、電源ＯＦＦ時に、記憶したデジタルデータが消滅して
しまうという重大な欠陥がある。 そこで、本発明においては、電源ＯＮ時に、前記ＲＡＭ
１２に書き込むべき所定のデジタルデータを生戒して出
力するマイクロコンピュータ回路２を設けたのである。 このマイクロコンピュータ回路２は、例えば、サイン波
合成プログラム等のソフトウエアを書き込んだＲＯＭ２
１とそれによって作動して所定のデジタルデータを出
力するＣＰＵ２２とによって構威されたものでも良い。 または、前記マイクロコンピュータ回路２に代えて、所
定のデジタルデークを書き込んだＲＯＭと、電源ＯＮ時
にそのデジタルデータを前記ＲＡＭ１２に転送するデー
タ転送回路とからデジタルデータ出力手段を構威しても
良い。 このようにして、本発明の周波数シンセサイザによれば
、ＲＯＭに比較して高い応答速度の得られるＲＡＭ１２
を使用しているので、ＲＯＭを使用した従来の周波数シ
ンセサイザより高い周波数を生戒することができるとい
う効果が得られるのである。 そして、電源ＯＦＦすると、前記ＲＡＭ１２のデータは
消滅するが、電源ＯＮ時に前記ＲＡＭ １２に所定のデ
ジタルデータを書き込むマイクロコンピュータ回路２を
備えることにより、電源をＯＨ１″る度に前記ＲＡＭ１
２に所定のデジタルデータを書き込むようにした。 このように、電源ＯＮする度に前記ＲＡＭ１２のデータ
は更新されるので、信頼性が高くなるという効果も得ら
れる。 なお、電源ＯＮ時には、一般的に高速性は要求されない
ので、前記ＲＯＭ２ １と萌記ＣＰＵ２２は応答速度の
低い素子でも何ら差し支えないのである。 また、前記ＲＡＭ１ ２に書き込むデジタルデータは任
意に変更できるという利点もある。 この周波数シンセサイザを無線機の局発に使用すると高
い周波数の無線機も比較的シンプルに実現できるという
効果も得られる。
いて詳細に説明する、 第ｌ図は本発明にかかる周波数シンセサイザの実施例の
ブロンク図である。 図面において、 ■は周波数合成回路であり、アドレス信号発生器１１．
加算ＷＮ１ａ， ランチ１１ｂ，波形データを記憶し
た高速作動可能なＲＡＭ１２，読みだした波形データを
アナログ信号に変換するＤ／Ａ変換器１３を備えている
。 ２はマイクロコ〉′ビュータｌ！ｌ２Ｉ路であり、デー
タおよびプログラムを記憶したＲＯＭ２１とＣＰｔＪ２
２（制ｍ用マイク１つコンピュータユニッｔ・）トを備
えている。 ここで、入力された初期値に基づいたアドレス信号がア
ドレス信号発生器１１から出力されると、該アドレスｆ
ｉ号に基づいたデジタルデータが前記ＲＡＭ１．２から
出力される。前記アドレス信号はｉ力記加算器１１ａと
前記ラッチ１ｌｂによって所定の周期でインクリメント
され，６前記ＲＡＭ１２の各アドレスのデータが順次読
みだされ、Ｄ／Ａ変ｆｉａｌ３からアナログ信号が出力
される。このアナログ信号には基本波ばかりでなく高調
波成分も多く含まれているので、バンドバスフィルタ等
によって基本波の周波数の数倍の高い周波数も取り出す
ことができるのである。 このような周波数シンセサイザにおいて、前記ＲＡ．Ｍ
１２はＲＯＭに比較して応答速度が高いので、従来の前
記同様の周波数シンセサイザに比較して高い周波数を生
成することが可能となるのである。 ＲＡＭを用いればこのような効果が得られるのであるが
、電源ＯＦＦ時に、記憶したデジタルデータが消滅して
しまうという重大な欠陥がある。 そこで、本発明においては、電源ＯＮ時に、前記ＲＡＭ
１２に書き込むべき所定のデジタルデータを生戒して出
力するマイクロコンピュータ回路２を設けたのである。 このマイクロコンピュータ回路２は、例えば、サイン波
合成プログラム等のソフトウエアを書き込んだＲＯＭ２
１とそれによって作動して所定のデジタルデータを出
力するＣＰＵ２２とによって構威されたものでも良い。 または、前記マイクロコンピュータ回路２に代えて、所
定のデジタルデークを書き込んだＲＯＭと、電源ＯＮ時
にそのデジタルデータを前記ＲＡＭ１２に転送するデー
タ転送回路とからデジタルデータ出力手段を構威しても
良い。 このようにして、本発明の周波数シンセサイザによれば
、ＲＯＭに比較して高い応答速度の得られるＲＡＭ１２
を使用しているので、ＲＯＭを使用した従来の周波数シ
ンセサイザより高い周波数を生戒することができるとい
う効果が得られるのである。 そして、電源ＯＦＦすると、前記ＲＡＭ１２のデータは
消滅するが、電源ＯＮ時に前記ＲＡＭ １２に所定のデ
ジタルデータを書き込むマイクロコンピュータ回路２を
備えることにより、電源をＯＨ１″る度に前記ＲＡＭ１
２に所定のデジタルデータを書き込むようにした。 このように、電源ＯＮする度に前記ＲＡＭ１２のデータ
は更新されるので、信頼性が高くなるという効果も得ら
れる。 なお、電源ＯＮ時には、一般的に高速性は要求されない
ので、前記ＲＯＭ２ １と萌記ＣＰＵ２２は応答速度の
低い素子でも何ら差し支えないのである。 また、前記ＲＡＭ１ ２に書き込むデジタルデータは任
意に変更できるという利点もある。 この周波数シンセサイザを無線機の局発に使用すると高
い周波数の無線機も比較的シンプルに実現できるという
効果も得られる。
このようにして、本発明の周波数シンセサイザによれば
、ＲＯＭに比較して高い応答速度の得られるＲ Ａ Ｍ
を使用するので、高い周波数を生成することかできると
いう効果が得られるのである。 そして、電源ＯＦＦにより、前記ＲＡＭのデータは消滅
するが、電源ＯＮ時に前記ＲＡＭに所定のデジタルデー
タを書き込むデジタルデータ出力手段を備えることによ
り、電源ＯＮの度に前記ＲＡＭに所定のデジタルデータ
を書き込むようにした。このように、電源○Ｎの度に前
記ＲＡＭのデータは更新されるので．、信頼性が高くな
るという効果も得られる。 なお、電源Ｏ Ｎ時には、一般的に高速性は要求されな
いので、前記デジタルデータ出力手段は応答速度の低い
素子でも何ら差し支えないのである。
、ＲＯＭに比較して高い応答速度の得られるＲ Ａ Ｍ
を使用するので、高い周波数を生成することかできると
いう効果が得られるのである。 そして、電源ＯＦＦにより、前記ＲＡＭのデータは消滅
するが、電源ＯＮ時に前記ＲＡＭに所定のデジタルデー
タを書き込むデジタルデータ出力手段を備えることによ
り、電源ＯＮの度に前記ＲＡＭに所定のデジタルデータ
を書き込むようにした。このように、電源○Ｎの度に前
記ＲＡＭのデータは更新されるので．、信頼性が高くな
るという効果も得られる。 なお、電源Ｏ Ｎ時には、一般的に高速性は要求されな
いので、前記デジタルデータ出力手段は応答速度の低い
素子でも何ら差し支えないのである。
第１図は本発明にかかる周波数シンセサイヂの実施例の
ブロック図、第２図は従来の周波数シンセサイザのブロ
ノク図である。 １・・・周波数合或回路（周波数生戒手段）、１２−・
・ＲＡＭ（連発性メモリ）、 ２・・・マイクロコンピュータ回路（デジタルデータ出
力手段）、
ブロック図、第２図は従来の周波数シンセサイザのブロ
ノク図である。 １・・・周波数合或回路（周波数生戒手段）、１２−・
・ＲＡＭ（連発性メモリ）、 ２・・・マイクロコンピュータ回路（デジタルデータ出
力手段）、
Claims (3)
- （１）波形のデジタルデータを随時読み書き可能な揮発
性メモリを備えて該揮発性メモリから読みだしたデジタ
ルデータに基づいて所定の周波数を出力する周波数生成
手段と、 前記揮発性メモリに書き込むデジタルデータを生成して
前記揮発性メモリに書き込むデジタルデータ出力手段と からなる周波数シンセサイザ。 - （２）前記デジタルデータ出力手段は、所定の波形デー
タ出力プログラムに基づいて前記波形のデジタルデータ
を出力するマイクロコンピュータ回路である請求項（１
）記載の周波数シンセサイザ。 - （３）前記デジタルデータ出力手段は、所定の波形デー
タを記憶している不揮発性メモリと、該不揮発性メモリ
のデータを前記揮発性メモリへ転送するデータ転送手段
である請求項（１）記載の周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193232A JPH0357308A (ja) | 1989-07-26 | 1989-07-26 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1193232A JPH0357308A (ja) | 1989-07-26 | 1989-07-26 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0357308A true JPH0357308A (ja) | 1991-03-12 |
Family
ID=16304523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1193232A Pending JPH0357308A (ja) | 1989-07-26 | 1989-07-26 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0357308A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224719A (ja) * | 1985-03-29 | 1986-10-06 | Diesel Kiki Co Ltd | 波形シミユレ−タ |
| JPS63285657A (ja) * | 1987-05-19 | 1988-11-22 | Fuji Xerox Co Ltd | 記憶装置 |
-
1989
- 1989-07-26 JP JP1193232A patent/JPH0357308A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61224719A (ja) * | 1985-03-29 | 1986-10-06 | Diesel Kiki Co Ltd | 波形シミユレ−タ |
| JPS63285657A (ja) * | 1987-05-19 | 1988-11-22 | Fuji Xerox Co Ltd | 記憶装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3047185B2 (ja) | ディジタル音源装置、およびそれに用いられる外部メモリカートリッジ | |
| JP4901285B2 (ja) | 読み出し性能を向上させることができるメモリカード | |
| JPH0357308A (ja) | 周波数シンセサイザ | |
| JPS59137997A (ja) | 波形メモリ読出し方式 | |
| US6636938B1 (en) | Sound generator | |
| JPH0718174Y2 (ja) | 任意波形発生器 | |
| JPH079280Y2 (ja) | スタック回路 | |
| JP3030962B2 (ja) | マイクロプログラム制御装置 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 | |
| JP2576805Y2 (ja) | 楽音生成用ｌｓｉ | |
| JPH05165676A (ja) | マイクロプログラム制御装置のトレース制御方式 | |
| JPH0277934A (ja) | ラインバッファメモリ | |
| JPS60225253A (ja) | 情報処理装置 | |
| JPS59140530A (ja) | 電子機器 | |
| JPH07210337A (ja) | 信号処理回路 | |
| JPH07200290A (ja) | アドレスを拡張するアドレス発生回路 | |
| JPH0277935A (ja) | ラインバッファメモリ | |
| JPH06231037A (ja) | アドレスを拡張するアドレス発生回路 | |
| JPS63123137A (ja) | アドレス一致信号発生方式 | |
| KR970049407A (ko) | 디스플레이 데이터 램의 어드레스 발생 방법 및 장치 | |
| JPH07141054A (ja) | クロック周波数可変方式 | |
| JPH0633234U (ja) | アドレス発生回路 | |
| JPS5990159A (ja) | マルチｃｐｕ起動方式 | |
| JPH05204765A (ja) | マイクロコンピュータ | |
| JPH0224748A (ja) | アドレス切替回路 |