JPH06196479A - 半導体接続装置 - Google Patents
半導体接続装置Info
- Publication number
- JPH06196479A JPH06196479A JP5250513A JP25051393A JPH06196479A JP H06196479 A JPH06196479 A JP H06196479A JP 5250513 A JP5250513 A JP 5250513A JP 25051393 A JP25051393 A JP 25051393A JP H06196479 A JPH06196479 A JP H06196479A
- Authority
- JP
- Japan
- Prior art keywords
- word line
- line
- metal
- conductive material
- word
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 接続装置部分の面積を最大限利用することに
より、金属線とワード線が接続される面積を最小化し
て、素子の高集積化を成すこと。 【構成】 一連のワード線２，２′上部層に一連の金属
線６，６′が一つずつ対応され、ワード線２，２′と金
属線６，６′が伝導物質パッド４を通じて接続される半
導体接続装置において、伝導物質パッド４はワード線
２，２′のうち、一つの特定ワード線２にコンタクトを
成すが、特定ワード線２に隣り合った別のワード線２′
上部まで拡張されて、このワード線２′上層に位置した
特定金属線６とコンタクトを形成する。
より、金属線とワード線が接続される面積を最小化し
て、素子の高集積化を成すこと。 【構成】 一連のワード線２，２′上部層に一連の金属
線６，６′が一つずつ対応され、ワード線２，２′と金
属線６，６′が伝導物質パッド４を通じて接続される半
導体接続装置において、伝導物質パッド４はワード線
２，２′のうち、一つの特定ワード線２にコンタクトを
成すが、特定ワード線２に隣り合った別のワード線２′
上部まで拡張されて、このワード線２′上層に位置した
特定金属線６とコンタクトを形成する。
Description
【０００１】
【産業上の利用分野】本発明は（高集積）半導体素子の
接続装置に関し、特にワード線と金属線を接続させるに
あたって、伝導物質パッドを用いる半導体接続装置に関
する。
接続装置に関し、特にワード線と金属線を接続させるに
あたって、伝導物質パッドを用いる半導体接続装置に関
する。
【０００２】なお、本明細書の記述は本件出願の優先権
の基礎たる大韓民国特許出願第１９９２−１８２８６号
の明細書の記載に基づくものであって、当該大韓民国特
許出願の番号を参照することによって当該大韓民国特許
出願の明細書の記載内容が本明細書の一部分を構成する
ものとする。
の基礎たる大韓民国特許出願第１９９２−１８２８６号
の明細書の記載に基づくものであって、当該大韓民国特
許出願の番号を参照することによって当該大韓民国特許
出願の明細書の記載内容が本明細書の一部分を構成する
ものとする。
【０００３】
【従来の技術】一般的に、半導体記憶装置において、ワ
ード線として用いられる多結晶シリコン膜は、電気的特
性上、大きな抵抗値を有しているため、集積度が増加す
るに従ってワード線の大きな抵抗により半導体記憶装置
のアクセス時間（ＡｃｃｅｓｓＴｉｍｅ）が増加するよ
うになる。このようなアクセス時間の増加を防止するた
めに、上記ワード線上部層に抵抗が小さい金属線を形成
し、一定のセル配列（Ｃｅｌｌ Ａｒｒａｙ）当り、一
度ずつ上記金属線とワード線を接続させることにより、
ワード線の抵抗を減少させる。
ード線として用いられる多結晶シリコン膜は、電気的特
性上、大きな抵抗値を有しているため、集積度が増加す
るに従ってワード線の大きな抵抗により半導体記憶装置
のアクセス時間（ＡｃｃｅｓｓＴｉｍｅ）が増加するよ
うになる。このようなアクセス時間の増加を防止するた
めに、上記ワード線上部層に抵抗が小さい金属線を形成
し、一定のセル配列（Ｃｅｌｌ Ａｒｒａｙ）当り、一
度ずつ上記金属線とワード線を接続させることにより、
ワード線の抵抗を減少させる。
【０００４】一例として、ワード線に用いられる多結晶
シリコン膜の抵抗は大略４０Ω／面積（ｓｑｕａｒｅ）
であり、金属線は４０ｍΩ／面積程度で、多結晶シリコ
ン膜に比べて１／１０００の抵抗値を有する。さらに、
一つのワード線に１０２４個の単位セルが連結され、６
４個の単位セル当り、ワード線と金属線を接続させるよ
うになる。
シリコン膜の抵抗は大略４０Ω／面積（ｓｑｕａｒｅ）
であり、金属線は４０ｍΩ／面積程度で、多結晶シリコ
ン膜に比べて１／１０００の抵抗値を有する。さらに、
一つのワード線に１０２４個の単位セルが連結され、６
４個の単位セル当り、ワード線と金属線を接続させるよ
うになる。
【０００５】ところで、金属線とワード線を接続させる
接続装置の面積は単位セルのワード線のピッチ（ｐｉｔ
ｃｈ）に比べてより広い面積が要求される。これは、金
属線の形成時に、コンタクト側壁における金属のステッ
プカバレージ（ｓｔｅｐ−ｃｏｖｅｒａｇｅ）が不良に
なるため、金属線コンタクトを大きくしなければなら
ず、金属コンタクト形成時にワード線との十分なオーバ
ーラップ（ｏｖｅｒｌａｐ）を必要とするからである。
接続装置の面積は単位セルのワード線のピッチ（ｐｉｔ
ｃｈ）に比べてより広い面積が要求される。これは、金
属線の形成時に、コンタクト側壁における金属のステッ
プカバレージ（ｓｔｅｐ−ｃｏｖｅｒａｇｅ）が不良に
なるため、金属線コンタクトを大きくしなければなら
ず、金属コンタクト形成時にワード線との十分なオーバ
ーラップ（ｏｖｅｒｌａｐ）を必要とするからである。
【０００６】このように、金属線をワード線に接続させ
るための接続装置部分の面積を減少させるために、半導
体記憶装置の製造過程中に、ワード線以後に形成される
ビット線を利用してワード線と金属線を連結させる伝導
物質パッドとして用いる。ビット線の場合、コンタクト
における良いステップカバレージ特性を有することによ
り、コンタクトの大きさを減少させることができ、さら
にワード線の厚さのピッチを一つのピッチとして用いる
ことができるので、ワード線の一つのピッチ内でワード
線と金属線を相互連結させる伝導物質パッドの役割を十
分にすることができる。
るための接続装置部分の面積を減少させるために、半導
体記憶装置の製造過程中に、ワード線以後に形成される
ビット線を利用してワード線と金属線を連結させる伝導
物質パッドとして用いる。ビット線の場合、コンタクト
における良いステップカバレージ特性を有することによ
り、コンタクトの大きさを減少させることができ、さら
にワード線の厚さのピッチを一つのピッチとして用いる
ことができるので、ワード線の一つのピッチ内でワード
線と金属線を相互連結させる伝導物質パッドの役割を十
分にすることができる。
【０００７】これによる従来の方法を図１および図２を
通じて詳細に説明すれば、図１は従来の方法により伝導
物質パッドを利用して金属線をワード線に接続させる接
続装置のマスク層を示す平面図であり、図２は従来の方
法による図１の切断線Ｘ−Ｘ′に沿った断面図であっ
て、Ａはワード線マスク、Ｂ，Ｃはコンタクトマスク、
Ｃはパッドマスク、Ｅは金属マスク、１は絶縁膜、２は
ワード線、３，５は層間絶縁膜、４は伝導物質パッド、
６は金属線をそれぞれ示す。
通じて詳細に説明すれば、図１は従来の方法により伝導
物質パッドを利用して金属線をワード線に接続させる接
続装置のマスク層を示す平面図であり、図２は従来の方
法による図１の切断線Ｘ−Ｘ′に沿った断面図であっ
て、Ａはワード線マスク、Ｂ，Ｃはコンタクトマスク、
Ｃはパッドマスク、Ｅは金属マスク、１は絶縁膜、２は
ワード線、３，５は層間絶縁膜、４は伝導物質パッド、
６は金属線をそれぞれ示す。
【０００８】先ず、図１および図２に示す通り、ワード
線２と金属線６を連結するために、パッドマスクＣ工程
を追加して伝導物質パッド４を用いるようになる。
線２と金属線６を連結するために、パッドマスクＣ工程
を追加して伝導物質パッド４を用いるようになる。
【０００９】先ず、ワード線マスクＡを用いて、ワード
線２を形成した後に、コンタクトマスクＢでワード線コ
ンタクト部を形成して、伝導物質を上記ワード線２にコ
ンタクトさせる。次いで、パッドマスクＣでワード線２
と接続する伝導物質をパターニングして伝導物質パッド
４を形成する。
線２を形成した後に、コンタクトマスクＢでワード線コ
ンタクト部を形成して、伝導物質を上記ワード線２にコ
ンタクトさせる。次いで、パッドマスクＣでワード線２
と接続する伝導物質をパターニングして伝導物質パッド
４を形成する。
【００１０】上記形成された伝導物質パッド４は、ビッ
ト線を形成するときに形成されるものであって、コンタ
クト抵抗を最小化するようになる。
ト線を形成するときに形成されるものであって、コンタ
クト抵抗を最小化するようになる。
【００１１】次いで、上記伝導物質パッド４と金属を接
続させるために、コンタクトマスクＤでコンタクトホー
ルを形成し、金属線６を形成して、金属マスクＥで金属
パターンを形成する。このとき、上記各層は層間絶縁膜
３，５で絶縁されている。
続させるために、コンタクトマスクＤでコンタクトホー
ルを形成し、金属線６を形成して、金属マスクＥで金属
パターンを形成する。このとき、上記各層は層間絶縁膜
３，５で絶縁されている。
【００１２】
【発明が解決しようとする課題】しかし、上記従来の伝
導物質パッドは、ワード線方向に二つのコンタクト、す
なわち、ワード線と伝導物質パッドのコンタクトおよび
伝導物質パッドと金属線のコンタクトが形成されて、両
者が一定距離に離隔されることにより、ワード線と平行
な方向では多くの空間を占めるようになり、これに対
し、ワード線と垂直な方向に対しては効率的に空間を活
用できないため、高集積素子製造に不適合であるという
問題点があった。
導物質パッドは、ワード線方向に二つのコンタクト、す
なわち、ワード線と伝導物質パッドのコンタクトおよび
伝導物質パッドと金属線のコンタクトが形成されて、両
者が一定距離に離隔されることにより、ワード線と平行
な方向では多くの空間を占めるようになり、これに対
し、ワード線と垂直な方向に対しては効率的に空間を活
用できないため、高集積素子製造に不適合であるという
問題点があった。
【００１３】上記問題点を解決するために案出した本発
明は、金属線でワード線をストラッピング（ｓｔｒａｐ
ｐｉｎｇ）する方法により金属線とワード線の接続装置
の面積を減少させて高集積化に寄与する半導体接続装置
を提供することにその目的がある。
明は、金属線でワード線をストラッピング（ｓｔｒａｐ
ｐｉｎｇ）する方法により金属線とワード線の接続装置
の面積を減少させて高集積化に寄与する半導体接続装置
を提供することにその目的がある。
【００１４】
【課題を解決するための手段】上記目的を達成するため
に、本発明は一連のワード線の上部層に一連の金属線が
一つずつ対応されて、前記ワード線と前記金属線が伝導
物質パッドを通じて接続される半導体接続装置におい
て、前記伝導物質パッドは、前記ワード線のうち一つの
特定ワード線にコンタクトを成し、かつ前記特定ワード
線に隣り合った別のワード線上部まで拡張されて、当該
別のワード線上層に位置した特定の金属線とコンタクト
を形成することを特徴とする。
に、本発明は一連のワード線の上部層に一連の金属線が
一つずつ対応されて、前記ワード線と前記金属線が伝導
物質パッドを通じて接続される半導体接続装置におい
て、前記伝導物質パッドは、前記ワード線のうち一つの
特定ワード線にコンタクトを成し、かつ前記特定ワード
線に隣り合った別のワード線上部まで拡張されて、当該
別のワード線上層に位置した特定の金属線とコンタクト
を形成することを特徴とする。
【００１５】
【実施例】以下、本発明を添付した図面を参照して説明
すると、図３は本発明により伝導物質パッドを利用して
金属線をワード線に接続させる接続装置のマスク層を示
す平面図であり、図４は本発明による図３の切断線Ｙ−
Ｙ′に沿った断面図であって、上記従来の図１および図
２の構成要素中と同一符号は同一名称を示しており、
Ａ′はワード線マスク、Ｂ′，Ｄ′はコンタクトマス
ク、Ｃ′はパッドマスク、Ｅ′は金属マスクをそれぞれ
示す。
すると、図３は本発明により伝導物質パッドを利用して
金属線をワード線に接続させる接続装置のマスク層を示
す平面図であり、図４は本発明による図３の切断線Ｙ−
Ｙ′に沿った断面図であって、上記従来の図１および図
２の構成要素中と同一符号は同一名称を示しており、
Ａ′はワード線マスク、Ｂ′，Ｄ′はコンタクトマス
ク、Ｃ′はパッドマスク、Ｅ′は金属マスクをそれぞれ
示す。
【００１６】先ず、図３および図４に示す通り、先にワ
ード線２に伝導物質パッド４を接続してコンタクト部Ｂ
を形成する。
ード線２に伝導物質パッド４を接続してコンタクト部Ｂ
を形成する。
【００１７】次に、上記伝導物質パッド４、すなわち、
パッドマスクＣ（セル領域でビット線形成時に同時に形
成）をワード線２，２′方向と直交方向に隣接したワー
ド線マスクＡ，Ａ′の上部まで形成する。
パッドマスクＣ（セル領域でビット線形成時に同時に形
成）をワード線２，２′方向と直交方向に隣接したワー
ド線マスクＡ，Ａ′の上部まで形成する。
【００１８】次いで、上記ワード線２と接続された伝導
物質パッド４は金属線マスクＥで形成された隣接のワー
ド線Ａ′上部に位置する金属線６とコンタクトＤを成し
て、最終的にワード線２と金属線６のコンタクトを形成
するようになる。
物質パッド４は金属線マスクＥで形成された隣接のワー
ド線Ａ′上部に位置する金属線６とコンタクトＤを成し
て、最終的にワード線２と金属線６のコンタクトを形成
するようになる。
【００１９】同様に、ワード線２′に伝導物質パッド４
を接続してコンタクト部Ｂ′を形成した後、伝導物質パ
ッド４をワード線マスクＡの上部まで形成し、金属線
６′と接続してコンタクトＤ′を形成して、ワード線
２′と金属線６′のコンタクトを形成する。
を接続してコンタクト部Ｂ′を形成した後、伝導物質パ
ッド４をワード線マスクＡの上部まで形成し、金属線
６′と接続してコンタクトＤ′を形成して、ワード線
２′と金属線６′のコンタクトを形成する。
【００２０】上記形成されたワード線と金属線のコンタ
クト部位の断面図である図４を通じて、より具体的に考
察してみれば次の通りである。
クト部位の断面図である図４を通じて、より具体的に考
察してみれば次の通りである。
【００２１】二つのワード線２，２′上部層に二つの金
属線６，６′が形成されるが、一つの特定ワード線２上
に伝導物質パッド４が接続され、上記伝導物質パッド４
上に上記特定ワード線２と隣り合ったワード線２′上部
層の金属線６が接続されるようにする。
属線６，６′が形成されるが、一つの特定ワード線２上
に伝導物質パッド４が接続され、上記伝導物質パッド４
上に上記特定ワード線２と隣り合ったワード線２′上部
層の金属線６が接続されるようにする。
【００２２】さらに、上記本発明は伝導物質パッドをワ
ード線と直交方向に形成させて伝導物質パッドのピッチ
をより大きくすることであって、高集積化によりワード
線のピッチがもっと減少される場合、三つ以上のワード
線に亘って伝導物質パッドを形成することもでき、一般
的な高集積半導体素子におけるコンタクトとして用いる
ことができる。
ード線と直交方向に形成させて伝導物質パッドのピッチ
をより大きくすることであって、高集積化によりワード
線のピッチがもっと減少される場合、三つ以上のワード
線に亘って伝導物質パッドを形成することもでき、一般
的な高集積半導体素子におけるコンタクトとして用いる
ことができる。
【００２３】
【発明の効果】上記の通り成る本発明は、ワード線の面
積を最大限利用することにより、金属線とワード線が接
続される面積を最小化して素子の高集積化を成すことが
できる効果がある。
積を最大限利用することにより、金属線とワード線が接
続される面積を最小化して素子の高集積化を成すことが
できる効果がある。
【図１】従来の方法により金属線でワード線をストラッ
ピング（ｓｔｒａｐｐｉｎｇ）する部分のマスク層の平
面図である。
ピング（ｓｔｒａｐｐｉｎｇ）する部分のマスク層の平
面図である。
【図２】図１の切断線Ｘ−Ｘ′に沿った断面図である。
【図３】本発明により金属線でワード線をストラッピン
グする部分のマスク層の平面図である。
グする部分のマスク層の平面図である。
【図４】図３の切断線Ｙ−Ｙ′に沿った断面図である。
Ａ，Ａ′ ワード線マスク Ｂ，Ｂ′，Ｄ，Ｄ′ コンタクトマスク Ｃ，Ｃ′ パッドマスク Ｅ，Ｅ′ 金属マスク １ 絶縁膜 ２，２′ ワード線 ３，５ 層間絶縁膜 ４ 伝導物質パッド ６，６′ 金属線
Claims (2)
- 【請求項１】 一連のワード線の上部層に一連の金属線
が一つずつ対応されて、前記ワード線と前記金属線が伝
導物質パッドを通じて接続される半導体接続装置におい
て、 前記伝導物質パッドは、前記ワード線のうち一つの特定
ワード線にコンタクトを成し、かつ前記特定ワード線に
隣り合った別のワード線上部まで拡張されて、当該別の
ワード線上層に位置した特定の金属線とコンタクトを形
成することを特徴とする半導体接続装置。 - 【請求項２】 請求項１において、前記隣り合ったワー
ド線は前記特定ワード線に対し、第１番目またはそれ以
上の隣り合ったワード線であることを特徴とする半導体
接続装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018286A KR950008239B1 (ko) | 1992-10-06 | 1992-10-06 | 반도체접속장치 |
| KR1992-18286 | 1992-10-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06196479A true JPH06196479A (ja) | 1994-07-15 |
Family
ID=19340664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5250513A Pending JPH06196479A (ja) | 1992-10-06 | 1993-10-06 | 半導体接続装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH06196479A (ja) |
| KR (1) | KR950008239B1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339343A (ja) * | 2005-06-01 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100353397B1 (ko) * | 2000-02-01 | 2002-09-18 | 박용선 | 음이온 접착제 및 그의 제조방법 |
| KR102184078B1 (ko) * | 2020-05-11 | 2020-11-27 | (주)세림박스 | 항균성, 항곰팡이성 및 항충성 기능을 갖는 친환경 기능성 골판지 제조용 조성물 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250372A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体集積回路装置 |
-
1992
- 1992-10-06 KR KR1019920018286A patent/KR950008239B1/ko not_active Expired - Fee Related
-
1993
- 1993-10-06 JP JP5250513A patent/JPH06196479A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250372A (ja) * | 1989-03-24 | 1990-10-08 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006339343A (ja) * | 2005-06-01 | 2006-12-14 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US8198733B2 (en) | 2005-06-01 | 2012-06-12 | Panasonic Corporation | Semiconductor device with deviation compensation and method for fabricating the same |
| US8421125B2 (en) | 2005-06-01 | 2013-04-16 | Pansonic Corporation | Semiconductor device with deviation compensation and method for fabricating the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR950008239B1 (ko) | 1995-07-26 |
| KR940010302A (ko) | 1994-05-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4970564A (en) | Semiconductor memory device having stacked capacitor cells | |
| JPH0744220B2 (ja) | 高集積素子用微細コンタクト形成方法 | |
| JPH11204753A5 (ja) | ||
| JPH0546984B2 (ja) | ||
| JP2000031088A (ja) | 半導体装置のコンタクトホ―ルを形成する方法 | |
| JPH1079491A5 (ja) | ||
| JPH11251430A (ja) | 集積回路の中の導電素子を相互に接続する方法とシステム | |
| US5502324A (en) | Composite wiring layer | |
| KR950008239B1 (ko) | 반도체접속장치 | |
| US7164204B2 (en) | Integrated circuit devices with an auxiliary pad for contact hole alignment | |
| JPH0254960A (ja) | 半導体装置の製造方法 | |
| JP2747025B2 (ja) | 半導体装置の製造方法 | |
| JP2551030B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11186386A (ja) | 半導体装置およびその製造方法 | |
| JPS6386455A (ja) | 半導体装置 | |
| JPH01215060A (ja) | メモリ装置の製造方法 | |
| JPS58225662A (ja) | 半導体装置 | |
| JPH05243397A (ja) | 半導体装置の製造方法 | |
| KR950013739B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP2869978B2 (ja) | 半導体装置 | |
| JPS59129461A (ja) | 半導体装置とその製造方法 | |
| JPH10189901A5 (ja) | ||
| JPH03116852A (ja) | 半導体装置 | |
| JPH11251553A (ja) | 半導体メモリ装置のコンタクト形成方法及びその構造 | |
| JPH04207053A (ja) | 半導体装置の配線構造 |