JPH06196975A - 非同期リードリセットラッチ回路 - Google Patents

Abstract

(57)【要約】 【目的】 本発明は、信頼性の高い警報インタフェース
の非同期リードリセットラッチ回路を提供することを目
的とする。 【構成】 本発明の非同期リードリセットラッチ回路
は、並列に接続され警報信号の入力される第１のラッチ
と第２のラッチと、この第１のラッチと第２のラッチに
保持される警報信号を交互に得るための読出し信号を出
力する読出し手段と、前記第１のラッチと第２のラッチ
の出力の論理和をとる論理和回路とを具備することを特
徴とする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複数の通信機器の故障
状態等を監視する際に使用する警報インタフェースの非
同期リードリセットラッチ回路に関するものである。

【０００２】

【従来の技術】従来、通信機器の警報処理部の警報イン
タフェースとして処理警報数が多枝に渡ることから、状
態監視は一定時間ごとに各処理部の状態データをインタ
フェースを介して読み出し、前回の読み出しから今回の
読み出しまでの間に各警報が存在したかどうかで判断す
る方式、すなわちポーリングが用いられる。この複数の
通信機器の故障状態を監視する手段として、図３に示す
ものがある。図３において、各通信機器１００Ａ、１０
０Ｂ、…、１００Ｎには、それぞれの故障状態を検知す
るための警報処理部１０３Ａ、１０３Ｂ、…、１０３Ｎ
と、故障状態を検出した場合にその状態を保持するため
の警報インタフェース回路１０１Ａ、１０１Ｂ、…、１
０１Ｎがそれぞれ設けられている。このような構成で、
各通信機器１００Ａ、１００Ｂ、…、１００Ｎに対し
て、状態監視装置１０５がＲＥＡＤ信号を順次送出する
ことにより、各警報インタフェース１０１Ａ、１０１
Ｂ、…、１０１Ｎが保持している状態信号ＤＡＴＡを読
出し、各通信機器１００Ａ、１００Ｂ、…、１００Ｎの
故障状態を監視するものである。

【０００３】すなわち状態監視装置１０５が、各通信機
器１００Ａ、１００Ｂ、…、１００Ｎの状態信号をポー
リングで警報処理部１０３Ａ、１０３Ｂ、…、１０３Ｎ
から読出し、複数の通信機器１００Ａ、１００Ｂ、…、
１００Ｎの故障状態を監視する手段である。上述したよ
うに通信機機の故障状態を保持し、状態監視装置１０５
からのＲＥＡＤ信号に応じて前記故障状態を返送するた
めの警報インタフェース回路は、図４に示すように、Ｄ
フリップフロップ回路１１３、トランスペアレントラッ
チ回路１２１、３ステートバッファ１２３及びインバー
タ回路１１１を組み合わせて構成していた。

【０００４】この従来の警報インタフェース回路１０１
の動作を図５を参照して説明する。図３に示す警報処理
部１０３が通信機器１００の故障を検出することに起因
してＬ状態のＡＬＭ信号パルスを出力した場合、図４に
示すＤフリップフロップ回路１１３によりＤフリップフ
ロップ回路１１３の端子Ｑに接続される端子Ａは状態値
Ｈに設定され、保持されると共に、トランスペアレント
ラッチ回路１２１によりトランスペアレントラッチ回路
１２１の端子Ｑに接続される端子Ｂも状態値Ｈに設定さ
れ保持される。

【０００５】その後、状態監視装置１０５から状態値Ｌ
のＲＥＡＤ信号パルスが供給されると、警報インタフェ
ース回路１０１は、まずＤフリップフロップ回路１１３
により前記ＲＥＡＤ信号パルスの立ち下がり時に、端子
Ａを状態値Ｌに設定し、保持する。次に、トランスペア
レントラッチ回路１２１により前記ＲＥＡＤ信号パルス
の立ち上がり時に、端子Ｂを状態値Ｌに設定し保持す
る。さらに、３ステートバッファ１２３により、前記Ｒ
ＥＡＤ信号パルスが状態値Ｌの間、端子Ｂと同じ状態値
の信号を、すなわち状態値Ｈの信号を状態監視装置１０
５に返送することができ、通信機器１００が正常に動作
していることを知らせることができる。上記のように前
回のポーリングから今回のポーリングまでにアラームが
発生しているとき、エラーがあったことが読み出され
る。

【０００６】上述した警報インタフェースでは図６に示
すように、ＲＥＡＤ信号パルスをＡＬＭ信号パルスの入
力期間中に受信した場合、上述したようにＡＬＭ信号パ
ルスの立ち上がりに基づいてトランスペアレントラッチ
回路が端子Ｂを状態値Ｈに設定し通信機器の故障を知ら
せることができる。しかしながら、ＡＬＭ信号パルスが
立ち上がる前にＲＥＡＤ信号パルスが立ち下がるため、
ＲＥＡＤ信号パルスが立ち上がっても端子Ｂは状態値Ｈ
を保持する。そのため、その後ＲＥＡＤ信号パルスを受
信した場合、ＡＬＭ信号パルスが供給されていないにも
拘らず、状態値Ｈの信号を状態値監視装置に返送し、誤
った通信機器の状態監視結果を知らせてしまうという問
題があった。

【０００７】

【発明の目的】本発明は、上記課題に鑑みてなされたも
ので、信頼性の高い警報インタフェースの非同期リード
リセットラッチ回路を提供することを目的とする。

【０００８】

【発明の概要】上記目的を達成するため本願第１の発明
は、並列に接続され警報信号の入力される第１のラッチ
回路と第２のラッチ回路と、この第１のラッチ回路と第
２のラッチ回路に保持される警報信号を交互に得るため
の読出し信号を出力する読出し手段と、前記第１のラッ
チ回路と第２のラッチ回路の出力の論理和をとる論理和
回路とを具備することを特徴とする。また、本願第２の
発明は、並列に接続され警報信号の入力される第１のラ
ッチ回路と第２のラッチ回路と、この第１のラッチ回路
と第２のラッチ回路の出力の論理和をとる論理和回路
と、前記第１のラッチ回路と第２のラッチ回路に供給さ
れる同期信号より遅延した同期信号を出力する遅延手段
と、この遅延手段の同期信号に同期して供給される信号
の状態値と同じ状態値の信号を出力する第３のラッチ回
路と、前記遅延手段の同期信号を反転して出力する反転
回路と、この反転回路から出力される反転同期信号に同
期して動作する第４のラッチ回路と、前記第３のラッチ
回路と第４のラッチ回路の状態値の否定論理積をとる否
定論理積回路と、否定論理積回路から出力される信号に
同期して第１のセット信号を第１のラッチ回路に出力す
ると共に、この第１のセット信号と異なる状態値の第２
のセット信号を第２のラッチ回路に出力する第５のラッ
チ回路とを具備することを特徴とする。

【０００９】本願第１の発明の非同期リードリセットラ
ッチ回路は、並列に接続される第１のラッチ回路と第２
のラッチ回路に警報信号が入力されるとそれぞれに保持
され、この保持された警報信号は読出し信号によって交
互に読み出され、論理和回路を介して出力される。ま
た、このとき第１のラッチ回路と第２のラッチ回路に入
力される警報信号を当該第１のラッチ回路と第２のラッ
チ回路に保持される警報信号を読み出すための読出し信
号に比べ十分に速くすることで読出しの誤りを防止する
ことができる。

【００１０】本願第２の発明の非同期リードリセットラ
ッチ回路は、第５のラッチ回路から交互に出力されるセ
ット信号を第１のラッチ回路と第２のラッチ回路がそれ
ぞれ入力して、並列に接続される第１のラッチ回路と第
２のラッチ回路に保持された警報信号が交互に読み出さ
れ、論理和回路を介して出力される。

【００１１】

【実施例】以下、本発明を図面に示した実施例に基づい
て詳細に説明する。図１は、本発明に係る非同期リード
リセットラッチ回路を警報インタフェースに適用した場
合の一実施例を示す構成図である。

【００１２】本図において、本実施例の警報インタフェ
ース回路１には本発明に係る非同期リードリセットラッ
チ回路による切換制御部３が形成される。

【００１３】警報信号ＡＬＭ信号が入力されるＯＲ回路
１１とＯＲ回路１７は並列に接続されており、ＯＲ回路
１１はＤフリップフロップ回路１３のＤ1 端子に接続さ
れ、ＯＲ回路１７はＤフリップフロップ回路１９のＤ2
端子に接続されている。尚、Ｄフリップフロップ回路
は、ＣＬＫ端子に対してＨ状態の信号が供給される毎
に、その際にＤ端子に供給される信号の状態値と同じ状
態値の信号をＱ端子から出力するものである。

【００１４】Ｄフリップフロップ回路１３のＱ1 端子は
ＯＲ回路１５と、ＯＲ回路１１のＡＬＭ信号の入力とは
異なる側に接続される。Ｄフリップフロップ回路１９の
Ｑ2端子はＯＲ回路１５と、ＯＲ回路１７のＡＬＭ信号
の入力とは異なる側に接続される。また、ＯＲ回路１５
はトランスペアレントラッチ回路２１のＤ6 端子に接続
され、このトランスペアレントラッチ回路２１のＱ6 端
子は３ステートバッファ２３に接続され、さらに、この
３ステートバッファ２３の出力が警報インタフェース回
路１のデータとして出力される。尚、トランスペアレン
トラッチ回路２１は、Ｈ状態信号がＧ端子に供給されて
いる場合には、Ｄ端子に供給される信号と同じ状態値信
号をＱ端子から出力すると共に、Ｌ状態信号がＧ端子に
供給されている場合には、その供給前にＤ端子に供給さ
れた信号と同じ状態値信号をＱ端子から出力するもので
ある。

【００１５】また、３ステートバッファ２３はＨ状態信
号がｂ端子に供給されている場合には、ｃ端子をハイイ
ンピーダンス状態にすると共に、Ｌ状態信号がｂ端子に
供給されている場合には、ａ端子に供給される信号と同
じ状態値信号をｃ端子から出力するものである。また、
ＣＬＫ信号はＤフリップフロップ回路１３とＤフリップ
フロップ回路１９に供給される。したがって、Ｄフリッ
プフロップ回路１３とＤフリップフロップ回路１９と
は、同期して動作する。一方、このＣＬＫ信号は遅延回
路３１を介して所定時間が遅延され、この遅延されたＣ
ＬＫ信号、すなわちＣＬＫｄ信号が切換制御部３に取込
まれる。

【００１６】つぎに、切換制御部３の構成について説明
する。遅延回路３１を介して供給されたＣＬＫｄ信号
は、Ｄフリップフロップ回路３５及びインバータ回路３
３に入力される。インバータ回路３３で反転されたＣＬ
Ｋｄ信号がＤフリップフロップ回路３７に入力されるこ
とから、Ｄフリップフロップ回路３５とＤフリップフロ
ップ回路３７は、交互にＣＬＫｄ信号が供給されること
になる。

【００１７】ＲＥＡＤ信号が入力されるＤフリップフロ
ップ回路３５のＱ3 端子はＮＡＮＤ回路３９を介してに
インバータ回路４１とＤフリップフロップ回路４３に接
続される。このインバータ回路４１で反転されたＳＹＮ
Ｃ信号は、接続されるトランスペアレントラッチ回路２
１に入力される。

【００１８】Ｄフリップフロップ回路４３のＱ5 端子か
ら出力されるＡＣＬＲ信号はＤフリップフロップ回路１
３のＳＥＴ端子に入力される。−Ｑ5 端子から出力され
るＢＣＬＲ信号は該Ｄフリップフロップ回路４３のＤ5
端子及びＤフリップフロップ回路１９のＳＥＴ端子に入
力される。尚、ここでＱ5 に付された「−」なる符号は
本来Ｑ5 の上に付されるべきものであるが、ここでは表
現できないのでＱ5 の前に記載して代えた。

【００１９】次に、図２を参照して本実施例の作用をそ
の動作と共に説明する。Ｄフリップフロップ回路３５、
インバータ回路３３、Ｄフリップフロップ回路３７及び
ＮＡＮＤ回路３９により、ＳＹＮＣ信号はｔ2 でＲＥＡ
Ｄ信号が立ち下がった後、ＣＬＫｄ信号の状態値変化時
に、ここではｔ3 で立ち上がったときに立ち下がる。そ
の後、ｔ6 でＲＥＡＤ信号が立ち上がった後、ＣＬＫｄ
信号の状態値変化時に、ここではｔ7 で立ち上がり時に
立ち上がる。Ｄフリップフロップ回路４３により、ＡＣ
ＬＲ信号はＳＹＮＣ信号の立ち下がり時に、その時間前
にＤフリップフロップ回路４３のＤ5 端子に供給された
信号の状態値を反転した状態値になる。また、ＢＣＬＲ
信号はＳＹＮＣ信号の立ち下がり時に、その時間前にＤ
フリップフロップ回路４３のＤ5 端子に供給された信号
の状態値を反転した状態値になる。このとき、ＡＣＬＲ
信号とＢＣＬＲ信号とは、互いに状態値が異なる。

【００２０】Ｄフリップフロップ回路１３及びＯＲ回路
１１により、信号ＡはＡＬＭ信号の立ち上がり時に、Ａ
ＣＬＲ信号が状態値Ｌであれば、その後ＡＣＬＲの立ち
上がり時に立ち上がる。また、ＡＣＬＲの立ち下がり時
に立ち下がる。

【００２１】Ｄフリップフロップ回路１９及びＯＲ回路
１７により、信号ＢはＡＬＭ信号の立ち上がり時（ｔ1
）に、ＢＣＬＲ信号が状態値Ｌであれば、その後ＢＣ
ＬＲの立ち上がり時（ｔ3 ）に立ち上がる。また、ＢＣ
ＬＲの立ち下がり時（ｔ10）に立ち下がる。

【００２２】トランスペアレントラッチ回路２１及びＯ
Ｒ回路１５により、当該トランスペアレントラッチ回路
２１の端子Ｑ6 がＳＹＮＣ信号の立ち下がり時に、その
際の信号Ａと信号Ｂとの和信号の状態値となると共に、
その状態値をＳＹＮＣ信号が立ち上がるまで保持する。
３ステートバッファ２３により、ＤＡＴＡはＳＹＮＣ信
号が状態値Ｌの期間中、例えばｔ3 〜ｔ8 の間、トラン
スペアレントラッチ回路２１の端子Ｑ6 の状態値とな
る。その期間以外は、ハイインピーダンス状態となる。

【００２３】このため、ＡＬＭ信号パルスの発生期間中
（ｔ1 〜ｔ4 ）にＲＥＡＤ信号パルスがｔ2 で発生して
も、信号Ａと信号Ｂとの和信号が状態値Ｈとなる期間
は、そのＲＥＡＤ信号がｔ2 で立ち下がった後のＣＬＫ
ｄ信号の状態値変化時（ｔ3 ）から、次にＲＥＡＤ信号
が立ち下がった後のＣＬＫｄ信号の状態値変化時（ｔ1
0）までの期間である。

【００２４】ＲＥＡＤ信号がｔ2 で立ち下がった後のＣ
ＬＫｄ信号の状態値変化時（ｔ3 ）に、その際の信号Ａ
と信号Ｂとの和信号の状態値をＤＡＴＡとして、図示し
ない状態監視装置に出力し、その状態値は次にＲＥＡＤ
信号が立ち上がった後の、ＣＬＫｄ信号の状態値変化時
（ｔ7 ）まで保持すると共に、ＳＹＮＣ信号が状態値Ｌ
の期間（ｔ3 〜ｔ8 ）でＤＡＴＡとして状態監視装置に
出力することから、１回のＡＬＭ信号パルスの発生に対
して、１回の状態値ＨのＤＡＴＡ信号を発生するように
できる。尚、本実施例においてはラッチ回路が、Ｄフリ
ップフロップ回路で構成される場合について説明した
が、Ｒ−Ｓラッチ回路等も同様に使用できるのはいうま
でもない。

【００２５】

【発明の効果】本発明は以上説明したように構成し且つ
動作するので、ＡＬＭ信号パルスとＲＥＡＤ信号パルス
との発生タイミングが互いに接近することに起因する返
送すべきＤＡＴＡ信号の誤りを防止することができ、信
頼性を高める上で著しい効果を奏する。

【図面の簡単な説明】

【図１】本発明の一実施例の概略の構成を示すブロック
図。

【図２】図１に係る動作を説明するためのタイミングチ
ャート。

【図３】複数の通信機器の故障状態を監視するシステム
の概略の構成を示すブロック図。

【図４】故障状態を返送するための警報インタフェース
の構成を示すブロック図。

【図５】従来の警報インタフェースの動作を説明するた
めのタイミングチャート。

【図６】従来の警報インタフェースの問題点を説明する
ためのタイミングチャート。

【符号の説明】

１ 警報インタフェース回路、 ３ 切換制御部、 １
１ ＯＲ回路、 １３Ｄフリップフロップ回路、 １５
ＯＲ回路、 １７ ＯＲ回路、 １９ Ｄフリップフ
ロップ回路、 ２１ トランスペアレントラッチ回路、
２３ ３ステートバッファ、 ３１ 遅延回路、 ３
３ インバータ回路、 ３５ Ｄフリップフロップ回
路、 ３７ Ｄフリップフロップ回路、 ３９ ＮＡＮ
Ｄ回路、４１ インバータ回路、 ４３ Ｄフリップフ
ロップ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】 並列に接続され警報信号の入力される第
   １のラッチ回路と第２のラッチ回路と、 この第１のラッチ回路と第２のラッチ回路に保持される
   警報信号を交互に得るための読出し信号を出力する読出
   し手段と、 前記第１のラッチ回路と第２のラッチ回路の出力の論理
   和をとる論理和回路と、を具備することを特徴とする非
   同期リードリセットラッチ回路。
2. 【請求項２】 並列に接続され警報信号の入力される第
   １のラッチ回路と第２のラッチ回路と、 この第１のラッチ回路と第２のラッチ回路の出力の論理
   和をとる論理和回路と、 前記第１のラッチ回路と第２のラッチ回路に供給される
   同期信号より遅延した同期信号を出力する遅延手段と、 この遅延手段の同期信号に同期して供給される信号の状
   態値と同じ状態値の信号を出力する第３のラッチ回路
   と、 前記遅延手段の同期信号を反転して出力する反転回路
   と、 この反転回路から出力される反転同期信号に同期して動
   作する第４のラッチ回路と、 前記第３のラッチ回路と第４のラッチ回路の状態値の否
   定論理積をとる否定論理積回路と、 否定論理積回路から出力される信号に同期して第１のセ
   ット信号を第１のラッチ回路に出力すると共に、この第
   １のセット信号と異なる状態値の第２のセット信号を第
   ２のラッチ回路に出力する第５のラッチ回路と、を具備
   することを特徴とする非同期リードリセットラッチ回
   路。