JPH0620075B2 - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH0620075B2 JPH0620075B2 JP62283423A JP28342387A JPH0620075B2 JP H0620075 B2 JPH0620075 B2 JP H0620075B2 JP 62283423 A JP62283423 A JP 62283423A JP 28342387 A JP28342387 A JP 28342387A JP H0620075 B2 JPH0620075 B2 JP H0620075B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- semi
- collector
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 title description 12
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 18
- 125000006850 spacer group Chemical group 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 14
- 238000005530 etching Methods 0.000 claims description 7
- 239000011810 insulating material Substances 0.000 claims description 5
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 239000012535 impurity Substances 0.000 description 9
- 230000003071 parasitic effect Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 239000002019 doping agent Substances 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- -1 oxygen ions Chemical class 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000001947 vapour-phase growth Methods 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- WUKWITHWXAAZEY-UHFFFAOYSA-L calcium difluoride Chemical compound [F-].[F-].[Ca+2] WUKWITHWXAAZEY-UHFFFAOYSA-L 0.000 description 1
- 229910001634 calcium fluoride Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000001451 molecular beam epitaxy Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000012827 research and development Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、化合物半導体等のヘテロ接合を利用したヘテ
ロ接合バイポーラトランジスタの製造方法に関する。
ロ接合バイポーラトランジスタの製造方法に関する。
近年、半導体装置は高集積化、高速化に向けて、精力的
な研究開発が進められている。特に化合物半導体等のヘ
テロ接合を利用したバイポーラトランジスタ（以下、Ｈ
ＢＴと称す）は、エミッタ注入効率が高く、高利得かつ
高速化が期待され、次世代の半導体素子として注目され
ている。このＨＢＴは分子線エピタキシャル成長法、有
機金属熱分解気相成長法等による化合物半導体の薄膜多
層結晶成長技術の進展に伴い、その実現が可能となっ
た。
な研究開発が進められている。特に化合物半導体等のヘ
テロ接合を利用したバイポーラトランジスタ（以下、Ｈ
ＢＴと称す）は、エミッタ注入効率が高く、高利得かつ
高速化が期待され、次世代の半導体素子として注目され
ている。このＨＢＴは分子線エピタキシャル成長法、有
機金属熱分解気相成長法等による化合物半導体の薄膜多
層結晶成長技術の進展に伴い、その実現が可能となっ
た。
このＨＢＴにおいて、高速，高周波特製を表わす一つの
指標である最大発振周波数ｆmaxは次式で示される。
指標である最大発振周波数ｆmaxは次式で示される。
ここで、ｆＴは、電流利得遮断周波数、ＲＢはベース抵
抗、ＣBCはトランジスタの真性領域のベース・コレクタ
接合容量、Ｃbcはトランジスタの外部領域のベース・コ
レクタ寄生容量である。
抗、ＣBCはトランジスタの真性領域のベース・コレクタ
接合容量、Ｃbcはトランジスタの外部領域のベース・コ
レクタ寄生容量である。
この(1)式から明らかなようり、ＨＢＴの高速動作を実
現する一つの手段として、ベース・コレクタ寄生容量Ｃ
bcあるいはベース抵抗ＲＢを極力小さくする必要があ
る。従来、この高速動作を実現するために、トランジス
タが構成される基板に対し、基板の表面側から外部ベー
ス領域に選択的に高エネルギーで酸素イオンを注入し、
ベース・コレクタ接合部を半絶縁化することによりベー
ス・コレクタ寄生容量Ｃbcを低減するとともに、これら
の更に外部ベース領域に、そのベースと同じ導電型を形
成するドーパントをイオン注入し、その後の熱処理によ
りドーパントを活性化して、外部ベース層のシート抵抗
の低減と、その後に形成されるベース電極とのコンタク
ト抵抗の低減とを図ることによりベース抵抗ＲＢを低減
させていた。
現する一つの手段として、ベース・コレクタ寄生容量Ｃ
bcあるいはベース抵抗ＲＢを極力小さくする必要があ
る。従来、この高速動作を実現するために、トランジス
タが構成される基板に対し、基板の表面側から外部ベー
ス領域に選択的に高エネルギーで酸素イオンを注入し、
ベース・コレクタ接合部を半絶縁化することによりベー
ス・コレクタ寄生容量Ｃbcを低減するとともに、これら
の更に外部ベース領域に、そのベースと同じ導電型を形
成するドーパントをイオン注入し、その後の熱処理によ
りドーパントを活性化して、外部ベース層のシート抵抗
の低減と、その後に形成されるベース電極とのコンタク
ト抵抗の低減とを図ることによりベース抵抗ＲＢを低減
させていた。
第２図はヘテロ接合としてＧａＡｓ／ＡｌＧａＡｓを用
いた従来のＨＢＴチップの断面図を示している。
いた従来のＨＢＴチップの断面図を示している。
半絶縁性基板２１上にｎ型ＧａＡｓから成るコレクタ層
２２、ｐ型ＧａＡｓから成るベース層２６、ｎ型ＡｌＧ
ａＡｓから成るエミッタ層２７が形成されている。この
エミッタ層２７の直下のベース層２６及びコレクタ層２
２は、トランジスタの真性領域を構成し、実際のトラン
ジスタ動作を担う。この真性領域の外部領域において
は、基板の表面から選択的に酸素イオン及びｐ型の導電
性を形成するドーパント（例えばＭｇ）を順次イオン注
入し熱処理することにより、イオン注入絶縁層２１１及
びｐ型ＧａＡｓから成るベースコンタクト層２１２が形
成されている。かかる構成により、真性領域の外部領域
における、ベース・コレクタ寄生容量Ｃbcを低減すると
共に、ベース・コンタクト層２１２のシート抵抗の低減
とベース電極２８とのコンタクト抵抗の低減を同時には
かり、ベース抵抗ＲＢを低減させていた。
２２、ｐ型ＧａＡｓから成るベース層２６、ｎ型ＡｌＧ
ａＡｓから成るエミッタ層２７が形成されている。この
エミッタ層２７の直下のベース層２６及びコレクタ層２
２は、トランジスタの真性領域を構成し、実際のトラン
ジスタ動作を担う。この真性領域の外部領域において
は、基板の表面から選択的に酸素イオン及びｐ型の導電
性を形成するドーパント（例えばＭｇ）を順次イオン注
入し熱処理することにより、イオン注入絶縁層２１１及
びｐ型ＧａＡｓから成るベースコンタクト層２１２が形
成されている。かかる構成により、真性領域の外部領域
における、ベース・コレクタ寄生容量Ｃbcを低減すると
共に、ベース・コンタクト層２１２のシート抵抗の低減
とベース電極２８とのコンタクト抵抗の低減を同時には
かり、ベース抵抗ＲＢを低減させていた。
このような従来のＨＢＴにおいては、コレクタ層２２と
ベースコンタクト層２１２との間に注入される酸素イオ
ン、及びベースコンタクト層２１２の形成を目的として
注入されるｐ型ドーパントはベースコンタクト層２１２
に結晶欠陥を誘起する。この結晶欠陥は、熱処理によっ
ても完全に除去できないため、この欠陥によってベース
コンタクト層のキャリアがトラップされて、その結果ベ
ース抵抗ＲＢを十分に低減できない。しかも、前述の熱
処理工程は、真性領域におけるベース，エミッタ，コレ
クタの導電型を規定する不純物及び外部ベース層２１２
にイオン注入された不純物を隣接する層に拡散させ、不
純物濃度分布を変化させてしまい、再結合電流が増加
し、エミッタ注入効率を大幅に劣化させていた。
ベースコンタクト層２１２との間に注入される酸素イオ
ン、及びベースコンタクト層２１２の形成を目的として
注入されるｐ型ドーパントはベースコンタクト層２１２
に結晶欠陥を誘起する。この結晶欠陥は、熱処理によっ
ても完全に除去できないため、この欠陥によってベース
コンタクト層のキャリアがトラップされて、その結果ベ
ース抵抗ＲＢを十分に低減できない。しかも、前述の熱
処理工程は、真性領域におけるベース，エミッタ，コレ
クタの導電型を規定する不純物及び外部ベース層２１２
にイオン注入された不純物を隣接する層に拡散させ、不
純物濃度分布を変化させてしまい、再結合電流が増加
し、エミッタ注入効率を大幅に劣化させていた。
更に、この様なイオン注入法によっては、ベース・コレ
クタ寄生容量Ｃbcは高々３０％乃至４０％しか低減され
ない。
クタ寄生容量Ｃbcは高々３０％乃至４０％しか低減され
ない。
本発明の目的は、前記問題点を誘起するイオン注入工程
を必要とせず、しかもベース抵抗及びベース・コレクタ
寄生容量を大幅に低減したヘテロ接合バイポーラトラン
ジスタの製造方法を提供することにある。
を必要とせず、しかもベース抵抗及びベース・コレクタ
寄生容量を大幅に低減したヘテロ接合バイポーラトラン
ジスタの製造方法を提供することにある。
本発明のヘテロ接合バイポーラトランジスタの製造方法
は、半絶縁性半導体基板上に第１の半導体材料からなる
コレクタ層を形成する工程と、前記コレクタ層上に所定
パターンのマスクを形成し、このマスクを用いて前記コ
レクタ層をエッチングし、前記半絶縁性半導体基板を露
出する工程と、前記露出した半絶縁性半導体基板上に絶
縁材料もしくは半絶縁性半導体材料からなるスペーサ層
を選択的にエピタキシャル成長する工程と、前記スペー
サ層上に第２の半導体材料からなるベースコンタクト層
をエピタキシャル成長する工程と、前記マスクの前記ス
ペーサ層近傍の端を部分的にエッチングし、前記コレク
タ層を露出する工程と、前記ベースコンタクト層及び前
記コレクタ層の露出部に第３の半導体材料からなるベー
ス層及び第４の半導体材料からなるエミッタ層を順次エ
ピタキシャル成長する工程とを含み構成されている。
は、半絶縁性半導体基板上に第１の半導体材料からなる
コレクタ層を形成する工程と、前記コレクタ層上に所定
パターンのマスクを形成し、このマスクを用いて前記コ
レクタ層をエッチングし、前記半絶縁性半導体基板を露
出する工程と、前記露出した半絶縁性半導体基板上に絶
縁材料もしくは半絶縁性半導体材料からなるスペーサ層
を選択的にエピタキシャル成長する工程と、前記スペー
サ層上に第２の半導体材料からなるベースコンタクト層
をエピタキシャル成長する工程と、前記マスクの前記ス
ペーサ層近傍の端を部分的にエッチングし、前記コレク
タ層を露出する工程と、前記ベースコンタクト層及び前
記コレクタ層の露出部に第３の半導体材料からなるベー
ス層及び第４の半導体材料からなるエミッタ層を順次エ
ピタキシャル成長する工程とを含み構成されている。
本発明においては、外部ベース領域直下の半絶縁性半導
体基板上に直接エピタキシャル成長によって、半絶縁性
半導体材料からなるスペーサ層を形成するので、外部ベ
ース領域とコレクタ層が対抗していない構造を実現でき
る。従って、ベース・コレクタ寄生容量Ｃbcをほとんど
零とすることができる。更に外部ベース領域直下に、第
２の半導体材料からなるベースコンタクト層をエピタキ
シャル成長法によって形成しているため、ベースコンタ
クト層のドーピング濃度及び又は厚さを調整することに
よってベース抵抗を大幅に低減できる。しかも、これ等
各層はエピタキシャル成長法で形成しているため、イオ
ン注入工程及びそれにともなう熱処理工程を必要とせ
ず、結晶欠陥の誘起及び不純物の拡散が防止できる。
体基板上に直接エピタキシャル成長によって、半絶縁性
半導体材料からなるスペーサ層を形成するので、外部ベ
ース領域とコレクタ層が対抗していない構造を実現でき
る。従って、ベース・コレクタ寄生容量Ｃbcをほとんど
零とすることができる。更に外部ベース領域直下に、第
２の半導体材料からなるベースコンタクト層をエピタキ
シャル成長法によって形成しているため、ベースコンタ
クト層のドーピング濃度及び又は厚さを調整することに
よってベース抵抗を大幅に低減できる。しかも、これ等
各層はエピタキシャル成長法で形成しているため、イオ
ン注入工程及びそれにともなう熱処理工程を必要とせ
ず、結晶欠陥の誘起及び不純物の拡散が防止できる。
以下、本発明をｎｐｎ型ＡｌＧａＡｓ／ＧａＡｓＨＢＴ
を例にして図面を用いて説明する。
を例にして図面を用いて説明する。
第１図（ａ）乃至第１図（ｅ）は、本発明の一実施例を
製造工程順に説明する素子断面図である。まず、第１図
（ａ）に示すように、ＧａＡｓから成る半絶縁性基板１
１上に、ドナー（例えばＳｉ）をトープしたｎ型ＧａＡ
ｓから成るコレクタ層１２を厚さ０．５μｍ乃至１．０
μｍに分子線エピタキシャル成長法あるいは有機金属熱
分解気相成長法等を用いて成長させた後、ＳｉＯ２，Ｓ
ｉ３Ｎ４等の絶縁体から成る所定パターンを有するマス
ク１３を形成する。
製造工程順に説明する素子断面図である。まず、第１図
（ａ）に示すように、ＧａＡｓから成る半絶縁性基板１
１上に、ドナー（例えばＳｉ）をトープしたｎ型ＧａＡ
ｓから成るコレクタ層１２を厚さ０．５μｍ乃至１．０
μｍに分子線エピタキシャル成長法あるいは有機金属熱
分解気相成長法等を用いて成長させた後、ＳｉＯ２，Ｓ
ｉ３Ｎ４等の絶縁体から成る所定パターンを有するマス
ク１３を形成する。
次に、第１図（ｂ）に示す様に、マスク１３を用いてコ
レクタ層１２をエッチング除去し、半絶縁性基板１１を
露出させる。エッチング手段としてはほぼ垂直なエッチ
ング断面が得られるＢＣｌ３ガス，Ｃｌ２ガス等の雰囲
気ガスによる反応性イオンエッチング、あるいは反応性
イオンビームエッチングが好適である。
レクタ層１２をエッチング除去し、半絶縁性基板１１を
露出させる。エッチング手段としてはほぼ垂直なエッチ
ング断面が得られるＢＣｌ３ガス，Ｃｌ２ガス等の雰囲
気ガスによる反応性イオンエッチング、あるいは反応性
イオンビームエッチングが好適である。
続いて、第１図（ｃ）に示す様に、半絶縁性基板１１の
露出した領域に、半絶縁性基板１１と同じ材料で、深い
エネルギー順位のドナー不純物（例えば酸素）もしくは
深いエネルギー順位のアクセプタ不純物（例えばＣｒ，
Ｆｅ）をドープすることにより半絶縁化したＧａＡｓ
を、コレクタ層１２の上面に達するまでエピタキシャル
成長し、スペーサ層１５を形成する。更に、このスペー
サ層４の上に、アクセプタ（例えばＢｅ）を高濃度（例
えば４×１０19乃至１０×１０19cm−３）にドープした
ｐ型ＧａＡｓから成るベースコンタクト層１６をエピタ
キシャル成長する。これらスペーサ層１５及びベースコ
ンタクト層１６のエピタキシャル成長には、有機金属熱
分解気相成長法に代表される選択性の高い成長法が適し
ている。
露出した領域に、半絶縁性基板１１と同じ材料で、深い
エネルギー順位のドナー不純物（例えば酸素）もしくは
深いエネルギー順位のアクセプタ不純物（例えばＣｒ，
Ｆｅ）をドープすることにより半絶縁化したＧａＡｓ
を、コレクタ層１２の上面に達するまでエピタキシャル
成長し、スペーサ層１５を形成する。更に、このスペー
サ層４の上に、アクセプタ（例えばＢｅ）を高濃度（例
えば４×１０19乃至１０×１０19cm−３）にドープした
ｐ型ＧａＡｓから成るベースコンタクト層１６をエピタ
キシャル成長する。これらスペーサ層１５及びベースコ
ンタクト層１６のエピタキシャル成長には、有機金属熱
分解気相成長法に代表される選択性の高い成長法が適し
ている。
続いて、第１図（ｄ）に示す様に、マスク１３のベース
コンタクト層１６あるいはスペーサ層１５に面する側の
端部を選択的にエッチングし、コレクタ層を露出した
後、このコレクタ層１２及びベースコンタクト層１６上
にアクセプタ（例えばＢｅ）をドープしたｐ型ＧａＡｓ
から成るベース層１７を厚さ数十ナノメータ乃至数百ナ
ノメータ程度、ドナー（例えばＳｉ）をドープしたｎ型
ＧａＡｓからなるエミッタ層７を数百ナノメータの厚さ
に順次選択的にエピタキシャル成長する。
コンタクト層１６あるいはスペーサ層１５に面する側の
端部を選択的にエッチングし、コレクタ層を露出した
後、このコレクタ層１２及びベースコンタクト層１６上
にアクセプタ（例えばＢｅ）をドープしたｐ型ＧａＡｓ
から成るベース層１７を厚さ数十ナノメータ乃至数百ナ
ノメータ程度、ドナー（例えばＳｉ）をドープしたｎ型
ＧａＡｓからなるエミッタ層７を数百ナノメータの厚さ
に順次選択的にエピタキシャル成長する。
次に、第１図（ｅ）に示すように、周知の方法で、マス
ク１３及びエミッタ層１８を部分的にエッチングしてコ
レクタ層１２及びベース層１７上の電極を形成すべき所
定領域を露出し、ｎ型ＧａＡｓに対するオーミック接触
性金属（例えばＡｕＧｅ／Ｎｉ）から成るエミッタ電極
１９及びコレクタ電極１１０、並びにｐ型ＧａＡｓに対
するオーミック電極１１１を形成してＨＢＴが完成す
る。
ク１３及びエミッタ層１８を部分的にエッチングしてコ
レクタ層１２及びベース層１７上の電極を形成すべき所
定領域を露出し、ｎ型ＧａＡｓに対するオーミック接触
性金属（例えばＡｕＧｅ／Ｎｉ）から成るエミッタ電極
１９及びコレクタ電極１１０、並びにｐ型ＧａＡｓに対
するオーミック電極１１１を形成してＨＢＴが完成す
る。
直、本実施例では、スペーサ層１５に深いエネルギー順
位を形成するドナーもしくはアクセプタ不純物を含んだ
半絶縁性のＧａＡｓを用いているが、不純物をドープし
ていない真性半導体から成るＧａＡｓを用いても良い。
これは室温において１０８［Ω・cm］程度の固有抵抗を
呈する半絶縁材料として機能する。又、フッ化カルシウ
ム等のＧａＡｓと格子整合し、エピタキシャル成長でき
る絶縁材料をスペーサ層として用いてもよい。
位を形成するドナーもしくはアクセプタ不純物を含んだ
半絶縁性のＧａＡｓを用いているが、不純物をドープし
ていない真性半導体から成るＧａＡｓを用いても良い。
これは室温において１０８［Ω・cm］程度の固有抵抗を
呈する半絶縁材料として機能する。又、フッ化カルシウ
ム等のＧａＡｓと格子整合し、エピタキシャル成長でき
る絶縁材料をスペーサ層として用いてもよい。
以上説明した様に本発明では、半絶縁性基板上に、絶縁
材料もしくは半絶縁性半導体材料からなるスペーサ層を
介してベースコンタクト層及びベース層をエピタキシャ
ル成長しているため、外部ベース領域では、ベース層と
コレクタ層が対向しない構成となる。従って、ベース・
コレクタ寄生容量の大幅な低減とベース抵抗の低減をは
かることができ、ＨＢＴの動作周波数を大きく向上でき
る。しかも、イオン注入及びそれに伴う熱処理工程を必
要としないため、不純物拡散によるエミッタ注入効率の
低下を防ぐことができる。従って、高速高周波動作可能
なヘテロ接合バイポーラトランジスタを製造できる効果
がある。
材料もしくは半絶縁性半導体材料からなるスペーサ層を
介してベースコンタクト層及びベース層をエピタキシャ
ル成長しているため、外部ベース領域では、ベース層と
コレクタ層が対向しない構成となる。従って、ベース・
コレクタ寄生容量の大幅な低減とベース抵抗の低減をは
かることができ、ＨＢＴの動作周波数を大きく向上でき
る。しかも、イオン注入及びそれに伴う熱処理工程を必
要としないため、不純物拡散によるエミッタ注入効率の
低下を防ぐことができる。従って、高速高周波動作可能
なヘテロ接合バイポーラトランジスタを製造できる効果
がある。
第１図（ａ）〜（ｅ）は、本発明の一実施例を工程順に
説明する素子断面図、第２図は従来のヘテロ接合バイポ
ーラトランジスタの一例を示す断面図である。 １１，２１……半絶縁性基板、１２，２２……コレクタ
層、１３……マスク、１５……スペーサ層、１６，２１
２……ベースコンタクト層、１７，２６……ベース層、
１８，２７……エミッタ層、１９，２８……エミッタ電
極、１１０，２１０……コレクタ電極、１１１，２９…
…ベース電極、２１１……イオン注入絶縁層。
説明する素子断面図、第２図は従来のヘテロ接合バイポ
ーラトランジスタの一例を示す断面図である。 １１，２１……半絶縁性基板、１２，２２……コレクタ
層、１３……マスク、１５……スペーサ層、１６，２１
２……ベースコンタクト層、１７，２６……ベース層、
１８，２７……エミッタ層、１９，２８……エミッタ電
極、１１０，２１０……コレクタ電極、１１１，２９…
…ベース電極、２１１……イオン注入絶縁層。
Claims (1)
- 【請求項１】半絶縁性半導体基板上に第１の半導体材料
からなるコレクタ層を形成する工程と、前記コレクタ層
上に所定パターンのマスクを形成し、このマスクを用い
て前記コレクタ層をエッチングし、前記半絶縁性半導体
基板を露出する工程と、前記露出した半絶縁性半導体基
板上に絶縁材料もしくは半絶縁性半導体材料からなるス
ペーサ層を選択的にエピタキシャル成長する工程と、前
記スペーサ層上に第２の半導体材料からなるベースコン
タクト層をエピタキシャル成長する工程と、前記マスク
の前記スペーサ層近傍の端を部分的にエッチングし、前
記コレクタ層を露出する工程と、前記ベースコンタクト
層及び前記コレクタ層の露出部に第３の半導体材料から
なるベース層及び第４の半導体材料からなるエミッタ層
を順次エピタキシャル成長する工程とを含むことを特徴
とするヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283423A JPH0620075B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62283423A JPH0620075B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01124257A JPH01124257A (ja) | 1989-05-17 |
| JPH0620075B2 true JPH0620075B2 (ja) | 1994-03-16 |
Family
ID=17665339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62283423A Expired - Lifetime JPH0620075B2 (ja) | 1987-11-09 | 1987-11-09 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620075B2 (ja) |
-
1987
- 1987-11-09 JP JP62283423A patent/JPH0620075B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01124257A (ja) | 1989-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4789643A (en) | Method of manufacturing a heterojunction bipolar transistor involving etch and refill | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| JP3792390B2 (ja) | 半導体装置及びその製造方法 | |
| JPH04278545A (ja) | 半導体装置および半導体装置の製造方法 | |
| EP0551185A2 (en) | Heterojunction bipolar transistor | |
| JP2764966B2 (ja) | ヘテロ構造バイポーラ・トランジスタと分子線エピタキシャル成長法 | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0620075B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2526626B2 (ja) | ヘテロ接合バイポ―ラ・トランジスタおよびその製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS61280665A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPH11121461A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP3859149B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH0618206B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR940007658B1 (ko) | 결정박막 성장법을 이용한 자기정렬 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JPH0529332A (ja) | ヘテロ接合バイポーラトランジスタとその製造方法 | |
| KR950001148B1 (ko) | 이종접합 바이폴라 트랜지스터 및 그의 제조방법 | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 | |
| JPH01146362A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05267318A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| KR0155220B1 (ko) | 신규한 바이폴라 트랜지스터 및 그의 제조방법 |