JPH01146362A - ヘテロ接合バイポーラトランジスタの製造方法 - Google Patents
ヘテロ接合バイポーラトランジスタの製造方法Info
- Publication number
- JPH01146362A JPH01146362A JP62306555A JP30655587A JPH01146362A JP H01146362 A JPH01146362 A JP H01146362A JP 62306555 A JP62306555 A JP 62306555A JP 30655587 A JP30655587 A JP 30655587A JP H01146362 A JPH01146362 A JP H01146362A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- base
- collector
- conductivity type
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はへテロ接合バイポーラトラジスタの製造方法に
関し、特に化合物半導体等のへテロ接合を利用したヘテ
ロ接合バイポーラトランジスタの製造方法に関する。
関し、特に化合物半導体等のへテロ接合を利用したヘテ
ロ接合バイポーラトランジスタの製造方法に関する。
近年、半導体装置は高積化・高速化に向けて精力的な研
究開発が進められている。特に、化合物半導体等のへテ
ロ接合を利用したヘテロ接合バイポーラトランジスタ（
以降ＨＢＴと称す）は、エミッタ注入効率が高く、高利
得でかつ高速化が期待され、次世代の半導体素子として
注目されている。このＨＢＴは分子線エピタキシャル成
長法、有機金属熱分解気相成長法等による化合物半導体
の薄膜多層結晶成長技術の進展に伴い、その実現が可能
となった。
究開発が進められている。特に、化合物半導体等のへテ
ロ接合を利用したヘテロ接合バイポーラトランジスタ（
以降ＨＢＴと称す）は、エミッタ注入効率が高く、高利
得でかつ高速化が期待され、次世代の半導体素子として
注目されている。このＨＢＴは分子線エピタキシャル成
長法、有機金属熱分解気相成長法等による化合物半導体
の薄膜多層結晶成長技術の進展に伴い、その実現が可能
となった。
ＨＢ Ｔにおいて高速・高周波特性を表わす一つの指標
である最大発振周波数ｆ ｆｆ１ａｘは次式で示される
。
である最大発振周波数ｆ ｆｆ１ａｘは次式で示される
。
ｆｍａｘ＝μゴ／８πＲａ （Ｃａｃ＋ Ｃｂｅ）
−（１）ここで、それぞれｆＴは電流利得遮断周波数、
Ｒ８はベース抵抗、ＣＢＣはトランジスタの能動領域に
おけるベース・コレクタ接合容量、ｃｂｃはトランジス
タの外部領域におけるベース・コレクタ寄生接合容量で
ある。（１）式で明らかなように、ＨＢＴめ高速動作を
実現する一つの手段として、ベース・コレクタ寄生容量
ｃｂｃあるいはベース抵抗Ｒ８を極力小さくする必要が
ある。これを実現するために、従来はトランジスタが構
成される半絶縁性基板に対し、基板の表面側から外部ベ
ース領域に選択的に高エネルギーで酸素イオン注入し、
ベース・コレクタ接合部を半絶縁化することによりベー
ス・コレクタ寄生接合容量Ｃｂｃを低減するとともに、
更に外部ベース領域に、該ベースと同じ導電型を形成す
るドーパントをイオン注入し、その後の熱処理により該
ドーパントを活性化して、外部ベース層のシート抵抗の
低減と、その後に形成されるベース電極とのコンタクト
抵抗の低減とをはかることによりベース抵抗ＲＢを低減
していた。
−（１）ここで、それぞれｆＴは電流利得遮断周波数、
Ｒ８はベース抵抗、ＣＢＣはトランジスタの能動領域に
おけるベース・コレクタ接合容量、ｃｂｃはトランジス
タの外部領域におけるベース・コレクタ寄生接合容量で
ある。（１）式で明らかなように、ＨＢＴめ高速動作を
実現する一つの手段として、ベース・コレクタ寄生容量
ｃｂｃあるいはベース抵抗Ｒ８を極力小さくする必要が
ある。これを実現するために、従来はトランジスタが構
成される半絶縁性基板に対し、基板の表面側から外部ベ
ース領域に選択的に高エネルギーで酸素イオン注入し、
ベース・コレクタ接合部を半絶縁化することによりベー
ス・コレクタ寄生接合容量Ｃｂｃを低減するとともに、
更に外部ベース領域に、該ベースと同じ導電型を形成す
るドーパントをイオン注入し、その後の熱処理により該
ドーパントを活性化して、外部ベース層のシート抵抗の
低減と、その後に形成されるベース電極とのコンタクト
抵抗の低減とをはかることによりベース抵抗ＲＢを低減
していた。
第２図はへテロ接合としてＧ ａ Ａ ｓ ／ Ａ ｊ
７Ｇ ａＡｓを用いた従来のＨＢＴの一例の断面図であ
る。
７Ｇ ａＡｓを用いた従来のＨＢＴの一例の断面図であ
る。
半絶縁性基板、１上にｎ型ＧａＡｓから成るコレクタ層
２、ｐ型ＧａＡｓから成るベース層４′、ｎ型ＡｆＧａ
Ａｓから成るエミッタ層６′が形成されている。このエ
ミッタ層６′及びこの直下のベース層４′及びコレクタ
層２は、トランジスタの能動領域を構成し、この部分で
実際のトランジスタ動作を呈する。更に、この能動領域
の外部領域では、基板の表面側から選択的に、酸素イオ
ン及びｐ型の導電性を示すドーパント（例えばＭｇ）を
順次イオン注入し熱処理することにより、イオン注入絶
縁層３′及びｐ型ＧａＡｓから成るコンタクト用のベー
ス層４ａ’が形成されている。かかる構成により、能動
領域の外部領域におけるベース・コレクタ寄生接合容１
ｃｂｃを低減するとともに、コンタクト用のベースＮｉ
４ ａ ’のシート抵抗の低減とベース電極８とのコ
ンタクト抵抗を下げてベース抵抗Ｒａを低減していた。
２、ｐ型ＧａＡｓから成るベース層４′、ｎ型ＡｆＧａ
Ａｓから成るエミッタ層６′が形成されている。このエ
ミッタ層６′及びこの直下のベース層４′及びコレクタ
層２は、トランジスタの能動領域を構成し、この部分で
実際のトランジスタ動作を呈する。更に、この能動領域
の外部領域では、基板の表面側から選択的に、酸素イオ
ン及びｐ型の導電性を示すドーパント（例えばＭｇ）を
順次イオン注入し熱処理することにより、イオン注入絶
縁層３′及びｐ型ＧａＡｓから成るコンタクト用のベー
ス層４ａ’が形成されている。かかる構成により、能動
領域の外部領域におけるベース・コレクタ寄生接合容１
ｃｂｃを低減するとともに、コンタクト用のベースＮｉ
４ ａ ’のシート抵抗の低減とベース電極８とのコ
ンタクト抵抗を下げてベース抵抗Ｒａを低減していた。
以上の従来のＨＢＴにおいて、コレクタ層２とコンタク
ト用のベース層４ａ’との間に注入される酸素イオン及
びベース層４ａ’の形成を目的として注入されるｐ型の
ドーパントはベース層４ａ′内に結晶欠陥を誘起する。
ト用のベース層４ａ’との間に注入される酸素イオン及
びベース層４ａ’の形成を目的として注入されるｐ型の
ドーパントはベース層４ａ′内に結晶欠陥を誘起する。
この結晶欠陥は、熱処理によって完全に除去するのが困
難であるので、この欠陥よってベース層４ａ′のキャリ
ヤがトラップされて、ベース抵抗Ｒａの充分に低減する
ことが困難であった。しかも、前述の熱処理工程は、能
動領域におけるエミッタ、ベース及びコレクタ層６’
、４’及び２のそれぞれの不純物並びにコンタクト用の
ベース層４ａ’にイオン注入された不純物を隣接する層
に拡散させ、不純物の濃度分布を変化させていた。特に
、ベース層４′及び４ａ’の不純物がエミッタ層６′に
拡散することにより、再結合電流が増加しエミッタ注入
効率を大幅に低下させていた。
難であるので、この欠陥よってベース層４ａ′のキャリ
ヤがトラップされて、ベース抵抗Ｒａの充分に低減する
ことが困難であった。しかも、前述の熱処理工程は、能
動領域におけるエミッタ、ベース及びコレクタ層６’
、４’及び２のそれぞれの不純物並びにコンタクト用の
ベース層４ａ’にイオン注入された不純物を隣接する層
に拡散させ、不純物の濃度分布を変化させていた。特に
、ベース層４′及び４ａ’の不純物がエミッタ層６′に
拡散することにより、再結合電流が増加しエミッタ注入
効率を大幅に低下させていた。
本発明の目的は、ベース抵抗の増加とエミッタ注入効率
の低下とを防止した特性の優れたベテロ接合バイポーラ
トランジスタの製造方法を提供することにある。
の低下とを防止した特性の優れたベテロ接合バイポーラ
トランジスタの製造方法を提供することにある。
本発明のへテロ接合バイポーラトランジスタの製造方法
は、第１導電型のコレクタ層上に該コレクタ層と格子整
合した半絶縁性の半導体層及び該半導体層と格子整合し
た第２導電型の第１ベース層を順次形成する工程、前記
第１ベース層の所定の位置に窓を開口し語意の下に前記
コレクタ層に連らなる第１導電型の能動領域を形成する
工程並びに該能動領域及び前記第１ベース層上にこれら
と格子整合した第２導電型の第２ベース層及び第１導電
型のエミッタ層を順次形成する工程を含み、前記コレク
タ層と前記第１及び第２ベース層との間に半絶縁性の前
記半導体層からなる分離領域を形成する。
は、第１導電型のコレクタ層上に該コレクタ層と格子整
合した半絶縁性の半導体層及び該半導体層と格子整合し
た第２導電型の第１ベース層を順次形成する工程、前記
第１ベース層の所定の位置に窓を開口し語意の下に前記
コレクタ層に連らなる第１導電型の能動領域を形成する
工程並びに該能動領域及び前記第１ベース層上にこれら
と格子整合した第２導電型の第２ベース層及び第１導電
型のエミッタ層を順次形成する工程を含み、前記コレク
タ層と前記第１及び第２ベース層との間に半絶縁性の前
記半導体層からなる分離領域を形成する。
本発明においては、コンタクト用のベース層とコンタク
ト層の間に、これらの各層と格子整合した半絶縁性半導
体材料からなる半絶縁層を設けているため、能動領域以
外のベース・コレクタ寄生接合容量が、該半絶縁層が厚
くなるに応じて大幅に低減できる。更に、能動領域のベ
ース層に接続したコンタクト用のベース層は、その不純
物濃度と厚みをコントロールすることによって抵抗値を
大幅に低減することができる。しかも、コレクタ層の能
動領域の部分を形成した後にエピタキシャル成長法で、
ベース層を形成しているため、イオン注入及びそれにと
もなう熱処理工程が不要となりベース層内の結晶欠陥の
発生やＨＢＴの特性を劣化させる不純物の拡散を防止す
ることができる。
ト層の間に、これらの各層と格子整合した半絶縁性半導
体材料からなる半絶縁層を設けているため、能動領域以
外のベース・コレクタ寄生接合容量が、該半絶縁層が厚
くなるに応じて大幅に低減できる。更に、能動領域のベ
ース層に接続したコンタクト用のベース層は、その不純
物濃度と厚みをコントロールすることによって抵抗値を
大幅に低減することができる。しかも、コレクタ層の能
動領域の部分を形成した後にエピタキシャル成長法で、
ベース層を形成しているため、イオン注入及びそれにと
もなう熱処理工程が不要となりベース層内の結晶欠陥の
発生やＨＢＴの特性を劣化させる不純物の拡散を防止す
ることができる。
以下、本発明の実施例をＡ ｅ Ｇ ａ Ａ ｓ ／
Ｇ ａＡｓのｎｐｎ型ＨＢＴを例に取り図面を参照して
説明する。
Ｇ ａＡｓのｎｐｎ型ＨＢＴを例に取り図面を参照して
説明する。
第１図（ａ）〜（ｄ）は本発明の一実施例を製造工程順
に説明する断面図である。
に説明する断面図である。
この実施例では、まず、第１図（ａ）に示すように、Ｇ
ａＡｓから成る半絶縁性基板１上に、ドナー（例えばＳ
ｉ）をドープしたｎ型ＧａＡｓから成る厚さ０．５〜１
．０μｍのコレクタ層２、コレクタ層２と同じ材料でし
かもドナーもしくはアクセプタ等の不純物をドープして
いない半絶縁性のＧａＡｓから成る厚さ０．２〜０．５
μｍの半絶縁層３、更に、アクセプタ（例えばＢｅ）を
高濃度にドープしたｎ型ＧａＡｓから成る厚さ数百〜数
千人程度の接続用のベース層４ａを分子線エピタキシャ
ル成長法あるいは有機金属熱分解気相成長法等を用いて
順次成長する。
ａＡｓから成る半絶縁性基板１上に、ドナー（例えばＳ
ｉ）をドープしたｎ型ＧａＡｓから成る厚さ０．５〜１
．０μｍのコレクタ層２、コレクタ層２と同じ材料でし
かもドナーもしくはアクセプタ等の不純物をドープして
いない半絶縁性のＧａＡｓから成る厚さ０．２〜０．５
μｍの半絶縁層３、更に、アクセプタ（例えばＢｅ）を
高濃度にドープしたｎ型ＧａＡｓから成る厚さ数百〜数
千人程度の接続用のベース層４ａを分子線エピタキシャ
ル成長法あるいは有機金属熱分解気相成長法等を用いて
順次成長する。
次に、第１図（ｂ）に示すように、Ｓ ｉ ０２やＳｉ
３Ｎ４等の絶縁物からなる所定のパターンの開口部を備
えたマスク層５を形成した後マスク層５を用いて、ベー
ス層４ａの露出部分をウェットエツチングあるいはドラ
イエツチング等の周知の方法で選択的に除去し半絶縁層
３を露出し、更に基板の表面上部から半絶縁層３の露出
部に例えばＳｉをイオン注入すると共にその後の熱処理
によってこの不純物を活性化して、コレクタＭ２に至る
コレクタ層２と同じ導電型のｎ型能動領域２ａを形成す
る。ここで、イオン注入の条件としては、例えば半絶縁
層３の厚みが０．５μｍであれば、Ｓｉイオンをドーズ
量２Ｘ１０１２ｃｍ−２、加速エネルギー２８０ｋｅＶ
で注入し、その後８００℃、５秒間の熱処理を行う。そ
の結果、約５Ｘ１０１６ｃｍ−’のキャリア濃度を有す
るｎ型の能動領域２ａが形成され、この能動領域２ａが
トランジスタのコレクタの能動領域として機能する。
３Ｎ４等の絶縁物からなる所定のパターンの開口部を備
えたマスク層５を形成した後マスク層５を用いて、ベー
ス層４ａの露出部分をウェットエツチングあるいはドラ
イエツチング等の周知の方法で選択的に除去し半絶縁層
３を露出し、更に基板の表面上部から半絶縁層３の露出
部に例えばＳｉをイオン注入すると共にその後の熱処理
によってこの不純物を活性化して、コレクタＭ２に至る
コレクタ層２と同じ導電型のｎ型能動領域２ａを形成す
る。ここで、イオン注入の条件としては、例えば半絶縁
層３の厚みが０．５μｍであれば、Ｓｉイオンをドーズ
量２Ｘ１０１２ｃｍ−２、加速エネルギー２８０ｋｅＶ
で注入し、その後８００℃、５秒間の熱処理を行う。そ
の結果、約５Ｘ１０１６ｃｍ−’のキャリア濃度を有す
るｎ型の能動領域２ａが形成され、この能動領域２ａが
トランジスタのコレクタの能動領域として機能する。
続いて、第１図（ｃ）に示すように、マスク層５を除去
した後、アクセプタ（例えばＢｅ）をドープしたｎ型Ｇ
ａＡｓから成る厚さ数百人〜数千人程度のベース層４、
ドナー（例えばＳｉ）をドープしたｎ型のＡＩ！ＧａＡ
ｓからなる数千人の厚さのエミッタ層６を順次エピタキ
シャル成長法で形成する。
した後、アクセプタ（例えばＢｅ）をドープしたｎ型Ｇ
ａＡｓから成る厚さ数百人〜数千人程度のベース層４、
ドナー（例えばＳｉ）をドープしたｎ型のＡＩ！ＧａＡ
ｓからなる数千人の厚さのエミッタ層６を順次エピタキ
シャル成長法で形成する。
最後に、第１図（ｄ）に示すように、周知の方法でエミ
ッタ層６、ベース層４及び４ａ並びに半絶縁層３を順次
エツチングして所定部分を露出し、ｎ型ＧａＡｓに対し
てオーミーツク接触する金属（例えばＡｕＧｅ／Ｎｉ）
がら成るエミッタ電極９及びコレクタ電極７、更にｎ型
ＧａＡｓに対しオーミック接触する金属（例えばＡｕＺ
ｎ。
ッタ層６、ベース層４及び４ａ並びに半絶縁層３を順次
エツチングして所定部分を露出し、ｎ型ＧａＡｓに対し
てオーミーツク接触する金属（例えばＡｕＧｅ／Ｎｉ）
がら成るエミッタ電極９及びコレクタ電極７、更にｎ型
ＧａＡｓに対しオーミック接触する金属（例えばＡｕＺ
ｎ。
ＡｕＣｒ、ＡｕＭｎ等）から成るベース電極８を形成し
て本発明の一実施例によるＨＢＴが完成する。
て本発明の一実施例によるＨＢＴが完成する。
以上説明したように本発明では、コレクタ層と接続用ベ
ース層との間に半絶縁性半導体材料からなる半絶縁層を
設けてこれによって絶縁分漏するため、ベース・コレク
タ寄生容量を大幅に低減でき、しかもすくなくとも従来
方法のようなイオン注入及びその後の熱処理工程に伴う
、ベース層中の結晶欠陥の発生及び不純物の不必要な拡
散によるベース抵抗の増加及びエミッタ注入効率の低下
も防止できるので、高速・高周波特性の非常に良好なＨ
′ＢＴを実現することができるという効果がある。
ース層との間に半絶縁性半導体材料からなる半絶縁層を
設けてこれによって絶縁分漏するため、ベース・コレク
タ寄生容量を大幅に低減でき、しかもすくなくとも従来
方法のようなイオン注入及びその後の熱処理工程に伴う
、ベース層中の結晶欠陥の発生及び不純物の不必要な拡
散によるベース抵抗の増加及びエミッタ注入効率の低下
も防止できるので、高速・高周波特性の非常に良好なＨ
′ＢＴを実現することができるという効果がある。
第１図（ａ）〜（ｄ）は本発明の一実施例を説明するた
めの断面図、第２図は従来のＨＢＴの一例の断面図であ
る。 １・・・半絶縁性基板、２・・・コレクタ層、２ａ・・
・能動領域、３・・・半絶縁層、３′・・・絶縁層、４
゜４ａ、４ａ’・・・ベース層、５・・・マスク層、６
゜６′・・・エミッタ層、７・・・コレクタ電極、８・
・・ベース電極、９・・・エミッタ電極。
めの断面図、第２図は従来のＨＢＴの一例の断面図であ
る。 １・・・半絶縁性基板、２・・・コレクタ層、２ａ・・
・能動領域、３・・・半絶縁層、３′・・・絶縁層、４
゜４ａ、４ａ’・・・ベース層、５・・・マスク層、６
゜６′・・・エミッタ層、７・・・コレクタ電極、８・
・・ベース電極、９・・・エミッタ電極。
Claims (1)
- 第１導電型のコレクタ層上に該コレクタ層と格子整合
した半絶縁性の半導体層及び該半導体層と格子整合した
第２導電型の第１ベース層を順次形成する工程、前記第
１ベース層の所定の位置に窓を開口し該窓の下に前記コ
レクタ層に連らなる第１導電型の能動領域を形成する工
程並びに該能動領域及び前記第１ベース層上にこれらと
格子整合した第２導電型の第２ベース層及び第１導電型
のエミッタ層を順次形成する工程を含み、前記コレクタ
層と前記第１及び第２ベース層との間に半絶縁性の前記
半導体層からなる分離領域を形成することを特徴とする
ヘテロ接合バイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306555A JPH01146362A (ja) | 1987-12-02 | 1987-12-02 | ヘテロ接合バイポーラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62306555A JPH01146362A (ja) | 1987-12-02 | 1987-12-02 | ヘテロ接合バイポーラトランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01146362A true JPH01146362A (ja) | 1989-06-08 |
Family
ID=17958457
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62306555A Pending JPH01146362A (ja) | 1987-12-02 | 1987-12-02 | ヘテロ接合バイポーラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01146362A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294860A (ja) * | 1985-06-21 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS6249656A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
-
1987
- 1987-12-02 JP JP62306555A patent/JPH01146362A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61294860A (ja) * | 1985-06-21 | 1986-12-25 | Matsushita Electric Ind Co Ltd | バイポ−ラトランジスタの製造方法 |
| JPS6249656A (ja) * | 1985-08-29 | 1987-03-04 | Matsushita Electric Ind Co Ltd | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4896203A (en) | Heterojunction bipolar transistor | |
| JP2582519B2 (ja) | バイポーラ・トランジスタおよびその製造方法 | |
| US4683487A (en) | Heterojunction bipolar transistor | |
| US5147775A (en) | Method of fabricating a high-frequency bipolar transistor | |
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JPH05182980A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JP2576828B2 (ja) | 高利得ｍｉｓトランジスタ | |
| US5700701A (en) | Method for reducing junction capacitance and increasing current gain in collector-up bipolar transistors | |
| JPS63200567A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JPS63248168A (ja) | ヘテロ接合バイポ−ラトランジスタおよびその製造方法 | |
| JP2506074B2 (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH01146362A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2504767B2 (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPH0529328A (ja) | 半導体装置及びその製造方法 | |
| JPH0620075B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JP2600969B2 (ja) | ゲルマニウム・砒化ガリウム接合とヘテロ構造バイポーラ・トランジスタ | |
| JP2814984B2 (ja) | ヘテロ接合バイポーラトランジスタおよびその製造方法 | |
| JPH0618207B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPH05267318A (ja) | ヘテロ接合バイポーラトランジスタの製造方法 | |
| JPS62224073A (ja) | ヘテロ接合バイポ−ラ・トランジスタの製造方法 | |
| JPH07263460A (ja) | Ｈｂｔ型化合物半導体装置とその製造方法 | |
| JPH05308077A (ja) | バイポーラ型半導体装置およびその製造方法 | |
| JPS63248167A (ja) | ヘテロ接合バイポ−ラトランジスタの製造方法 | |
| JPS62221151A (ja) | ヘテロ接合バイポ−ラトランジスタ及びその製造方法 | |
| JPH0618206B2 (ja) | ヘテロ接合バイポーラトランジスタの製造方法 |