JPH06203108A - 配線設計処理装置 - Google Patents

配線設計処理装置

Info

Publication number
JPH06203108A
JPH06203108A JP5000154A JP15493A JPH06203108A JP H06203108 A JPH06203108 A JP H06203108A JP 5000154 A JP5000154 A JP 5000154A JP 15493 A JP15493 A JP 15493A JP H06203108 A JPH06203108 A JP H06203108A
Authority
JP
Japan
Prior art keywords
design
wiring
processing device
processing
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5000154A
Other languages
English (en)
Other versions
JPH07113932B2 (ja
Inventor
Tadashi Mimaki
正 三巻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP5000154A priority Critical patent/JPH07113932B2/ja
Publication of JPH06203108A publication Critical patent/JPH06203108A/ja
Publication of JPH07113932B2 publication Critical patent/JPH07113932B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】配線処理装置を用いて対話的に配線作業を行な
う場合、複数の操作者がそれぞれ操作端末で操作を行な
い、並列設計作業を可能として設計期間を短縮する。 【構成】主および副システムのそれぞれに処理装置3,
8、操作端末4,9および表示端末5,10を備え、表
示端末でたがいの設計配線進行状況の監視を可能として
いる。さらに主システムの処理装置3にライブラリデー
タベース2および設計データベース1を入力する手段
と、主システムの処理装置3から設計データ7を副シス
テムの処理装置8に入力する手段と、副システムの処理
装置8から操作手順記録レコード6を主システムの処理
装置3に入力する手段とを有して配線設計を並列に処理
する配線設計処理装置である。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は配線設計処理装置に係わ
り、特に並列設計処理に適した配線設計処理装置に関す
るものである。
【0002】
【従来の技術】配線設計処理装置はディスプレイを包含
する操作端末を用いて設計製図作業を自動的にあるいは
対話的に行なう装置である。従来の配線設計処理装置
は、例え特開昭63−129467号公報に示されてい
るように、特に自動配線設計の並列処理効率を改善する
目的で、配線処理を行なうプロセスとは別に自動処理で
の結線率を上げるために既決定の配線を移動させるプロ
セスを別に設けるものであった。
【0003】また、特開平2−224182号公報で
は、配線設計する領域を複数個の小領域に分割し、分割
された小領域内で確定する処理を行い、最後に分割され
た領域を併合し、複数個の領域にまたがった配線区間デ
ータに対して、各領域内で決定された配線経路データを
つなぎ合わせる処理を対話形配線編集処理で行なってい
た。
【0004】
【発明が解決しようとする課題】従来の上記特開昭63
−129467号公報に示されているような配線設計処
理装置では、新たな配線経路を生成するために、既配線
を移動させる処理を別のプロセスで処理させているが、
移動処理そのものに普遍性が無く自動処理を前提とした
構成では、プリント配線板等の配線基板上の配線処理を
実施しても効果が期待できない。
【0005】一方、従来の上記特開平2−224182
号公報に示されている一意的に配線領域を分割する装置
では、各領域に属する配線経路が確定したとしても、個
々の分割領域を併合したときに、必ずしも経路が発見可
能であるとは限らないため、結局は併合した直後、個々
の分割領域の既配線を大幅に移動しなければならなくな
り、現実的な装置とは言えない。また、プリント基板や
ハイブリッドICの配線経路は全体的な配線状態から見
ると、たとえ未結線区間の両端点が同一の分割領域内に
包含されていたとしても実際の経路がその分割領域内に
すべて包含されているとは限らない場合が頻繁に起こる
という問題が解決されていない。
【0006】したがって本発明の目的は、配線設計にお
ける経路検出や配線移動の処理を装置内部で自動的に行
なわず、また一意的な領域分割を装置内部に設定せず配
線設計処理を一定のデータ追加ルールを設けて並列的に
行ない、これにより配線設計を短期間に行なうことを可
能とする配線設計処理装置を提供することである。
【0007】
【課題を解決するための手段】本発明の特徴は、第1の
処理装置、表示機能を有する第1の操作端末および第1
の表示端末を有する主システムと、第2の処理装置、表
示機能を有する第2の操作端末および第2の表示端末を
有する副システムと、ライブラリデータベースおよび設
計データベースを前記第1の処理装置に入力する手段
と、前記第1の処理装置からの設計データを前記第2の
処理装置に入力する手段と、前記第2の処理装置からの
操作手順記録レコードを前記第1の処理装置に入力する
手段と、前記第1の操作端末と前記第2の表示端末に同
じ映像を写し出す手段と、前記第2の操作端末と前記第
1の表示端末に同じ映像を写し出す手段とを具備して、
前記第1および第2の操作端末により配線設計を並列に
処理する配線設計処理装置にある。
【0008】この様な本発明は並列処理を可能にするた
めに複数の操作端末と処理装置を基本構成とし、それぞ
れの処理装置間を設計データと、設計データを形成して
いく過程の操作手順データを授受しながら、一つの設計
データによる配線設計を会話的に仕上げていく方式とな
る。この際、並列配線処理を行なうことによって生ずる
配線の交叉や干渉の障害を防ぐために配線手順記録レコ
ードを設けているから、デザインルールチェック(DR
C)機構を通すことによってこれらの障害を回避するこ
とができる。また並列配線処理効率を上げるために互い
の配線状態を監視する表示装置を備えており、さらに結
線区間の配線作業分担エリアを実際の設計状況に適合で
きるように操作者が任意に設定することができる。
【0009】
【実施例】次に図面を用いて本発明を説明する。
【0010】図1は本発明の一実施例の配線設計処理装
置の要部の構成を示すブロック図である。同図におい
て、主(メイン)システムの装置および端末には付加文
字Aをつけ、副(サブ)システムの装置および端末には
付加文字Bをつけてある。
【0011】すなわち、第1の処理装置A3と、表示機
能を有する第1の操作端末A4と、第1の表示端末A5
とを有して主システムが構成され、一方、第2の処理装
置B8と、表示機能を有する第2の操作端末B9と、第
2の表示端末B10とを有して副システムが構成されて
いる。第1および第2の操作端末4,9のそれぞれはキ
ーボードおよびマウスを備えそこにそれぞれ操作者を配
置させて、この2人で並列配線設計処理を行なう。ま
た、ライブラリデータベース2および設計データベース
1は主システムに属する第1の処理装置A3に入力され
る入力データであり、第1の処理装置A3と第1の操作
端末A4とが接続されて情報信号の伝達を互いに行な
い、第2の処理装置B8と第2の操作端末B9とが接続
されて情報信号の伝達を互いに行う。さらに、第1の操
作端末A4と第2の表示端末B10とに同じ映像が写し
出されるように両者は接続され、第2の操作端末B9と
第1の表示端末A5とに同じ映像が写し出されるように
両者は接続されている。さらに、第1の処理装置A3か
らの設計データを第2の処理装置B8に入力する手段と
して磁気ディスク内の設計データ保存ファイル7を有
し、また、第2の処理装置B8から副システムによる設
計手順結果を第1の処理装置A3に入力する手段として
磁気ディスク内の操作手順記録レコード6を有してい
る。
【0012】次に配線設計の具体例を、初期設計データ
作成の入出力関係を示す図2および初期設計データ作成
処理のフローチャートを示す図3を用いて説明する。図
2,図3は主システムに属する第1の処理装置A3への
データの取り込みと第1の処理装置A3から設計データ
保存ファイル7への出力過程を示している。
【0013】まず図3のステップ12,13において、
第1の処理装置A3は設計データベース1とライブラリ
データベース2から設計の基本情報を入力し、この読み
取られたデータ1,2はプログラムにより規定されたデ
ータ構造に従って同装置内の内部メモリ11に逐次展開
される。設計データベース1には、設計に使用する部品
定義およびどの部品ピンとどの部品ピンを接続するかを
表示するネットリスト定義の情報が記述されている。ネ
ットリスト定義とはプリント基板の設計における部品ど
うし間の接続情報である。また、ライブラリデータベー
ス2には、各々の部品のランドやパッドの寸法や形状、
部品の全体形状および部品固有のシルク図形の情報が格
納されている。シルク図形とは、プリント基板上に白イ
ンクでスクリーン印刷された、部品実装の方向や部品の
名称を示す図形のことである。また、ライブラリデータ
ベース2には、層構成やライン幅やクリアランス値が設
定されており、設計1点毎に第1の処理装置A3に読み
込まれる。
【0014】次に図3のステップ14の結線区間分割抽
出処理が行なわれる。この結線区間分割抽出処理14に
ついて、図4〜図6を用いて説明する。
【0015】「入力データ終了」(図3)が完了すると
主システムの第1の操作端末A4に図4の部品ピン(パ
ッド)17と接続要求状況を示すラットネスト18が表
示される。尚、ラットネストとは、接続すべき部品ピン
のうちどの部品ピンどうしを接続すれば最短距離となる
かをCRT画面上に視覚的に表示することである。また
同様の映像が副システムの第2の表示端末B10にも表
示される。ここで主システムの操作者は第1の操作端末
A4を操作して部品ピン(パッド)17とラットネスト
18の全体的様子を見ながら、主システムの操作者と副
システムの操作者による並列設計処理が効率的に進行で
きるように結線区間の分割を行なう。図5,図6は具体
的な結線区間分割抽出処理14を示している。
【0016】図5は図4に対して結線区間分割領域19
を書き入れたものである。この結線区間分割領域19
は、第1の操作端末A4の操作者がその操作端末画面上
で入力していく対話設計形式で行なわれる。結線区間分
割領域19を入力することにより、図5に示されるよう
に両端点17が黒丸のラットネスト18、すなわち結線
区間分割領域19内に少なくともどちらか一方の端点1
7が包含されているラットネスト18と、図6に示され
るように両端点17が白丸のラットネスト18、すなわ
ち結線区間分割領域19内に両端点17のどちらもが包
含されないラットネスト18に分解される。
【0017】このような図5,図6の結線区間分割領域
19により、並列に結線処理を行なう中で瞬時にどちら
の結線役割分担なのかを判断することが可能になる。そ
して例えば図5のラットネストに対する配線処理を主シ
ステムの操作者が第1の操作端末A4を操作して行な
い、図6のラットネストに対する配線処理を副システム
の操作者が第2の操作端末B9を操作して行なう。尚、
主システムの操作者が第1の操作端末A4を操作して結
線区間分割領域19を入力形成している間は、副システ
ムの操作者は第2の表示端末B10でそれを見ているだ
けである。
【0018】この結線区間分割抽出処理14が終了する
と図3のステップ15の処理が行なわれる。処理15
は、図2の設計データ保存ファイル7に第1の処理装置
A3の内部メモリ11に格納されているメモリ情報をそ
のまま書き込む処理である。
【0019】次に図3のステップ16の処理が行なわれ
る。処理16は、磁気ディスク内の設計データ保存ファ
イル7に書き込まれた情報を副システムの第2の処理装
置B8にファイル転送し、読み込ませる処理である。こ
の処理16は配線処理のベースとなる設計データの内容
を主システムと副システムとで揃えることを目的として
いる。
【0020】次に図7〜図10を参照して実施例の並列
化設計処理について説明する。
【0021】まず図7のフローチャートにおいて主シス
テムおよび副システムがそれぞれの開始点からスタート
する。
【0022】まず図7のフローチャートにおける処理2
0〜23までを説明する。図3の処理によって分配され
た設計データ保存ファイル7は、主システムと副システ
ムで図5および図6に示すように結線要求区間が異なる
ものであるが、これが第1の処理装置A3を介して第1
の操作端末A4および第2の表示端末B10に表示さ
れ、第2の処理装置B8を介して第2の操作端末B9お
よび第1の表示端末A5に表示される(処理20)。次
に、主システムの操作者はキーボードおよびマウスを操
作し第1の操作端末A4により図5のラットネスト18
に対する配線設計作業を対話設計形式で進めていく。そ
してこの主システムにおける進行状況は第2の表示端末
B10により副システムの操作者が観察することができ
る。同様に、副システムの操作者はキーボードおよびマ
ウスを操作し第2の操作端末B9により図6のラットネ
スト18に対する配線設計作業を対話設計形式で進めて
いく。そしてこの副システムにおける進行状況は第1の
表示端末A5により主システムの操作者が観察すること
ができる(処理21)。尚、プリント配線設計では自動
設計形式と対話設計形式があり、自動設計形式は配線設
計において人手を有さず装置側で配線経路を探索して設
計する形式であり、一方本発明で用いる対話設計形式は
操作端末の表示手段であるCRTに写し出された周囲の
既配線状況もしくは配線予定状況を見ながら操作者が配
線の経路を探索して配線を1本1本入れていく形式であ
る。この対話設計形式で設計作業を進めていく際に、設
計作業内容によって操作の連続性が意味を持つために、
処理22により設計単位操作が終了したか否かを常に監
視している。この設計単位とは対話設計形式において、
設計操作の手続が不連続になっても、設計データ上は矛
盾なく生成される状態が再現される単位をいう。
【0023】次に処理23によりDRC(Design
Rule Check)処理を行なう。このDRC処
理は、操作者によって入力された手続が、設計情報とし
て論理的に、物理的に違反がないかどうかを検査する処
理である。もし違反があれば関連する一連の操作手続は
キャンセルされ、設計情報として登録されることはな
い。操作者により入力された手続は基本的には全べて設
計情報となる。設計情報の違反と手続の違反とは同じで
ある。物理的違反は、例えば操作者が配線パターンを他
の配線パターンに無理に接近させて両者間の間隔が許容
値より小として配線設計をした場合などであり、論理的
違反は、例えば操作者が配線経路を短縮する為に、LS
I内の論理的に等価では無いにもかかわらず誤って等価
である思ったピンに対して、ラットネストを取り替えた
場合などである。
【0024】以上が主システムおよび副システムのフロ
ーチャート20〜23までの説明である。
【0025】副システムについて、続く処理の流れを説
明する。副システムのDRC処理23の後、副システム
の操作者が第2の操作端末B9で操作した配線設計に関
する有効情報の操作手順記録レコード6を例えば磁気デ
ィスクに出力する処理24が行なわれ、処理26により
この操作手順記録レコード6の全てが磁気ディスクに蓄
積される。
【0026】ここで図8を参照して、操作手順記録レコ
ード6がどの様な情報から成り立っているのかを説明す
る。大別すると、コマンド入力履歴とパラメータ入力履
歴から成り、前者は操作者が使用した装置内のコマンド
(命令)が記録され、後者は操作者がマウスやキーボー
ドを用いて入力した配線の座標情報や文字情報が記録さ
れる。これらの情報を時系列的に組み立てていけば、操
作手順を再現することができる。
【0027】再び図7に戻り、この蓄積された情報を主
システムに転送するか否かの判定処理27を副システム
の操作者により行なう。転送を行なわない場合は副シス
テム処理フローの最初に戻り、上述の手順を繰り返す。
【0028】例えば副システムの操作者が行なった操作
が設計情報としては存在しても、その設計情報が設計を
進めるという観点からまったく意味を持たない場合など
には転送しないとの判定となる。設計を進行させたが結
果的には今行なった設計単位を実施する前の方が良かっ
た場合とか、設計を進行させたが設計仕様が変更となり
転送の必要が無くなった場合などに設計を進める意味を
持たなくなる。したがってこのように設計仕様の変更の
可能性のある領域は主システムより副システムの配線設
計分担とする方が好ましい。また、転送しない場合に副
システムの処理を最初に戻すのは、設計データベースを
主システムと共有化し、設計開始フェイズを合わせるこ
とにより矛盾させない様にする為である。
【0029】次に主システムについて、図7のDRC処
理23に続く処理の流れを説明する。副システムと同様
にDRC処理により違反がないとされた情報は有効情報
として、主システムでは内部メモリ展開処理25が行な
われる。その後、副システムから操作手順記録レコード
の転送が有るか無いかの判定処理29が行なわれ、転送
が有る場合は、主システムの処理に対して、副システム
の操作者により生成された情報の割り込みかかり、操作
手順記録レコード展開処理28が行なわれる。すなわ
ち、主システムで設計作成された内部メモリ展開25に
対して副システムで設計作成された設計手順記録レコー
ド6を展開することにより配線処理の並列化を行うこと
が可能となる。
【0030】また、副システムからの転送が無い場合
は、主システムの操作者が行なった配線設計のみにより
設計終了の判定処理33が行なわれる。
【0031】副システムからの転送が有る場合の上記操
作手順記録レコード展開処理28の後、DRC処理2
3’により、展開されたデータが主システムの内部メモ
リデータに対して矛盾しないかどうかの検証を行なう。
その後、引き続き主システムで、副システムからの情報
を含めた内部メモリ展開処理25,設計データ保存ファ
イルへのデータ出力処理27,副システムに設計データ
保存ファイル転送処理31,DRC処理の蓄積データ消
去処理32を行ない、主システムおよび副システムの開
始点に戻る。そして必要だけ上記処理フローが繰り返し
行われる。
【0032】図9および図10は、図5のラットネスト
18に対して主システムの操作者が細線で図示する配線
パターン34を設計し、図6のラットネスト18に対し
て副システムの操作者が太線で図示する配線パターン3
5を設計した様子を示しており、図9は並列設計処理が
問題無く遂行されて完全な結線が行なわれた場合であ
り、一方、図10は配線パターン35の内に未結線3
5’のラットネストが存在していた場合である。図10
の未結線35’は配線パターン34の部分34’と交叉
するためにDRC処理23’でエラーとしてその配線が
キャンセルされたものである。すなわちこの実施例で
は、両操作者はたがいの配線進行状況をそれぞれの表示
端末でみているが、視覚的にモニタリングしているだけ
であり排他制御までは行なっていないので両者のデータ
を合成する操作手順記録レコード展開処理28の後のD
RC処理23’において初めてその不都合が判明する。
この場合は図9と比較すれば明らかのように、副システ
ムの操作者のみが自己の分担の太線で示す配線パターン
35の経路を最適に選べば図10の未結線35’は発生
しなかったのであるから、この様な場合、副システムの
操作者は図7における次回の副システムの処理ルートの
なかでこの未結線35’の部分が正常な配線となるよう
に配線設計を行なうことができる。
【0033】
【発明の効果】以上説明したように本発明は、配線設計
を実施するシステム中で互いの配線設計進行状態を監視
モニタリングする表示装置と、結線区間分割領域処理手
段と、配線手順記録レコード手段と、展開処理ブロック
を用いることにより、対話的な配線設計処理の時間(リ
ードタイム)を短縮することができる。
【0034】例えば図11に示すように、単独設計の場
合はトータルの正味時間は約14時間、リードタイム
(LT)が16.5時間(H)の配線設計が、本発明の
配線処理装置を用いるとトータルの正味時間は約14時
間と変らないが、リードタイム(LT)は9.3時間
(H)とほぼ半分に短縮することができる。
【図面の簡単な説明】
【図1】本発明の実施例の構成を示すブロック図であ
る。
【図2】本発明の実施例の初期設計データ作成の入出力
関係を示す図である。
【図3】本発明の実施例の初期設計データ作成処理を示
すフローチャートである。
【図4】本発明の実施例の設計データを処理装置に取り
込んだ直後の図である。
【図5】本発明の実施例において結線領域を主システム
に割当てた状態図である。
【図6】本発明の実施例において結線領域を副システム
に割当てた状態図である。
【図7】本発明の実施例の並列処理を実施するためのフ
ローチャートである。
【図8】本発明の実施例の操作手順記録レコードの内容
を示す図である。
【図9】本発明の実施例において並列処理を実施し、未
結線が存在しない配線状態を示す図である。
【図10】本発明の実施例において並列処理を実施し、
未結線が存在する配線状態を示す図である。
【図11】本発明の効果の一例を示す図である。
【符号の説明】
1 設計データベース 2 ライブラリデータベース 3 第1の処理装置A 4 第1の操作端末A 5 第1の表示端末A 6 操作手順記録レコード 7 設計データ保存ファイル 8 第2の処理装置B 9 第2の操作端末B 10 第2の表示端末B 11 内部メモリ 12〜16 図3のフローチャートの処理項目 17 部品ピン(パッド) 18 ラットネスト 19 結線区間分割領域 20〜33 図7のフローチャートの処理項目 34 主システムによる配線設計パターン 35 副システムによる配線設計パターン 35’ 未結線のラットネスト

Claims (9)

    【特許請求の範囲】
  1. 【請求項1】 第1の処理装置、表示機能を有する第1
    の操作端末および第1の表示端末を有する主システム
    と、第2の処理装置、表示機能を有する第2の操作端末
    および第2の表示端末を有する副システムと、ライブラ
    リデータベースおよび設計データベースを前記第1の処
    理装置に入力する手段と、前記第1の処理装置からの設
    計データを前記第2の処理装置に入力する手段と、前記
    第2の処理装置からの操作手順記録レコードを前記第1
    の処理装置に入力する手段と、前記第1の操作端末と前
    記第2の表示端末に同じ映像を写し出す手段と、前記第
    2の操作端末と前記第1の表示端末に同じ映像を写し出
    す手段とを具備して、前記第1および第2の操作端末に
    より配線設計を並列に処理することを特徴とする配線設
    計処理装置。
  2. 【請求項2】 前記第1および第2の操作端末にはそれ
    ぞれ、キーボードおよびマウスを有することを特徴とす
    る請求項1に記載の配線設計処理装置。
  3. 【請求項3】 前記第1の操作端末を操作して、該第1
    の操作端末により結線処理を行なう領域と前記第2の操
    作端末により結線処理を行なう領域とを分割区分けし、
    しかる後に両操作端末により配線設計を並列に処理する
    ことを特徴とする請求項1に記載の配線設計処理装置。
  4. 【請求項4】 前記第1の処理装置は内部メモリを有
    し、該内部メモリに前記ライブラリデータベースおよび
    設計データベースを展開し、この内部メモリに格納され
    たメモリ情報を設計データ保存ファイルに書き込み、こ
    の書き込まれた設計データを前記第2の処理装置に入力
    することを特徴とする請求項1に記載の配線設計処理装
    置。
  5. 【請求項5】 前記設計データ保存ファイルは磁気ディ
    スク内に形成されるファイルであることを特徴とする請
    求項4に記載の配線設計処理装置。
  6. 【請求項6】 前記第2の処理装置からの操作手順記録
    レコードと前記第1の処理装置自身による操作手順記録
    レコードの展開処理を行なった後、展開されたデータが
    矛盾していないかを検証する為のDRC処理を行ない、
    しかる後、前記第1の処理装置内の内部メモリにそのデ
    ータを記憶することを特徴とする請求項1に記載の配線
    設計処理装置。
  7. 【請求項7】 前記第2の処理装置からの操作手順記録
    レコードを磁気ディスク内に形成されるファイルに書き
    込み、それを前記第1の処理装置にファイル転送するこ
    とを特徴とする請求項1に記載の配線設計処理装置。
  8. 【請求項8】 前記第1の操作端末および前記第2の操
    作端末による配線設計はそれぞれ対話設計形式で行なわ
    れることを特徴とする請求項1に記載の配線設計処理装
    置。
  9. 【請求項9】 前記第1の操作端末による前記分割区分
    けは対話設計形式で行なわれることを特徴とする請求項
    3に記載の配線設計処理装置。
JP5000154A 1993-01-05 1993-01-05 配線設計処理装置 Expired - Fee Related JPH07113932B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP5000154A JPH07113932B2 (ja) 1993-01-05 1993-01-05 配線設計処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5000154A JPH07113932B2 (ja) 1993-01-05 1993-01-05 配線設計処理装置

Publications (2)

Publication Number Publication Date
JPH06203108A true JPH06203108A (ja) 1994-07-22
JPH07113932B2 JPH07113932B2 (ja) 1995-12-06

Family

ID=11466130

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5000154A Expired - Fee Related JPH07113932B2 (ja) 1993-01-05 1993-01-05 配線設計処理装置

Country Status (1)

Country Link
JP (1) JPH07113932B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7305648B2 (en) 2003-11-21 2007-12-04 Mentor Graphics Corporation Distributed autorouting of conductive paths in printed circuit boards
US7516435B2 (en) 2001-12-10 2009-04-07 Mentor Graphics Corporation Reservation of design elements in a parallel printed circuit board design environment
JP2009116903A (ja) * 2001-12-10 2009-05-28 Mentor Graphics Corp 並列電子設計自動化:分散された同時の編集
US7546571B2 (en) 2004-09-08 2009-06-09 Mentor Graphics Corporation Distributed electronic design automation environment
US7587695B2 (en) 2001-12-10 2009-09-08 Mentor Graphics Corporation Protection boundaries in a parallel printed circuit board design environment
US7590963B2 (en) 2003-11-21 2009-09-15 Mentor Graphics Corporation Integrating multiple electronic design applications

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224182A (ja) * 1989-02-27 1990-09-06 Nec Corp 配線編集処理方式
JPH02236675A (ja) * 1989-03-10 1990-09-19 Mitsubishi Electric Corp Lsi設計支援システム
JPH0378090A (ja) * 1989-08-22 1991-04-03 Ricoh Co Ltd 三次元形状の設計履歴管理方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02224182A (ja) * 1989-02-27 1990-09-06 Nec Corp 配線編集処理方式
JPH02236675A (ja) * 1989-03-10 1990-09-19 Mitsubishi Electric Corp Lsi設計支援システム
JPH0378090A (ja) * 1989-08-22 1991-04-03 Ricoh Co Ltd 三次元形状の設計履歴管理方式

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7516435B2 (en) 2001-12-10 2009-04-07 Mentor Graphics Corporation Reservation of design elements in a parallel printed circuit board design environment
JP2009116903A (ja) * 2001-12-10 2009-05-28 Mentor Graphics Corp 並列電子設計自動化:分散された同時の編集
US7587695B2 (en) 2001-12-10 2009-09-08 Mentor Graphics Corporation Protection boundaries in a parallel printed circuit board design environment
US7305648B2 (en) 2003-11-21 2007-12-04 Mentor Graphics Corporation Distributed autorouting of conductive paths in printed circuit boards
US7590963B2 (en) 2003-11-21 2009-09-15 Mentor Graphics Corporation Integrating multiple electronic design applications
US7788622B2 (en) 2003-11-21 2010-08-31 Mentor Graphics Corporation Distributed autorouting of conductive paths
US7546571B2 (en) 2004-09-08 2009-06-09 Mentor Graphics Corporation Distributed electronic design automation environment

Also Published As

Publication number Publication date
JPH07113932B2 (ja) 1995-12-06

Similar Documents

Publication Publication Date Title
US6446246B1 (en) Method and apparatus for detail routing using obstacle carving around terminals
US7912692B2 (en) Analysis support system and method, computer readable recording medium storing analysis support program, and analysis support apparatus
US8601422B2 (en) Method and system for schematic-visualization driven topologically-equivalent layout design in RFSiP
US20030189566A1 (en) Three-dimensional modeling system
US20040167650A1 (en) Partial reprojection method and device in three-dimensional CAD system and computer program
US7990375B2 (en) Virtual view schematic editor
JPH06203108A (ja) 配線設計処理装置
US6330705B1 (en) Method and system for remodeling, designing, and editing a printed wiring board using a computer aided design system
CN117669460A (zh) 一种集成电路的交互文件生成方法以及装置
JP3022326B2 (ja) ファイル変更履歴管理システム
JPH09326045A (ja) 三次元モデル生成方法及び装置並びに三次元モデルを生成するプログラムを格納した記憶媒体
JPH0962726A (ja) Cadデータインタフェース方法
US20070198957A1 (en) Circuit simulator and circuit simulation program storage medium
JP2967174B2 (ja) 設計装置
JPH09148441A (ja) レイアウト検証方法および装置
CN118231402B (zh) 修复电迁移的方法、装置、设备、存储介质和程序产品
JP2000231577A (ja) 部品配置装置および部品配置方法
JP2006178775A (ja) 検証環境作成装置及びその処理方法
JP2008112388A (ja) Cadシステム
JP2003028935A (ja) 故障伝搬経路推定システム
JP2000207438A (ja) プリント配線板設計支援装置
JP3087208B2 (ja) 半導体集積回路補修支援方法
JP3197075B2 (ja) 診断型エキスパートシステム及びその構築支援装置
JP3240170B2 (ja) Icパターン設計システム
WO2026005778A1 (en) Automated routing in an integrated circuit layout design using artificial intelligence

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19960528

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071206

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081206

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091206

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101206

Year of fee payment: 15

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111206

Year of fee payment: 16

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121206

Year of fee payment: 17

LAPS Cancellation because of no payment of annual fees