JPH06204459A - Ｇｔｏサイリスタ - Google Patents
ＧｔｏサイリスタInfo
- Publication number
- JPH06204459A JPH06204459A JP5280600A JP28060093A JPH06204459A JP H06204459 A JPH06204459 A JP H06204459A JP 5280600 A JP5280600 A JP 5280600A JP 28060093 A JP28060093 A JP 28060093A JP H06204459 A JPH06204459 A JP H06204459A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- anode
- ring
- cathode
- range
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/141—Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
- H10D62/142—Anode regions of thyristors or collector regions of gated bipolar-mode devices
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 ＧＴＯサイリスタを少なくとも外側のリング
のすべての陰極側のエミッタ領域が既にターンオフ過程
の開始前に均等な電流を導くように改良する。 【構成】 円形の半導体ブロック１と、その陰極側に互
いに同心のリングの形で長軸が半導体ブロックに放射状
に位置するように配置されている多数のストリップ状の
エミッタ領域２、３と、陽極側に互いに同心リング状に
間隔をおかれたエミッタ領域とを有するＧＴＯサイリス
タにおいて、最も外側の陰極エミッタ領域２に向かい合
う陽極エミッタリング４と、そのすぐ次に内側の陰極エ
ミッタ領域３に向かい合う陽極エミッタリング４との間
に、陽極エミッタリングの相互間の間隔ａよりも広い逆
の導電形の範囲５が設けられ、この範囲５の外側にあっ
て最も内側の陽極エミッタリング４の内縁と最も外側の
陽極エミッタリング４の外縁との間の間隔ｃが最大で陰
極エミッタ領域２の有効長さｌeff から範囲５の幅ｂを
差し引いた長さに等しくする。
のすべての陰極側のエミッタ領域が既にターンオフ過程
の開始前に均等な電流を導くように改良する。 【構成】 円形の半導体ブロック１と、その陰極側に互
いに同心のリングの形で長軸が半導体ブロックに放射状
に位置するように配置されている多数のストリップ状の
エミッタ領域２、３と、陽極側に互いに同心リング状に
間隔をおかれたエミッタ領域とを有するＧＴＯサイリス
タにおいて、最も外側の陰極エミッタ領域２に向かい合
う陽極エミッタリング４と、そのすぐ次に内側の陰極エ
ミッタ領域３に向かい合う陽極エミッタリング４との間
に、陽極エミッタリングの相互間の間隔ａよりも広い逆
の導電形の範囲５が設けられ、この範囲５の外側にあっ
て最も内側の陽極エミッタリング４の内縁と最も外側の
陽極エミッタリング４の外縁との間の間隔ｃが最大で陰
極エミッタ領域２の有効長さｌeff から範囲５の幅ｂを
差し引いた長さに等しくする。
Description
【０００１】
【産業上の利用分野】本発明は、円形の半導体ブロック
と、その陰極側に互いに同心のリングの形で長軸が半導
体ブロックに放射状に位置するように配置されている多
数のストリップ状のエミッタ領域と、陽極側に互いに同
心リング状に間隔をおかれた陽極エミッタ領域とを有す
るＧＴＯサイリスタに関する。
と、その陰極側に互いに同心のリングの形で長軸が半導
体ブロックに放射状に位置するように配置されている多
数のストリップ状のエミッタ領域と、陽極側に互いに同
心リング状に間隔をおかれた陽極エミッタ領域とを有す
るＧＴＯサイリスタに関する。
【０００２】
【従来の技術】このようなＧＴＯサイリスタはたとえば
ヨーロッパ特許出願公開第 0440924A1号明細書に記載さ
れている。陰極および陽極エミッタ領域の前記の形態に
より接線方向の調節誤差は回避することができる。しか
し半径方向の調節誤差の際には、特に陽極エミッタパタ
ーンが微細な場合には、リング状の陽極エミッタ領域が
１つのリングの陰極エミッタ領域の電流が流れる範囲か
らずれることがあり得る。この場合の電流が流れる範囲
とは、陰極側のエミッタ領域から約４５°の角度で陽極
側に向けて広がっている半導体ブロックの範囲をいう。
上記のずれは、同一のリングの陰極エミッタ領域がＧＴ
Ｏサイリスタの一方の側では反対側よりも多くの電流を
導くことに通じ得る。
ヨーロッパ特許出願公開第 0440924A1号明細書に記載さ
れている。陰極および陽極エミッタ領域の前記の形態に
より接線方向の調節誤差は回避することができる。しか
し半径方向の調節誤差の際には、特に陽極エミッタパタ
ーンが微細な場合には、リング状の陽極エミッタ領域が
１つのリングの陰極エミッタ領域の電流が流れる範囲か
らずれることがあり得る。この場合の電流が流れる範囲
とは、陰極側のエミッタ領域から約４５°の角度で陽極
側に向けて広がっている半導体ブロックの範囲をいう。
上記のずれは、同一のリングの陰極エミッタ領域がＧＴ
Ｏサイリスタの一方の側では反対側よりも多くの電流を
導くことに通じ得る。
【０００３】
【発明が解決しようとする課題】しかし、ストリップ状
の陰極エミッタの少数のものにターンオフ位相の終わり
ごろにサイリスタ中の負荷電流が集中することは回避す
る必要がある。従って本発明の課題は、前記の形式のＧ
ＴＯサイリスタを、少なくとも外側のリングのすべての
陰極エミッタ領域が既にターンオフ過程の開始前に均等
な電流を導くように改良することにある。
の陰極エミッタの少数のものにターンオフ位相の終わり
ごろにサイリスタ中の負荷電流が集中することは回避す
る必要がある。従って本発明の課題は、前記の形式のＧ
ＴＯサイリスタを、少なくとも外側のリングのすべての
陰極エミッタ領域が既にターンオフ過程の開始前に均等
な電流を導くように改良することにある。
【０００４】
【課題を解決するための手段】この課題は、最も外側の
陰極エミッタ領域に向かい合う陽極エミッタリングと、
そのすぐ次に内側の陰極エミッタ領域に向かい合う陽極
エミッタリングとの間に、陽極エミッタリングの相互間
の間隔よりも広い逆導電導形の範囲が設けられ、この範
囲の外側にあって最も内側の陽極エミッタリングの内縁
と最も外側の陽極エミッタリングの外縁との間の間隔が
最大でも陰極エミッタ領域の有効長さから上記範囲の幅
を差し引いた長さに等しくすることにより解決される。
陰極エミッタ領域に向かい合う陽極エミッタリングと、
そのすぐ次に内側の陰極エミッタ領域に向かい合う陽極
エミッタリングとの間に、陽極エミッタリングの相互間
の間隔よりも広い逆導電導形の範囲が設けられ、この範
囲の外側にあって最も内側の陽極エミッタリングの内縁
と最も外側の陽極エミッタリングの外縁との間の間隔が
最大でも陰極エミッタ領域の有効長さから上記範囲の幅
を差し引いた長さに等しくすることにより解決される。
【０００５】
【実施例】以下図１および図２を参照して本発明の実施
例を詳細に説明する。
例を詳細に説明する。
【０００６】図２に示す従来のＧＴＯサイリスタは陰極
側のベース領域８および中央領域９を有する円形の半導
体ブロック１から成っている。陰極側のベース領域８の
なかには陰極側のエミッタ領域２、３が埋込まれてい
る。陰極エミッタ領域２、３はたとえば冒頭に記載した
ヨーロッパ特許出願公開第 0440924A1号明細書に記載さ
れているように円形の半導体ブロック１上に放射状のス
トリップとして構成されており、個々にまとめられて半
導体ブロック上に互いに同心のリングの形で設けられて
いる。陽極側には中央領域９のなかに陽極エミッタリン
グ４が埋込まれている。これらのリングは互いに同心で
ある。この配置も前記ヨーロッパ特許出願公開明細書に
記載されている。ＧＴＯサイリスタの外縁範囲７には電
気的理由から陽極エミッタリング４は設けられていな
い。
側のベース領域８および中央領域９を有する円形の半導
体ブロック１から成っている。陰極側のベース領域８の
なかには陰極側のエミッタ領域２、３が埋込まれてい
る。陰極エミッタ領域２、３はたとえば冒頭に記載した
ヨーロッパ特許出願公開第 0440924A1号明細書に記載さ
れているように円形の半導体ブロック１上に放射状のス
トリップとして構成されており、個々にまとめられて半
導体ブロック上に互いに同心のリングの形で設けられて
いる。陽極側には中央領域９のなかに陽極エミッタリン
グ４が埋込まれている。これらのリングは互いに同心で
ある。この配置も前記ヨーロッパ特許出願公開明細書に
記載されている。ＧＴＯサイリスタの外縁範囲７には電
気的理由から陽極エミッタリング４は設けられていな
い。
【０００７】陰極側のエミッタ領域２は正確に陽極側の
エミッタパターン上に調節されているものと仮定する。
その場合、陰極側のエミッタ領域２は実線により示され
ている長さｌを有する。陰極エミッタ領域２の電流を導
く範囲は約４５°の角度で陽極側に向けて広がってお
り、従って長さｌを有する陰極側のエミッタ領域２は有
効長さｌeff により示されている複数個の陽極側のエミ
ッタリング４と協同作用する。その際有効長さｌeff は
長さｌに円板厚みの２倍を加えた大きさにほぼ等しい。
エミッタパターン上に調節されているものと仮定する。
その場合、陰極側のエミッタ領域２は実線により示され
ている長さｌを有する。陰極エミッタ領域２の電流を導
く範囲は約４５°の角度で陽極側に向けて広がってお
り、従って長さｌを有する陰極側のエミッタ領域２は有
効長さｌeff により示されている複数個の陽極側のエミ
ッタリング４と協同作用する。その際有効長さｌeff は
長さｌに円板厚みの２倍を加えた大きさにほぼ等しい。
【０００８】大きさｄだけ右方向に陰極エミッタ領域２
がずれた場合には、電流が流れる範囲は外縁領域７の方
向へ移動する。ここには陽極エミッタリング４が配置さ
れてないので、図示されている陰極エミッタ領域および
これに隣接する陰極エミッタ領域のなかの電流が減少す
る。
がずれた場合には、電流が流れる範囲は外縁領域７の方
向へ移動する。ここには陽極エミッタリング４が配置さ
れてないので、図示されている陰極エミッタ領域および
これに隣接する陰極エミッタ領域のなかの電流が減少す
る。
【０００９】さて本発明によれば図１に示すように、陰
極エミッタ領域２と向かい合う陽極エミッタリング４
と、陰極エミッタ領域３と向かい合う陽極エミッタリン
グ４との間に、陽極エミッタリングと逆の導電形の範囲
５が配置されている。この範囲５は陽極エミッタリング
４の相互間隔ａよりも大きい幅ｂを有する。逆導電形範
囲５は最大のずれ２ｄに相当する幅ｂを有するようにす
ると好適である。その際に、この範囲５の外側にあって
最も内側で陰極エミッタ領域２と向かい合う陽極エミッ
タリング４から最も外側で陰極エミッタ領域２と向かい
合う陽極エミッタリング４の外縁までの間隔ｃは陰極エ
ミッタ領域２の有効長さｌeff から範囲５の幅ｂを差し
引いた大きさに等しくする。
極エミッタ領域２と向かい合う陽極エミッタリング４
と、陰極エミッタ領域３と向かい合う陽極エミッタリン
グ４との間に、陽極エミッタリングと逆の導電形の範囲
５が配置されている。この範囲５は陽極エミッタリング
４の相互間隔ａよりも大きい幅ｂを有する。逆導電形範
囲５は最大のずれ２ｄに相当する幅ｂを有するようにす
ると好適である。その際に、この範囲５の外側にあって
最も内側で陰極エミッタ領域２と向かい合う陽極エミッ
タリング４から最も外側で陰極エミッタ領域２と向かい
合う陽極エミッタリング４の外縁までの間隔ｃは陰極エ
ミッタ領域２の有効長さｌeff から範囲５の幅ｂを差し
引いた大きさに等しくする。
【００１０】陰極側のエミッタ領域２が正確に調節され
た状態（実線位置）では、陰極エミッタ領域２と向かい
合う陽極エミッタリング４は陰極エミッタ領域の中心に
対して対称に位置している。左方に大きさ−ｄだけずれ
た場合にはエミッタ領域の電流が流れる範囲も左方にず
れ、右方に大きさ＋ｄだけずれた場合には電流が流れる
範囲も外縁領域７の方向へずれる。その際に、限度±ｄ
のなかでのずれに無関係に、常に等しい数の陽極エミッ
タリング４が陰極エミッタ領域２の電流が流れる範囲の
なかにとどまる。すなわち外側の陰極エミッタリングは
ずれに無関係に常に等しい電流を導く。
た状態（実線位置）では、陰極エミッタ領域２と向かい
合う陽極エミッタリング４は陰極エミッタ領域の中心に
対して対称に位置している。左方に大きさ−ｄだけずれ
た場合にはエミッタ領域の電流が流れる範囲も左方にず
れ、右方に大きさ＋ｄだけずれた場合には電流が流れる
範囲も外縁領域７の方向へずれる。その際に、限度±ｄ
のなかでのずれに無関係に、常に等しい数の陽極エミッ
タリング４が陰極エミッタ領域２の電流が流れる範囲の
なかにとどまる。すなわち外側の陰極エミッタリングは
ずれに無関係に常に等しい電流を導く。
【００１１】前記の措置が最も外側の陰極エミッタリン
グに限られると有利である。なぜならば、最も外側の陰
極エミッタリングは、その面積が最大であるために、大
部分の電流を導くからである。しかし、内側に置かれて
いる陰極エミッタ領域３およびこれに向かい合う陽極エ
ミッタリング４を本発明に従って構成することも可能で
ある。
グに限られると有利である。なぜならば、最も外側の陰
極エミッタリングは、その面積が最大であるために、大
部分の電流を導くからである。しかし、内側に置かれて
いる陰極エミッタ領域３およびこれに向かい合う陽極エ
ミッタリング４を本発明に従って構成することも可能で
ある。
【００１２】ずれ＋ｄは一般に０．１ｍｍ〜０．２ｍｍ
の間であるので、範囲５の幅ｂは０．１ｍｍよりも広く
すると好適である。幅ｂは、たとえば０．１ｍｍ〜０．
６ｍｍの間である間隔ａよりも大きい。陽極エミッタリ
ング４の幅はたとえば０．１ｍｍ〜０．６ｍｍの間であ
ってよい。
の間であるので、範囲５の幅ｂは０．１ｍｍよりも広く
すると好適である。幅ｂは、たとえば０．１ｍｍ〜０．
６ｍｍの間である間隔ａよりも大きい。陽極エミッタリ
ング４の幅はたとえば０．１ｍｍ〜０．６ｍｍの間であ
ってよい。
【図１】本発明の原理を示す半導体ブロックの断面図。
【図２】従来技術の原理を示す半導体ブロックの断面
図。
図。
１ 半導体ブロック ２、３ 陰極エミッタ領域 ４ 陽極エミッタリング ５ 陽極エミッタリングと逆の導電形範囲 ７ 外縁領域 ８ ベース領域 ９ 中央領域
Claims (4)
- 【請求項１】 円形の半導体ブロックと、その陰極側に
互いに同心のリングの形で長軸が半導体ブロックに放射
状に位置するように配置されている多数のストリップ状
のエミッタ領域と、陽極側に互いに同心リング状に間隔
をおかれたエミッタ領域とを有するＧＴＯサイリスタに
おいて、最も外側の陰極エミッタ領域（２）に向かい合
う陽極エミッタリング（４）と、そのすぐ次に内側の陰
極エミッタ領域（３）に向かい合う陽極エミッタリング
（４）との間に、陽極エミッタリングの相互間の間隔
（ａ）よりも広い逆の導電形の範囲（５）が設けられ、
この範囲の外側にあって最も内側の陽極エミッタリング
（４）の内縁と最も外側の陽極エミッタリング（４）の
外縁との間の間隔（ｃ）が最大で陰極エミッタ領域
（２）の有効長さ（ｌeff ）から逆導電形範囲（５）の
幅（ｂ）を差し引いた長さに等しいことを特徴とするＧ
ＴＯサイリスタ。 - 【請求項２】 逆導電形範囲（５）の幅が０．１ｍｍよ
りも広いことを特徴とする請求項１記載のＧＴＯサイリ
スタ。 - 【請求項３】 陽極エミッタリング（４）の相互間の間
隔（ａ）が０．１ないし０．６ｍｍであることを特徴と
する請求項１または２記載のＧＴＯサイリスタ。 - 【請求項４】 陽極エミッタリング（４）の幅が０．１
ないし０．６ｍｍであることを特徴とする請求項１ない
し３の１つに記載のＧＴＯサイリスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4234828 | 1992-10-15 | ||
| DE4234828.5 | 1992-10-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204459A true JPH06204459A (ja) | 1994-07-22 |
| JP3583796B2 JP3583796B2 (ja) | 2004-11-04 |
Family
ID=6470567
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28060093A Expired - Fee Related JP3583796B2 (ja) | 1992-10-15 | 1993-10-13 | Ｇｔｏサイリスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0592992B1 (ja) |
| JP (1) | JP3583796B2 (ja) |
| DE (1) | DE59309406D1 (ja) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS571257A (en) * | 1980-06-04 | 1982-01-06 | Hitachi Ltd | Semiconductor device |
| JPS61229363A (ja) * | 1985-04-03 | 1986-10-13 | Hitachi Ltd | ゲ−トタ−ンオフサイリスタ |
| FR2638022B1 (fr) * | 1988-10-14 | 1992-08-28 | Sgs Thomson Microelectronics | Thyristor asymetrique a extinction par la gachette, muni de courts-circuits d'anode et presentant un courant de declenchement reduit |
| JP2764830B2 (ja) * | 1989-09-14 | 1998-06-11 | 株式会社日立製作所 | ゲートターンオフサイリスタ |
| DE4003387A1 (de) * | 1990-02-05 | 1991-08-08 | Eupec Gmbh & Co Kg | Gto-thyristor mit kurzschluessen |
-
1993
- 1993-10-11 EP EP93116455A patent/EP0592992B1/de not_active Expired - Lifetime
- 1993-10-11 DE DE59309406T patent/DE59309406D1/de not_active Expired - Fee Related
- 1993-10-13 JP JP28060093A patent/JP3583796B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0592992B1 (de) | 1999-03-03 |
| JP3583796B2 (ja) | 2004-11-04 |
| DE59309406D1 (de) | 1999-04-08 |
| EP0592992A1 (de) | 1994-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP3235003B1 (en) | Bidirectional power semiconductor device | |
| CA1201215A (en) | Gate turn-off thyristor | |
| EP0008535B1 (en) | A gate controlled semiconductor device | |
| JPS6243548B2 (ja) | ||
| JP3580794B2 (ja) | 電力用スイッチング半導体装置 | |
| JPH06204459A (ja) | Ｇｔｏサイリスタ | |
| JP3883591B2 (ja) | ターンオフ可能な半導体素子 | |
| JP3571067B2 (ja) | Ｇｔｏサイリスタ | |
| US5554863A (en) | Gate turn-off thyristor | |
| EP0391337B1 (en) | Gate turn-off thyristor | |
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| JPH0691246B2 (ja) | 半導体装置 | |
| JPS63236360A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS60182167A (ja) | Ｇｔｏサイリスタ | |
| JPH10290001A (ja) | ゲートターンオフサイリスタ | |
| JP2630080B2 (ja) | ゲートターンオフサイリスタ | |
| JPS6223165A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS61102065A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH02222541A (ja) | バイポーラトランジスタ | |
| JPH06296014A (ja) | 半導体装置 | |
| JPH03109772A (ja) | ゲートターンオフサイリスタ | |
| JPH0217674A (ja) | ゲートターンオフサイリスタ | |
| JPS6281761A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPS63119572A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0760894B2 (ja) | ゲ−トタ−ンオフサイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040527 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040604 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040701 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040730 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080806 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090806 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |