JP3571067B2 - Ｇｔｏサイリスタ - Google Patents
Ｇｔｏサイリスタ Download PDFInfo
- Publication number
- JP3571067B2 JP3571067B2 JP28060193A JP28060193A JP3571067B2 JP 3571067 B2 JP3571067 B2 JP 3571067B2 JP 28060193 A JP28060193 A JP 28060193A JP 28060193 A JP28060193 A JP 28060193A JP 3571067 B2 JP3571067 B2 JP 3571067B2
- Authority
- JP
- Japan
- Prior art keywords
- ring
- emitter
- gate contact
- gto thyristor
- shaped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/291—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、円形の半導体ブロックと、その陰極側に互いに同心のリングの形で長軸が半導体ブロックに放射状に位置するように配置されている多数のストリップ状のエミッタ領域と、エミッタ領域に隣接する陰極側のベース領域と、エミッタ領域を囲んでおり電気的に陰極側のベース領域と接続されているゲート電極と、２つの同心のリングの間でゲート電極と接続されているリング状のゲート接触部とを有するＧＴＯサイリスタに関する。
【０００２】
【従来の技術】
このようなＧＴＯサイリスタはたとえばヨーロッパ特許第 ０１１１１６６号明細書に記載されている。そこに記載されている実施例の１つは、陰極側のエミッタ領域が５つの互いに同心リングの形で配置されているＧＴＯサイリスタを示している。リング状のゲート接触部は内側から見て第３のリングと第４のリングとの間に位置している。それによってゲート電極の内側と外側との間の電位差は互いにほぼ等しくなる。この措置の目的は、ターンオフ電流を高めることにある。
【０００３】
ＧＴＯサイリスタの作動の際にしばしばターンオフ電流は内側のエミッタリングに集中する。ここでは利用されるエミッタ面積が全エミッタ面積にくらべて小さいので、このようなＧＴＯサイリスタは特に内側リングの１つにおける過負荷により破壊されるおそれがある。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、前記の形式のＧＴＯサイリスタを、ターンオフの際の電流がリング状のゲート接触部の外側に位置するエミッタリングに集中するように構成することにある。
【０００５】
【課題を解決するための手段】
この課題は、ターンオフの際に最も外側のエミッタリングの外縁とゲート接触部との間の電圧降下を最も内側のエミッタリングの内縁とゲート接触部との間の電圧降下よりも少なくとも２０％だけ大きくすることにより解決される。
【０００６】
【実施例】
以下、図１および図２を参照して本発明の実施例を詳細に説明する。
【０００７】
図１によるＧＴＯサイリスタは円形の半導体ブロック１を有する。この半導体ブロックの陰極側にストリップ状のエミッタ領域８が配置されている。ストリップ状のエミッタ領域８の長軸は半導体ブロック１に放射状に配置されている。エミッタ領域８はそれぞれまとめられて互いに同心のリングの形で半導体ブロック１の上に配置されている。同心のエミッタリングは外側から内側へ符号３、４、５、６を付されている。ＧＴＯサイリスタの陰極側の表面はゲート電極２により覆われており、これはエミッタ領域８を囲んでいるが、これと接触していない。その詳細は図２に示されている。
【０００８】
図２には、図１に示すエミッタリング４を含む部分の一部が示されている。ゲート電極２は、エミッタ領域８がゲート電極２により接触されないように切欠部９を有する。
【０００９】
図１による実施例では２つの内側リング５および６と２つの外側リング３および４との間にリング状のゲート接触部７が配置されている。これは電気的にゲート電極２と接続されている。
【００１０】
陰極側のエミッタ領域８およびリング状のゲート接触部７は、最も外側のリング３（半径ｒａ ）の外縁における電位が最も内側のリング６（半径ｒｉ ）の内縁における電位よりも少なくとも２０％だけ大くなるように配置されている。この電位の調整はゲート接触部より内側のリングの数、ゲート接触部より外側のリングの数およびリングの直径の選定により抵抗を介して行われる。別の調整方法はゲート電極２のなかの個々の切欠部９の間のゲート電極２の中央幅ｂ（図２）の選定により行われる。幅ｂの選定により、さらに外側に位置するリング３のターンオフ電流に影響を与える抵抗が調整される。
【００１１】
しかし前記の電位比は、ストリップ状のエミッタ領域８の電流を導く面積がリング状のゲート接触部７の両側で相互に調整させられることによっても設定され得る。個々のストリップ状エミッタ領域８の幅ａは電気的な理由から可能なかぎり小さく、たとえば数１００μｍの幅にしなければならないので、面積はストリップ状エミッタ領域８の長さｌによってのみ設定し得る。以下には、陰極側のエミッタ領域が８つの互いに同心のリングの形で配置されているＧＴＯサイリスタに対する具体的な例をあげる。表中の寸法は上から下へ最も内側のものから順次外側に位置するリングに関するものである。
【００１２】
【表１】
【００１３】
ストリップ状のエミッタ領域８の長さｌは両内側リング６および５に対しては２．５または２．８５ｍｍ、その他のリングに対しては３．２ｍｍである。幅はそれぞれ０．２１ｍｍである。この配置に対して、外側リング３の外縁（半径ｒａ ）とゲート接触部７との間で測定して、１３７ｍＶの電圧降下が生じた。内側のリングに対しては、最も内側のリング６の内縁（半径ｒｉ ）とゲート接触部７との間で測定して、８６ｍＶの電圧降下が生じた。両値は約７００Ａのゲート電流において測定された。ここで外側の電圧降下は内側の電圧降下よりも約６０％だけ大きい。しかし２０％の差があれば、所望の結果を得るためには既に十分であろう。
【００１４】
【発明の効果】
本発明の利点は、ターンオフの際の電流がリング状のゲート接触部の外側に位置するエミッタリングに集中することにある。ここではゲート接触部の内側のエミッタリングにおける面積よりもかなり大きい面積が利用されるので、ターンオフの際の個々のエミッタの過負荷が確実に回避される。
【図面の簡単な説明】
【図１】本発明の一実施例によるＧＴＯサイリスタの概略平面図。
【図２】図１の一部詳細図。
【符号の説明】
１ 半導体ブロック
２ ゲート電極
３〜６ エミッタリング
７ ゲート接触部
８ エミッタ領域
９ 切欠部
【産業上の利用分野】
本発明は、円形の半導体ブロックと、その陰極側に互いに同心のリングの形で長軸が半導体ブロックに放射状に位置するように配置されている多数のストリップ状のエミッタ領域と、エミッタ領域に隣接する陰極側のベース領域と、エミッタ領域を囲んでおり電気的に陰極側のベース領域と接続されているゲート電極と、２つの同心のリングの間でゲート電極と接続されているリング状のゲート接触部とを有するＧＴＯサイリスタに関する。
【０００２】
【従来の技術】
このようなＧＴＯサイリスタはたとえばヨーロッパ特許第 ０１１１１６６号明細書に記載されている。そこに記載されている実施例の１つは、陰極側のエミッタ領域が５つの互いに同心リングの形で配置されているＧＴＯサイリスタを示している。リング状のゲート接触部は内側から見て第３のリングと第４のリングとの間に位置している。それによってゲート電極の内側と外側との間の電位差は互いにほぼ等しくなる。この措置の目的は、ターンオフ電流を高めることにある。
【０００３】
ＧＴＯサイリスタの作動の際にしばしばターンオフ電流は内側のエミッタリングに集中する。ここでは利用されるエミッタ面積が全エミッタ面積にくらべて小さいので、このようなＧＴＯサイリスタは特に内側リングの１つにおける過負荷により破壊されるおそれがある。
【０００４】
【発明が解決しようとする課題】
本発明の課題は、前記の形式のＧＴＯサイリスタを、ターンオフの際の電流がリング状のゲート接触部の外側に位置するエミッタリングに集中するように構成することにある。
【０００５】
【課題を解決するための手段】
この課題は、ターンオフの際に最も外側のエミッタリングの外縁とゲート接触部との間の電圧降下を最も内側のエミッタリングの内縁とゲート接触部との間の電圧降下よりも少なくとも２０％だけ大きくすることにより解決される。
【０００６】
【実施例】
以下、図１および図２を参照して本発明の実施例を詳細に説明する。
【０００７】
図１によるＧＴＯサイリスタは円形の半導体ブロック１を有する。この半導体ブロックの陰極側にストリップ状のエミッタ領域８が配置されている。ストリップ状のエミッタ領域８の長軸は半導体ブロック１に放射状に配置されている。エミッタ領域８はそれぞれまとめられて互いに同心のリングの形で半導体ブロック１の上に配置されている。同心のエミッタリングは外側から内側へ符号３、４、５、６を付されている。ＧＴＯサイリスタの陰極側の表面はゲート電極２により覆われており、これはエミッタ領域８を囲んでいるが、これと接触していない。その詳細は図２に示されている。
【０００８】
図２には、図１に示すエミッタリング４を含む部分の一部が示されている。ゲート電極２は、エミッタ領域８がゲート電極２により接触されないように切欠部９を有する。
【０００９】
図１による実施例では２つの内側リング５および６と２つの外側リング３および４との間にリング状のゲート接触部７が配置されている。これは電気的にゲート電極２と接続されている。
【００１０】
陰極側のエミッタ領域８およびリング状のゲート接触部７は、最も外側のリング３（半径ｒａ ）の外縁における電位が最も内側のリング６（半径ｒｉ ）の内縁における電位よりも少なくとも２０％だけ大くなるように配置されている。この電位の調整はゲート接触部より内側のリングの数、ゲート接触部より外側のリングの数およびリングの直径の選定により抵抗を介して行われる。別の調整方法はゲート電極２のなかの個々の切欠部９の間のゲート電極２の中央幅ｂ（図２）の選定により行われる。幅ｂの選定により、さらに外側に位置するリング３のターンオフ電流に影響を与える抵抗が調整される。
【００１１】
しかし前記の電位比は、ストリップ状のエミッタ領域８の電流を導く面積がリング状のゲート接触部７の両側で相互に調整させられることによっても設定され得る。個々のストリップ状エミッタ領域８の幅ａは電気的な理由から可能なかぎり小さく、たとえば数１００μｍの幅にしなければならないので、面積はストリップ状エミッタ領域８の長さｌによってのみ設定し得る。以下には、陰極側のエミッタ領域が８つの互いに同心のリングの形で配置されているＧＴＯサイリスタに対する具体的な例をあげる。表中の寸法は上から下へ最も内側のものから順次外側に位置するリングに関するものである。
【００１２】
【表１】
ストリップ状のエミッタ領域８の長さｌは両内側リング６および５に対しては２．５または２．８５ｍｍ、その他のリングに対しては３．２ｍｍである。幅はそれぞれ０．２１ｍｍである。この配置に対して、外側リング３の外縁（半径ｒａ ）とゲート接触部７との間で測定して、１３７ｍＶの電圧降下が生じた。内側のリングに対しては、最も内側のリング６の内縁（半径ｒｉ ）とゲート接触部７との間で測定して、８６ｍＶの電圧降下が生じた。両値は約７００Ａのゲート電流において測定された。ここで外側の電圧降下は内側の電圧降下よりも約６０％だけ大きい。しかし２０％の差があれば、所望の結果を得るためには既に十分であろう。
【００１４】
【発明の効果】
本発明の利点は、ターンオフの際の電流がリング状のゲート接触部の外側に位置するエミッタリングに集中することにある。ここではゲート接触部の内側のエミッタリングにおける面積よりもかなり大きい面積が利用されるので、ターンオフの際の個々のエミッタの過負荷が確実に回避される。
【図面の簡単な説明】
【図１】本発明の一実施例によるＧＴＯサイリスタの概略平面図。
【図２】図１の一部詳細図。
【符号の説明】
１ 半導体ブロック
２ ゲート電極
３〜６ エミッタリング
７ ゲート接触部
８ エミッタ領域
９ 切欠部
Claims (1)
- 円形の半導体ブロック（１）と、その陰極側に互いに同心のリング（３、４、５、６）の形で長軸が半導体ブロック（１）に放射状に位置するように配置されている多数のストリップ状のエミッタ領域（８）と、エミッタ領域に隣接する陰極側のベース領域と、エミッタ領域を囲んでおり電気的に陰極側のベース領域と接続されているゲート電極（２）と、２つの同心のリングの間でゲート電極（２）と接続されているリング状のゲート接触部（７）とを有するＧＴＯサイリスタにおいて、ターンオフの際に最も外側のエミッタリング（３）の外縁とゲート接触部（７）との間の電圧降下を最も内側のエミッタリング（６）の内縁とゲート接触部（７）との間の電圧降下よりも少なくとも２０％だけ大きくすることを特徴とするＧＴＯサイリスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4234829.3 | 1992-10-15 | ||
| DE4234829A DE4234829C2 (de) | 1992-10-15 | 1992-10-15 | GTO-Thyristor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204460A JPH06204460A (ja) | 1994-07-22 |
| JP3571067B2 true JP3571067B2 (ja) | 2004-09-29 |
Family
ID=6470568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28060193A Expired - Fee Related JP3571067B2 (ja) | 1992-10-15 | 1993-10-13 | Ｇｔｏサイリスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0592991B1 (ja) |
| JP (1) | JP3571067B2 (ja) |
| DE (2) | DE4234829C2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6657239B1 (en) | 1999-06-29 | 2003-12-02 | Mitsubishi Denki Kabushiki Kaisha | Power-switching semiconductor device |
| EP2930753A1 (en) | 2014-04-09 | 2015-10-14 | ABB Technology AG | Turn-off power semiconductor device |
| CN104795439B (zh) * | 2015-03-18 | 2017-07-18 | 清华大学 | 一种应用于混合式直流断路器的门极换流晶闸管芯片 |
| EP4107783B1 (en) * | 2020-03-31 | 2023-12-20 | Hitachi Energy Ltd | Turn-off power semiconductor device with radial gate runners |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201077A (en) * | 1981-06-05 | 1982-12-09 | Hitachi Ltd | Semiconductor switching device |
| JPS58206159A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ |
| JPS5986260A (ja) * | 1982-11-10 | 1984-05-18 | Hitachi Ltd | ゲ−トタ−ンオフサイリスタ |
| JPS61154167A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ |
| JPH0682832B2 (ja) * | 1985-07-15 | 1994-10-19 | 株式会社日立製作所 | 半導体スイツチング装置 |
| EP0283588B1 (de) * | 1987-02-24 | 1993-10-06 | BBC Brown Boveri AG | Steuerbares Leistungs-Halbleiterbauelement |
| JP2688510B2 (ja) * | 1988-12-06 | 1997-12-10 | 株式会社日立製作所 | ゲートターンオフサイリスタの駆動方法 |
-
1992
- 1992-10-15 DE DE4234829A patent/DE4234829C2/de not_active Expired - Fee Related
-
1993
- 1993-10-11 EP EP93116454A patent/EP0592991B1/de not_active Expired - Lifetime
- 1993-10-11 DE DE59306018T patent/DE59306018D1/de not_active Expired - Fee Related
- 1993-10-13 JP JP28060193A patent/JP3571067B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06204460A (ja) | 1994-07-22 |
| DE4234829C2 (de) | 1996-01-18 |
| EP0592991A1 (de) | 1994-04-20 |
| DE4234829A1 (de) | 1994-04-21 |
| DE59306018D1 (de) | 1997-05-07 |
| EP0592991B1 (de) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3740621A (en) | Transistor employing variable resistance ballasting means dependent on the magnitude of the emitter current | |
| EP0022355B1 (en) | Gate turn-off thyristor | |
| EP0066850B1 (en) | Semiconductor switching device | |
| EP0111166B1 (en) | Gate turn-off thyristor | |
| JP3571067B2 (ja) | Ｇｔｏサイリスタ | |
| EP0108273A2 (en) | A gate controlled semiconductor device | |
| US4868625A (en) | Gate turn-off thyristor of multi-emitter type | |
| EP0391337B1 (en) | Gate turn-off thyristor | |
| US4825270A (en) | Gate turn-off thyristor | |
| JPS5999769A (ja) | 半導体装置 | |
| CS208929B1 (en) | Multilayer semiconductor device | |
| JPH0547991B2 (ja) | ||
| JPH0691246B2 (ja) | 半導体装置 | |
| JP2568551Y2 (ja) | 半導体装置 | |
| JPS6216570A (ja) | 半導体スイツチング装置 | |
| JPH06296014A (ja) | 半導体装置 | |
| JPH0722609A (ja) | ゲートターンオフサイリスタ | |
| JPS60182167A (ja) | Ｇｔｏサイリスタ | |
| JPH05226643A (ja) | ターンオフ可能なパワー半導体素子 | |
| US4563698A (en) | SCR Having multiple gates and phosphorus gettering exteriorly of a ring gate | |
| JPS63301563A (ja) | ゲ−ト・タ−ン・オフ・サイリスタ | |
| JPH0760894B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| CA1153478A (en) | Gate turn-off thyristor | |
| JP3583796B2 (ja) | Ｇｔｏサイリスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |