JPH06204460A - Ｇｔｏサイリスタ - Google Patents
ＧｔｏサイリスタInfo
- Publication number
- JPH06204460A JPH06204460A JP5280601A JP28060193A JPH06204460A JP H06204460 A JPH06204460 A JP H06204460A JP 5280601 A JP5280601 A JP 5280601A JP 28060193 A JP28060193 A JP 28060193A JP H06204460 A JPH06204460 A JP H06204460A
- Authority
- JP
- Japan
- Prior art keywords
- ring
- emitter
- gate contact
- region
- rings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/20—Electrodes characterised by their shapes, relative sizes or dispositions
- H10D64/27—Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
- H10D64/291—Gate electrodes for thyristors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D18/00—Thyristors
- H10D18/60—Gate-turn-off devices
Landscapes
- Thyristors (AREA)
Abstract
(57)【要約】
【目的】 ＧＴＯサイリスタをターンオフの際の電流が
リング状のゲート接触部の外側に位置するエミッタリン
グに集中するように構成して、個々のエミッタの過負荷
を回避する。 【構成】 円形の半導体ブロック１と、その陰極側に互
いに同心のリング３、４、５、６の形で長軸が半導体ブ
ロックに放射状に位置するように配置されている多数の
ストリップ状のエミッタ領域８と、エミッタ領域に隣接
する陰極側のベース領域と、エミッタ領域８を囲んでお
り電気的に陰極側のベース領域と接続されているゲート
電極２と、２つの同心リングの間でゲート電極２と接続
されているリング状のゲート接触部７とを有するＧＴＯ
サイリスタにおいて、ターンオフの際に最も外側のリン
グ３の外縁とゲート接触部７との間の電圧降下を最も内
側のリング６の内縁とゲート接触部７との間の電圧降下
よりも少なくとも２０％だけ大きくする。
リング状のゲート接触部の外側に位置するエミッタリン
グに集中するように構成して、個々のエミッタの過負荷
を回避する。 【構成】 円形の半導体ブロック１と、その陰極側に互
いに同心のリング３、４、５、６の形で長軸が半導体ブ
ロックに放射状に位置するように配置されている多数の
ストリップ状のエミッタ領域８と、エミッタ領域に隣接
する陰極側のベース領域と、エミッタ領域８を囲んでお
り電気的に陰極側のベース領域と接続されているゲート
電極２と、２つの同心リングの間でゲート電極２と接続
されているリング状のゲート接触部７とを有するＧＴＯ
サイリスタにおいて、ターンオフの際に最も外側のリン
グ３の外縁とゲート接触部７との間の電圧降下を最も内
側のリング６の内縁とゲート接触部７との間の電圧降下
よりも少なくとも２０％だけ大きくする。
Description
【０００１】
【産業上の利用分野】本発明は、円形の半導体ブロック
と、その陰極側に互いに同心のリングの形で長軸が半導
体ブロックに放射状に位置するように配置されている多
数のストリップ状のエミッタ領域と、エミッタ領域に隣
接する陰極側のベース領域と、エミッタ領域を囲んでお
り電気的に陰極側のベース領域と接続されているゲート
電極と、２つの同心のリングの間でゲート電極と接続さ
れているリング状のゲート接触部とを有するＧＴＯサイ
リスタに関する。
と、その陰極側に互いに同心のリングの形で長軸が半導
体ブロックに放射状に位置するように配置されている多
数のストリップ状のエミッタ領域と、エミッタ領域に隣
接する陰極側のベース領域と、エミッタ領域を囲んでお
り電気的に陰極側のベース領域と接続されているゲート
電極と、２つの同心のリングの間でゲート電極と接続さ
れているリング状のゲート接触部とを有するＧＴＯサイ
リスタに関する。
【０００２】
【従来の技術】このようなＧＴＯサイリスタはたとえば
ヨーロッパ特許第 0111166号明細書に記載されている。
そこに記載されている実施例の１つは、陰極側のエミッ
タ領域が５つの互いに同心リングの形で配置されている
ＧＴＯサイリスタを示している。リング状のゲート接触
部は内側から見て第３のリングと第４のリングとの間に
位置している。それによってゲート電極の内側と外側と
の間の電位差は互いにほぼ等しくなる。この措置の目的
は、ターンオフ電流を高めることにある。
ヨーロッパ特許第 0111166号明細書に記載されている。
そこに記載されている実施例の１つは、陰極側のエミッ
タ領域が５つの互いに同心リングの形で配置されている
ＧＴＯサイリスタを示している。リング状のゲート接触
部は内側から見て第３のリングと第４のリングとの間に
位置している。それによってゲート電極の内側と外側と
の間の電位差は互いにほぼ等しくなる。この措置の目的
は、ターンオフ電流を高めることにある。
【０００３】ＧＴＯサイリスタの作動の際にしばしばタ
ーンオフ電流は内側のエミッタリングに集中する。ここ
では利用されるエミッタ面積が全エミッタ面積にくらべ
て小さいので、このようなＧＴＯサイリスタは特に内側
リングの１つにおける過負荷により破壊されるおそれが
ある。
ーンオフ電流は内側のエミッタリングに集中する。ここ
では利用されるエミッタ面積が全エミッタ面積にくらべ
て小さいので、このようなＧＴＯサイリスタは特に内側
リングの１つにおける過負荷により破壊されるおそれが
ある。
【０００４】
【発明が解決しようとする課題】本発明の課題は、前記
の形式のＧＴＯサイリスタを、ターンオフの際の電流が
リング状のゲート接触部の外側に位置するエミッタリン
グに集中するように構成することにある。
の形式のＧＴＯサイリスタを、ターンオフの際の電流が
リング状のゲート接触部の外側に位置するエミッタリン
グに集中するように構成することにある。
【０００５】
【課題を解決するための手段】この課題は、ターンオフ
の際に最も外側のエミッタリングの外縁とゲート接触部
との間の電圧降下を最も内側のエミッタリングの内縁と
ゲート接触部との間の電圧降下よりも少なくとも２０％
だけ大きくすることにより解決される。
の際に最も外側のエミッタリングの外縁とゲート接触部
との間の電圧降下を最も内側のエミッタリングの内縁と
ゲート接触部との間の電圧降下よりも少なくとも２０％
だけ大きくすることにより解決される。
【０００６】
【実施例】以下、図１および図２を参照して本発明の実
施例を詳細に説明する。
施例を詳細に説明する。
【０００７】図１によるＧＴＯサイリスタは円形の半導
体ブロック１を有する。この半導体ブロックの陰極側に
ストリップ状のエミッタ領域８が配置されている。スト
リップ状のエミッタ領域８の長軸は半導体ブロック１に
放射状に配置されている。エミッタ領域８はそれぞれま
とめられて互いに同心のリングの形で半導体ブロック１
の上に配置されている。同心のエミッタリングは外側か
ら内側へ符号３、４、５、６を付されている。ＧＴＯサ
イリスタの陰極側の表面はゲート電極２により覆われて
おり、これはエミッタ領域８を囲んでいるが、これと接
触していない。その詳細は図２に示されている。
体ブロック１を有する。この半導体ブロックの陰極側に
ストリップ状のエミッタ領域８が配置されている。スト
リップ状のエミッタ領域８の長軸は半導体ブロック１に
放射状に配置されている。エミッタ領域８はそれぞれま
とめられて互いに同心のリングの形で半導体ブロック１
の上に配置されている。同心のエミッタリングは外側か
ら内側へ符号３、４、５、６を付されている。ＧＴＯサ
イリスタの陰極側の表面はゲート電極２により覆われて
おり、これはエミッタ領域８を囲んでいるが、これと接
触していない。その詳細は図２に示されている。
【０００８】図２には、図１に示すエミッタリング４を
含む部分の一部が示されている。ゲート電極２は、エミ
ッタ領域８がゲート電極２により接触されないように切
欠部９を有する。
含む部分の一部が示されている。ゲート電極２は、エミ
ッタ領域８がゲート電極２により接触されないように切
欠部９を有する。
【０００９】図１による実施例では２つの内側リング５
および６と２つの外側リング３および４との間にリング
状のゲート接触部７が配置されている。これは電気的に
ゲート電極２と接続されている。
および６と２つの外側リング３および４との間にリング
状のゲート接触部７が配置されている。これは電気的に
ゲート電極２と接続されている。
【００１０】陰極側のエミッタ領域８およびリング状の
ゲート接触部７は、最も外側のリング３（半径ｒa ）の
外縁における電位が最も内側のリング６（半径ｒi ）の
内縁における電位よりも少なくとも２０％だけ大くなる
ように配置されている。この電位の調整はゲート接触部
より内側のリングの数、ゲート接触部より外側のリング
の数およびリングの直径の選定により抵抗を介して行わ
れる。別の調整方法はゲート電極２のなかの個々の切欠
部９の間のゲート電極２の中央幅ｂ（図２）の選定によ
り行われる。幅ｂの選定により、さらに外側に位置する
リング３のターンオフ電流に影響を与える抵抗が調整さ
れる。
ゲート接触部７は、最も外側のリング３（半径ｒa ）の
外縁における電位が最も内側のリング６（半径ｒi ）の
内縁における電位よりも少なくとも２０％だけ大くなる
ように配置されている。この電位の調整はゲート接触部
より内側のリングの数、ゲート接触部より外側のリング
の数およびリングの直径の選定により抵抗を介して行わ
れる。別の調整方法はゲート電極２のなかの個々の切欠
部９の間のゲート電極２の中央幅ｂ（図２）の選定によ
り行われる。幅ｂの選定により、さらに外側に位置する
リング３のターンオフ電流に影響を与える抵抗が調整さ
れる。
【００１１】しかし前記の電位比は、ストリップ状のエ
ミッタ領域８の電流を導く面積がリング状のゲート接触
部７の両側で相互に調整させられることによっても設定
され得る。個々のストリップ状エミッタ領域８の幅ａは
電気的な理由から可能なかぎり小さく、たとえば数１０
０μｍの幅にしなければならないので、面積はストリッ
プ状エミッタ領域８の長さｌによってのみ設定し得る。
以下には、陰極側のエミッタ領域が８つの互いに同心の
リングの形で配置されているＧＴＯサイリスタに対する
具体的な例をあげる。表中の寸法は上から下へ最も内側
のものから順次外側に位置するリングに関するものであ
る。
ミッタ領域８の電流を導く面積がリング状のゲート接触
部７の両側で相互に調整させられることによっても設定
され得る。個々のストリップ状エミッタ領域８の幅ａは
電気的な理由から可能なかぎり小さく、たとえば数１０
０μｍの幅にしなければならないので、面積はストリッ
プ状エミッタ領域８の長さｌによってのみ設定し得る。
以下には、陰極側のエミッタ領域が８つの互いに同心の
リングの形で配置されているＧＴＯサイリスタに対する
具体的な例をあげる。表中の寸法は上から下へ最も内側
のものから順次外側に位置するリングに関するものであ
る。
【００１２】
【表１】
【００１３】ストリップ状のエミッタ領域８の長さｌは
両内側リング６および５に対しては２．５または２．８
５ｍｍ、その他のリングに対しては３．２ｍｍである。
幅はそれぞれ０．２１ｍｍである。この配置に対して、
外側リング３の外縁（半径ｒa ）とゲート接触部７との
間で測定して、１３７ｍＶの電圧降下が生じた。内側の
リングに対しては、最も内側のリング６の内縁（半径ｒ
i ）とゲート接触部７との間で測定して、８６ｍＶの電
圧降下が生じた。両値は約７００Ａのゲート電流におい
て測定された。ここで外側の電圧降下は内側の電圧降下
よりも約６０％だけ大きい。しかし２０％の差があれ
ば、所望の結果を得るためには既に十分であろう。
両内側リング６および５に対しては２．５または２．８
５ｍｍ、その他のリングに対しては３．２ｍｍである。
幅はそれぞれ０．２１ｍｍである。この配置に対して、
外側リング３の外縁（半径ｒa ）とゲート接触部７との
間で測定して、１３７ｍＶの電圧降下が生じた。内側の
リングに対しては、最も内側のリング６の内縁（半径ｒ
i ）とゲート接触部７との間で測定して、８６ｍＶの電
圧降下が生じた。両値は約７００Ａのゲート電流におい
て測定された。ここで外側の電圧降下は内側の電圧降下
よりも約６０％だけ大きい。しかし２０％の差があれ
ば、所望の結果を得るためには既に十分であろう。
【００１４】
【発明の効果】本発明の利点は、ターンオフの際の電流
がリング状のゲート接触部の外側に位置するエミッタリ
ングに集中することにある。ここではゲート接触部の内
側のエミッタリングにおける面積よりもかなり大きい面
積が利用されるので、ターンオフの際の個々のエミッタ
の過負荷が確実に回避される。
がリング状のゲート接触部の外側に位置するエミッタリ
ングに集中することにある。ここではゲート接触部の内
側のエミッタリングにおける面積よりもかなり大きい面
積が利用されるので、ターンオフの際の個々のエミッタ
の過負荷が確実に回避される。
【図１】本発明の一実施例によるＧＴＯサイリスタの概
略平面図。
略平面図。
【図２】図１の一部詳細図。
１ 半導体ブロック ２ ゲート電極 ３〜６ エミッタリング ７ ゲート接触部 ８ エミッタ領域 ９ 切欠部
Claims (1)
- 【請求項１】 円形の半導体ブロック（１）と、その陰
極側に互いに同心のリング（３、４、５、６）の形で長
軸が半導体ブロック（１）に放射状に位置するように配
置されている多数のストリップ状のエミッタ領域（８）
と、エミッタ領域に隣接する陰極側のベース領域と、エ
ミッタ領域を囲んでおり電気的に陰極側のベース領域と
接続されているゲート電極（２）と、２つの同心のリン
グの間でゲート電極（２）と接続されているリング状の
ゲート接触部（７）とを有するＧＴＯサイリスタにおい
て、ターンオフの際に最も外側のエミッタリング（３）
の外縁とゲート接触部（７）との間の電圧降下を最も内
側のエミッタリング（６）の内縁とゲート接触部（７）
との間の電圧降下よりも少なくとも２０％だけ大きくす
ることを特徴とするＧＴＯサイリスタ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4234829A DE4234829C2 (de) | 1992-10-15 | 1992-10-15 | GTO-Thyristor |
| DE4234829.3 | 1992-10-15 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06204460A true JPH06204460A (ja) | 1994-07-22 |
| JP3571067B2 JP3571067B2 (ja) | 2004-09-29 |
Family
ID=6470568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28060193A Expired - Fee Related JP3571067B2 (ja) | 1992-10-15 | 1993-10-13 | Ｇｔｏサイリスタ |
Country Status (3)
| Country | Link |
|---|---|
| EP (1) | EP0592991B1 (ja) |
| JP (1) | JP3571067B2 (ja) |
| DE (2) | DE4234829C2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001495A1 (en) * | 1999-06-29 | 2001-01-04 | Mitsubishi Denki Kabushiki Kaisha | Power-switching semiconductor device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2930753A1 (en) | 2014-04-09 | 2015-10-14 | ABB Technology AG | Turn-off power semiconductor device |
| CN104795439B (zh) * | 2015-03-18 | 2017-07-18 | 清华大学 | 一种应用于混合式直流断路器的门极换流晶闸管芯片 |
| US12342559B2 (en) | 2020-03-31 | 2025-06-24 | Hitachi Energy Ltd | Turn-off power semiconductor device with gate runners |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57201077A (en) * | 1981-06-05 | 1982-12-09 | Hitachi Ltd | Semiconductor switching device |
| JPS58206159A (ja) * | 1982-05-27 | 1983-12-01 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ |
| JPS5986260A (ja) * | 1982-11-10 | 1984-05-18 | Hitachi Ltd | ゲ−トタ−ンオフサイリスタ |
| JPS61154167A (ja) * | 1984-12-27 | 1986-07-12 | Toshiba Corp | ゲ−トタ−ンオフサイリスタ |
| JPH0682832B2 (ja) * | 1985-07-15 | 1994-10-19 | 株式会社日立製作所 | 半導体スイツチング装置 |
| DE3787721D1 (de) * | 1987-02-24 | 1993-11-11 | Bbc Brown Boveri & Cie | Steuerbares Leistungs-Halbleiterbauelement. |
| JP2688510B2 (ja) * | 1988-12-06 | 1997-12-10 | 株式会社日立製作所 | ゲートターンオフサイリスタの駆動方法 |
-
1992
- 1992-10-15 DE DE4234829A patent/DE4234829C2/de not_active Expired - Fee Related
-
1993
- 1993-10-11 DE DE59306018T patent/DE59306018D1/de not_active Expired - Fee Related
- 1993-10-11 EP EP93116454A patent/EP0592991B1/de not_active Expired - Lifetime
- 1993-10-13 JP JP28060193A patent/JP3571067B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001001495A1 (en) * | 1999-06-29 | 2001-01-04 | Mitsubishi Denki Kabushiki Kaisha | Power-switching semiconductor device |
| US6657239B1 (en) | 1999-06-29 | 2003-12-02 | Mitsubishi Denki Kabushiki Kaisha | Power-switching semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4234829C2 (de) | 1996-01-18 |
| DE4234829A1 (de) | 1994-04-21 |
| EP0592991A1 (de) | 1994-04-20 |
| JP3571067B2 (ja) | 2004-09-29 |
| DE59306018D1 (de) | 1997-05-07 |
| EP0592991B1 (de) | 1997-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4786959A (en) | Gate turn-off thyristor | |
| EP0066850B1 (en) | Semiconductor switching device | |
| US4626888A (en) | Gate turn-off thyristor | |
| EP0108273A2 (en) | A gate controlled semiconductor device | |
| US4060825A (en) | High speed high power two terminal solid state switch fired by dV/dt | |
| JPS6243548B2 (ja) | ||
| JP3571067B2 (ja) | Ｇｔｏサイリスタ | |
| JPS5999769A (ja) | 半導体装置 | |
| US4825270A (en) | Gate turn-off thyristor | |
| KR980005254A (ko) | 전계 방출 냉음극 및 이를 구비한 음극선관 | |
| EP0391337A2 (en) | Gate turn-off thyristor | |
| US4079406A (en) | Thyristor having a plurality of emitter shorts in defined spacial relationship | |
| US5010384A (en) | Gate turn-off thyristor with resistance layers | |
| US4296427A (en) | Reverse conducting amplified gate thyristor with plate-like separator section | |
| JP2804216B2 (ja) | ゲートターンオフサイリスタ | |
| JPH0691246B2 (ja) | 半導体装置 | |
| JPS6216570A (ja) | 半導体スイツチング装置 | |
| JPH05226643A (ja) | ターンオフ可能なパワー半導体素子 | |
| JP2568551Y2 (ja) | 半導体装置 | |
| US4563698A (en) | SCR Having multiple gates and phosphorus gettering exteriorly of a ring gate | |
| JPH0758777B2 (ja) | ゲートターンオフサイリスタ | |
| JPH06296014A (ja) | 半導体装置 | |
| JPS63236360A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH0760894B2 (ja) | ゲ−トタ−ンオフサイリスタ | |
| GB1563689A (en) | Light-controllable thyristors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040527 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040623 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080702 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090702 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |