JPH06204752A - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JPH06204752A JPH06204752A JP34779792A JP34779792A JPH06204752A JP H06204752 A JPH06204752 A JP H06204752A JP 34779792 A JP34779792 A JP 34779792A JP 34779792 A JP34779792 A JP 34779792A JP H06204752 A JPH06204752 A JP H06204752A
- Authority
- JP
- Japan
- Prior art keywords
- phase shifter
- phase
- input
- double
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplitude Modulation (AREA)
- Superheterodyne Receivers (AREA)
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】
【目的】 二重平衡型混合器より構成される周波数変換
回路において、帯域ろ波器を用いないため、無調整化お
よび容易に集積回路化できる周波数変換回路を提供す
る。 【構成】 第１の入力端子１に入力される第１の入力信
号の位相を４５度遅らせる移相器２と、前記第１の入力
信号の位相を４５度進める移相器３と、第２の入力端子
４に入力される第２の入力信号の位相を４５度遅らせる
移相器５と、前記第２の入力信号の位相を４５度進める
移相器６と、移相器２，５の出力信号の積を生成する二
重平衡型混合器７と、移相器３，６の出力信号の積を生
成する二重平衡型混合器８と、二重平衡型混合器７，８
の出力信号とを受けて両者を加算又は減算し第１の入力
端子１の入力信号の周波数と第２の入力端子４の入力信
号の周波数との差又は和成分を出力端子に出力する加減
算器９とを備える。
回路において、帯域ろ波器を用いないため、無調整化お
よび容易に集積回路化できる周波数変換回路を提供す
る。 【構成】 第１の入力端子１に入力される第１の入力信
号の位相を４５度遅らせる移相器２と、前記第１の入力
信号の位相を４５度進める移相器３と、第２の入力端子
４に入力される第２の入力信号の位相を４５度遅らせる
移相器５と、前記第２の入力信号の位相を４５度進める
移相器６と、移相器２，５の出力信号の積を生成する二
重平衡型混合器７と、移相器３，６の出力信号の積を生
成する二重平衡型混合器８と、二重平衡型混合器７，８
の出力信号とを受けて両者を加算又は減算し第１の入力
端子１の入力信号の周波数と第２の入力端子４の入力信
号の周波数との差又は和成分を出力端子に出力する加減
算器９とを備える。
Description
【０００１】
【産業上の利用分野】本発明は、周波数変換回路に関
し、特に二重平衡型混合器を用いた周波数変換回路に関
する。
し、特に二重平衡型混合器を用いた周波数変換回路に関
する。
【０００２】
【従来の技術】従来の周波数変換回路は、図３に示され
るように、第１の入力端子２１から入力された第１の入
力信号と第２の入力端子２２から入力された第２の入力
信号を受けて両者の積をとり両者の周波数の和成分と差
成分を出力する二重平衡型混合器２３と、この二重平衡
型混合器２３の出力を入力し第１の入力信号と第２の入
力信号の周波数の和成分又は差成分のみを取り出して出
力端子２４に出力する帯域ろ波器２５を有している。
るように、第１の入力端子２１から入力された第１の入
力信号と第２の入力端子２２から入力された第２の入力
信号を受けて両者の積をとり両者の周波数の和成分と差
成分を出力する二重平衡型混合器２３と、この二重平衡
型混合器２３の出力を入力し第１の入力信号と第２の入
力信号の周波数の和成分又は差成分のみを取り出して出
力端子２４に出力する帯域ろ波器２５を有している。
【０００３】次に、従来の周波数変換回路の動作につい
て説明する。
て説明する。
【０００４】第１の入力端子２１から入力された第１の
入力信号の瞬間値をｅ1 とし、第２の入力端子２２から
入力された第２の入力信号の瞬間値をｅ2 とすると、そ
れぞれ次の数１および数２で表される。
入力信号の瞬間値をｅ1 とし、第２の入力端子２２から
入力された第２の入力信号の瞬間値をｅ2 とすると、そ
れぞれ次の数１および数２で表される。
【０００５】
【数１】
【０００６】
【数２】
【０００７】二重平衡型混合器２３の出力信号の瞬間値
をｅ3 とすると、次の数３で表される。
をｅ3 とすると、次の数３で表される。
【０００８】
【数３】
【０００９】二重平衡型混合器２３の出力信号が帯域ろ
波器２５に入力され、出力には差成分をろ波した場合の
出力の瞬時値をｅ4 、和成分をろ波した場合の出力の瞬
時値をｅ5 とすると、それぞれ数４および数５で表され
周波数変換器出力として出力端子２４に与えられる。
波器２５に入力され、出力には差成分をろ波した場合の
出力の瞬時値をｅ4 、和成分をろ波した場合の出力の瞬
時値をｅ5 とすると、それぞれ数４および数５で表され
周波数変換器出力として出力端子２４に与えられる。
【００１０】
【数４】
【００１１】
【数５】
【００１２】図４および図５は従来から用いられている
周波数変換回路の回路図である。図４は帯域ろ波器２５
にＬＣ同調回路をもちいたもである。図５は帯域ろ波器
２５に水晶フィルタをそれぞれ用いたものである。
周波数変換回路の回路図である。図４は帯域ろ波器２５
にＬＣ同調回路をもちいたもである。図５は帯域ろ波器
２５に水晶フィルタをそれぞれ用いたものである。
【００１３】次に、図４に示す周波数変換回路を説明す
る。この周波数変換回路は、前記二重平衡型混合器２３
がトランジスタＱ29〜Ｑ34と抵抗Ｒ29〜Ｒ34と電源
Ｅ8 ，Ｅ9 と電流源Ｉ15とからなり、前記帯域ろ波器２
５がコンデンサＣ5 とこれに並列に接続されたコイルＬ
1 とからなる。前記トランジスタＱ29とＱ32のベースに
前記入力端子２１が接続され、前記トランジスタＱ33の
ベースに前記入力端子２２が接続されている。前記トラ
ンジスタＱ29とＱ31のコレクタは電源Ｅ01に接続されて
いる。前記トランジスタＱ30とＱ32のコレクタは、コン
デンサＣ5 とコイルＬ1 と介して前記電源Ｅ01に接続さ
れている。前記トランジスタＱ30とＱ32のコレクタと前
記コイルＬ1 との接続点に前記出力端子２４が接続され
ている。前記トランジスタＱ30とＱ31のベースは、電源
Ｅ9 に接続されている。前記トランジスタＱ34のベース
は、電源Ｅ8 に接続されている。前記トランジスタＱ29
とＱ30のエミッタは、それぞれ抵抗Ｒ29とＲ30を介して
トランジスタＱ33のコレクタに接続されている。前記ト
ランジスタＱ31とＱ32のエミッタは、それぞれ抵抗Ｒ31
とＲ32を介してトランジスタＱ34のコレクタに接続され
ている。前記トランジスタＱ33とＱ34のエミッタは、そ
れぞれ抵抗Ｒ33とＲ34とを介して電流源Ｉ15に接続され
ている。
る。この周波数変換回路は、前記二重平衡型混合器２３
がトランジスタＱ29〜Ｑ34と抵抗Ｒ29〜Ｒ34と電源
Ｅ8 ，Ｅ9 と電流源Ｉ15とからなり、前記帯域ろ波器２
５がコンデンサＣ5 とこれに並列に接続されたコイルＬ
1 とからなる。前記トランジスタＱ29とＱ32のベースに
前記入力端子２１が接続され、前記トランジスタＱ33の
ベースに前記入力端子２２が接続されている。前記トラ
ンジスタＱ29とＱ31のコレクタは電源Ｅ01に接続されて
いる。前記トランジスタＱ30とＱ32のコレクタは、コン
デンサＣ5 とコイルＬ1 と介して前記電源Ｅ01に接続さ
れている。前記トランジスタＱ30とＱ32のコレクタと前
記コイルＬ1 との接続点に前記出力端子２４が接続され
ている。前記トランジスタＱ30とＱ31のベースは、電源
Ｅ9 に接続されている。前記トランジスタＱ34のベース
は、電源Ｅ8 に接続されている。前記トランジスタＱ29
とＱ30のエミッタは、それぞれ抵抗Ｒ29とＲ30を介して
トランジスタＱ33のコレクタに接続されている。前記ト
ランジスタＱ31とＱ32のエミッタは、それぞれ抵抗Ｒ31
とＲ32を介してトランジスタＱ34のコレクタに接続され
ている。前記トランジスタＱ33とＱ34のエミッタは、そ
れぞれ抵抗Ｒ33とＲ34とを介して電流源Ｉ15に接続され
ている。
【００１４】次に、図５に示す周波数変換回路を説明す
る。この周波数変換回路は、前記二重平衡型混合器２３
がトランジスタＱ35〜Ｑ40と抵抗Ｒ35〜Ｒ40と電源
Ｅ10，Ｅ11と電流源Ｉ16とからなり、前記帯域ろ波器２
５が電源Ｅ02とトランジスタＱ35とＱ37のコレクタとの
間に接続された水晶フィルタＸと、これに並列に接続さ
れた抵抗Ｒ41とからなる。前記トランジスタＱ35〜Ｑ40
と抵抗Ｒ35〜Ｒ40と電源Ｅ10，Ｅ11と電流源Ｉ16とは、
前記トランジスタＱ29〜Ｑ34と抵抗Ｒ29〜Ｒ34と電源Ｅ
8 ，Ｅ9 と電流源Ｉ15と同様に接続されている。
る。この周波数変換回路は、前記二重平衡型混合器２３
がトランジスタＱ35〜Ｑ40と抵抗Ｒ35〜Ｒ40と電源
Ｅ10，Ｅ11と電流源Ｉ16とからなり、前記帯域ろ波器２
５が電源Ｅ02とトランジスタＱ35とＱ37のコレクタとの
間に接続された水晶フィルタＸと、これに並列に接続さ
れた抵抗Ｒ41とからなる。前記トランジスタＱ35〜Ｑ40
と抵抗Ｒ35〜Ｒ40と電源Ｅ10，Ｅ11と電流源Ｉ16とは、
前記トランジスタＱ29〜Ｑ34と抵抗Ｒ29〜Ｒ34と電源Ｅ
8 ，Ｅ9 と電流源Ｉ15と同様に接続されている。
【００１５】
【発明が解決しようとする課題】しかしながら、前述し
た従来の周波数変換回路においては、二重平衡型混合器
の出力に含まれる二つの入力信号の周波数の差成分又は
和成分のどちらか一方を水晶フィルタまたはＬＤ同調回
路等を用いた帯域ろ波器により取り出していたため、高
価で調整箇所が多く、また、集積回路化できない問題点
があった。
た従来の周波数変換回路においては、二重平衡型混合器
の出力に含まれる二つの入力信号の周波数の差成分又は
和成分のどちらか一方を水晶フィルタまたはＬＤ同調回
路等を用いた帯域ろ波器により取り出していたため、高
価で調整箇所が多く、また、集積回路化できない問題点
があった。
【００１６】そこで、本発明の技術的課題は、上記欠点
に鑑み安価で無調整化可能な周波数変換回路を提供する
ことである。
に鑑み安価で無調整化可能な周波数変換回路を提供する
ことである。
【００１７】
【課題を解決するための手段】本発明によれば、第１の
入力端子に接続され第１の入力信号の位相を４５度遅ら
せる第１の移相器と、前記第１の端子に接続され前記第
１の入力信号の位相を４５度進める第２の移相器と、第
２の入力端子に接続され第２の入力信号の位相を４５度
遅らせる第３の移相器と、前記第２の端子に接続され前
記第２の入力信号の位相を４５度進める第４の移相器
と、前記第１の移相器の出力信号と前記第３の移相器の
出力信号とを受けて両者の積を生成する第１の二重平衡
型混合器と、前記第２の移相器の出力信号と前記第４の
移相器の出力信号とを受けて両者の積を生成する第２の
二重平衡型混合器と、前記第１の二重平衡型混合器と前
記第２の二重平衡型混合器の出力信号とを受けて両者を
加算又は減算し前記第１の入力端子の入力信号の周波数
と前記第２の入力端子の入力信号の周波数との差又は和
成分を出力端子に出力する加減算器とを備えることを特
徴とする周波数変換回路が得られる。
入力端子に接続され第１の入力信号の位相を４５度遅ら
せる第１の移相器と、前記第１の端子に接続され前記第
１の入力信号の位相を４５度進める第２の移相器と、第
２の入力端子に接続され第２の入力信号の位相を４５度
遅らせる第３の移相器と、前記第２の端子に接続され前
記第２の入力信号の位相を４５度進める第４の移相器
と、前記第１の移相器の出力信号と前記第３の移相器の
出力信号とを受けて両者の積を生成する第１の二重平衡
型混合器と、前記第２の移相器の出力信号と前記第４の
移相器の出力信号とを受けて両者の積を生成する第２の
二重平衡型混合器と、前記第１の二重平衡型混合器と前
記第２の二重平衡型混合器の出力信号とを受けて両者を
加算又は減算し前記第１の入力端子の入力信号の周波数
と前記第２の入力端子の入力信号の周波数との差又は和
成分を出力端子に出力する加減算器とを備えることを特
徴とする周波数変換回路が得られる。
【００１８】
【実施例】次に本発明の実施例を図面に基いて説明す
る。
る。
【００１９】図１は本発明の一実施例を示すブロック図
である。図１に示すように、本発明の周波数変換回路
は、第１の入力端子１に接続された移相器２，３と、第
２の入力端子４に接続された移相器５，６と、前記移相
器２，５に接続された二重平行型混合器７と、前記移相
器３，６に接続された二重平行型混合器８と、前記二重
平行型混合器７，８に接続された加減算器９とからな
る。この加減算器９の出力信号は出力端子１０から出力
される。
である。図１に示すように、本発明の周波数変換回路
は、第１の入力端子１に接続された移相器２，３と、第
２の入力端子４に接続された移相器５，６と、前記移相
器２，５に接続された二重平行型混合器７と、前記移相
器３，６に接続された二重平行型混合器８と、前記二重
平行型混合器７，８に接続された加減算器９とからな
る。この加減算器９の出力信号は出力端子１０から出力
される。
【００２０】移相器２は、第１の入力端子１からの第１
の入力信号の位相を４５度遅らせる。移相器３は、第１
の入力端子１からの前記第１の入力信号の位相を４５度
進める。移相器５は、第２の入力端子４からの第２の入
力信号の位相を４５度遅らせる。移相器６は、第２の入
力端子４からの第２の入力信号の位相を４５度進める。
二重平衡型混合器７は、前記移相器２の出力信号と前記
第３の移相器５の出力信号とを受けて両者の積を生成す
る。二重平衡型混合器８は、移相器３の出力信号と移相
器６の出力信号とを受けて両者の積を生成する。加減算
器９は、二重平衡型混合器７と二重平衡型混合器８の出
力信号とを受けて両者を加算又は減算し第１の入力端子
１の入力信号の周波数と第２の入力端子４の入力信号の
周波数との差又は和成分を出力端子１０に出力する。
の入力信号の位相を４５度遅らせる。移相器３は、第１
の入力端子１からの前記第１の入力信号の位相を４５度
進める。移相器５は、第２の入力端子４からの第２の入
力信号の位相を４５度遅らせる。移相器６は、第２の入
力端子４からの第２の入力信号の位相を４５度進める。
二重平衡型混合器７は、前記移相器２の出力信号と前記
第３の移相器５の出力信号とを受けて両者の積を生成す
る。二重平衡型混合器８は、移相器３の出力信号と移相
器６の出力信号とを受けて両者の積を生成する。加減算
器９は、二重平衡型混合器７と二重平衡型混合器８の出
力信号とを受けて両者を加算又は減算し第１の入力端子
１の入力信号の周波数と第２の入力端子４の入力信号の
周波数との差又は和成分を出力端子１０に出力する。
【００２１】次に、本発明の周波数変換回路の動作につ
いて説明する。第１の入力端子１から入力された第１の
入力信号の瞬時値ｅ1 と、第２に入力端子４から入力さ
れた第２の入力信号の瞬時値ｅ2 は前記数１および数２
と同様に与えられ、又、移相器２の出力信号の瞬時値を
ｅ11とし、移相器３の出力信号の瞬時値をｅ12とし、移
相器５の出力信号の瞬時値をｅ21とし、移相器６の出力
信号の瞬時値をｅ22とし、移相器２，３，５，６の利得
をｋ0 とすると、それぞれ次の数６，数７，数８，数９
で表される。
いて説明する。第１の入力端子１から入力された第１の
入力信号の瞬時値ｅ1 と、第２に入力端子４から入力さ
れた第２の入力信号の瞬時値ｅ2 は前記数１および数２
と同様に与えられ、又、移相器２の出力信号の瞬時値を
ｅ11とし、移相器３の出力信号の瞬時値をｅ12とし、移
相器５の出力信号の瞬時値をｅ21とし、移相器６の出力
信号の瞬時値をｅ22とし、移相器２，３，５，６の利得
をｋ0 とすると、それぞれ次の数６，数７，数８，数９
で表される。
【００２２】
【数６】
【００２３】
【数７】
【００２４】
【数８】
【００２５】
【数９】
【００２６】二重平衡型混合器７の出力信号の瞬時値を
ｅ31とし、二重平衡型混合器８の出力信号の瞬時値をｅ
32とすると、それぞれ次の数１０，数１１で表される。
ｅ31とし、二重平衡型混合器８の出力信号の瞬時値をｅ
32とすると、それぞれ次の数１０，数１１で表される。
【００２７】
【数１０】
【００２８】
【数１１】
【００２９】加減算器９の出力は加算器として動作させ
た時の出力の瞬時値をｅ41とし、減算器として動作させ
た時の出力の瞬時値をｅ51とし、加減算器９の利得をｋ
3 とすると、それぞれ次の数１２，数１３で表される。
た時の出力の瞬時値をｅ41とし、減算器として動作させ
た時の出力の瞬時値をｅ51とし、加減算器９の利得をｋ
3 とすると、それぞれ次の数１２，数１３で表される。
【００３０】
【数１２】
【００３１】
【数１３】
【００３２】数１３は第１の入力信号と第２の入力信号
の周波数の差成分、数１４は第１の入力信号と第２の入
力信号の周波数の成分を表わしており、ＬＣ同調回路
や、水晶フィルタを必要とせずに周波数変換出力として
出力端子１０に得られる。
の周波数の差成分、数１４は第１の入力信号と第２の入
力信号の周波数の成分を表わしており、ＬＣ同調回路
や、水晶フィルタを必要とせずに周波数変換出力として
出力端子１０に得られる。
【００３３】図２は図１の実施例の具体的な回路を示す
回路図である。次に、この図２に示す回路を説明する。
前記移相器２は、コンデンサＣ1 と、トランジスタＱ1
〜Ｑ3 と、抵抗Ｒ1 〜Ｒ3 と、電源Ｅ1 と、電流源Ｉ1
〜Ｉ3 とからなる。第１の入力端子１はトランジスタＱ
1 のベースに接続されている。トランジスタＱ1 とＱ2
のベースには、電源Ｅ1 がそれぞれ抵抗Ｒ1 とＲ2 とを
介して接続されている。トランジスタＱ1 〜Ｑ3 のコレ
クタには、電源Ｅ0 が接続されている。トランジスタＱ
1 とＱ2 のエミッタの間には、抵抗Ｒ3 とコンデンサＣ
1 とが直列に接続されている。トランジスタＱ1 〜Ｑ3
のエミッタは、それぞれ電流源Ｉ1 〜Ｉ3 に接続されて
いる。抵抗Ｒ3 とコンデンサＣ1 との接続点は、トラン
ジスタＱ3 のベースに接続されている。トランジスタＱ
3 のエミッタは、移相器２の出力端子である。
回路図である。次に、この図２に示す回路を説明する。
前記移相器２は、コンデンサＣ1 と、トランジスタＱ1
〜Ｑ3 と、抵抗Ｒ1 〜Ｒ3 と、電源Ｅ1 と、電流源Ｉ1
〜Ｉ3 とからなる。第１の入力端子１はトランジスタＱ
1 のベースに接続されている。トランジスタＱ1 とＱ2
のベースには、電源Ｅ1 がそれぞれ抵抗Ｒ1 とＲ2 とを
介して接続されている。トランジスタＱ1 〜Ｑ3 のコレ
クタには、電源Ｅ0 が接続されている。トランジスタＱ
1 とＱ2 のエミッタの間には、抵抗Ｒ3 とコンデンサＣ
1 とが直列に接続されている。トランジスタＱ1 〜Ｑ3
のエミッタは、それぞれ電流源Ｉ1 〜Ｉ3 に接続されて
いる。抵抗Ｒ3 とコンデンサＣ1 との接続点は、トラン
ジスタＱ3 のベースに接続されている。トランジスタＱ
3 のエミッタは、移相器２の出力端子である。
【００３４】前記移相器３は、コンデンサＣ2 と、トラ
ンジスタＱ4 と、抵抗Ｒ4 と、電流源Ｉ4 からなる。前
記トランジスタＱ1 とＱ2 のエミッタの間に、コンデン
サＣ2 と抵抗Ｒ4 とが直列に接続されている。トランジ
スタＱ4 は、コレクタが電源Ｅ0 に接続されており、か
つ、エミッタが電流源Ｉ4 に接続されている。コンデン
サＣ2 と抵抗Ｒ4 との接続点は、トランジスタＱ4 のベ
ースに接続されている。トランジスタＱ4 のエミッタ
は、移相器３の出力端子である。
ンジスタＱ4 と、抵抗Ｒ4 と、電流源Ｉ4 からなる。前
記トランジスタＱ1 とＱ2 のエミッタの間に、コンデン
サＣ2 と抵抗Ｒ4 とが直列に接続されている。トランジ
スタＱ4 は、コレクタが電源Ｅ0 に接続されており、か
つ、エミッタが電流源Ｉ4 に接続されている。コンデン
サＣ2 と抵抗Ｒ4 との接続点は、トランジスタＱ4 のベ
ースに接続されている。トランジスタＱ4 のエミッタ
は、移相器３の出力端子である。
【００３５】前記移相器５は、コンデンサＣ3 と、トラ
ンジスタＱ12〜Ｑ14と、抵抗Ｒ12〜Ｒ14と、電源Ｅ
2 と、電流源Ｉ7 〜Ｉ9 からなる。これらのコンデンサ
Ｃ3 と、トランジスタＱ12〜Ｑ14と、抵抗Ｒ12〜Ｒ
14と、電源Ｅ2 は、前記コンデンサＣ1 と、トランジス
タＱ1 〜Ｑ3 と、抵抗Ｒ1 〜Ｒ3 と、電源Ｅ1 と、電流
源Ｉ1〜Ｉ3 と同様に接続されている。トランジスタＱ
14のエミッタは、移相器５の出力端子である。
ンジスタＱ12〜Ｑ14と、抵抗Ｒ12〜Ｒ14と、電源Ｅ
2 と、電流源Ｉ7 〜Ｉ9 からなる。これらのコンデンサ
Ｃ3 と、トランジスタＱ12〜Ｑ14と、抵抗Ｒ12〜Ｒ
14と、電源Ｅ2 は、前記コンデンサＣ1 と、トランジス
タＱ1 〜Ｑ3 と、抵抗Ｒ1 〜Ｒ3 と、電源Ｅ1 と、電流
源Ｉ1〜Ｉ3 と同様に接続されている。トランジスタＱ
14のエミッタは、移相器５の出力端子である。
【００３６】前記移相器６は、コンデンサＣ4 と、トラ
ンジスタＱ15と、抵抗Ｒ15と、電流源Ｉ10からなる。こ
れらのコンデンサＣ4 と、トランジスタＱ15と、抵抗Ｒ
15と、電流源Ｉ10は、コンデンサＣ2 と、トランジスタ
Ｑ4 と、抵抗Ｒ4 と、電流源Ｉ4 と同様に接続されてい
る。トランジスタＱ15のエミッタは、移相器６の出力端
子である。
ンジスタＱ15と、抵抗Ｒ15と、電流源Ｉ10からなる。こ
れらのコンデンサＣ4 と、トランジスタＱ15と、抵抗Ｒ
15と、電流源Ｉ10は、コンデンサＣ2 と、トランジスタ
Ｑ4 と、抵抗Ｒ4 と、電流源Ｉ4 と同様に接続されてい
る。トランジスタＱ15のエミッタは、移相器６の出力端
子である。
【００３７】前記二重平衡型混合器７は、トランジスタ
Ｑ5 〜Ｑ10と抵抗Ｒ5 〜Ｒ10と電源Ｅ3 ，Ｅ4 と電流源
Ｉ5 と抵抗Ｒ11とトランジスタＱ11とダイオードＤ1 ，
2 と、電流源Ｉ6 とからなる。これらのうちトランジス
タＱ5 〜Ｑ10と抵抗Ｒ5 〜Ｒ10と電源Ｅ3 ，Ｅ4 と電流
源Ｉ5 とは、前記トランジスタＱ29〜Ｑ34と抵抗Ｒ29〜
Ｒ34と電源Ｅ8 ，Ｅ9 と電流源Ｉ15と同様に接続されて
いる。トランジスタＱ5 ，Ｑ8 のベースには、前記移相
器２の出力端子であるトランジスタＱ3 のエミッタが接
続されている。トランジスタＱ9 のベースには、前記移
相器５の出力端子であるトランジスタＱ14のエミッタが
接続されている。前記トランジスタＱ8のコレクタと電
源Ｅ0 との間に抵抗Ｒ11が接続されている。前記トラン
ジスタＱ11のコレクタは電源Ｅ0 と接続されている。前
記トランジスタＱ8 のコレクタと抵抗Ｒ11との接続点
は、前記トランジスタＱ11のベースに接続されている。
前記トランジスタＱ11のエミッタには、ダイオード
Ｄ1 ，2 と電流源Ｉ6 とが直列に接続されている。ダイ
オードＤ2 の出力端子が前記二重平衡型混合器７の出力
端子である。
Ｑ5 〜Ｑ10と抵抗Ｒ5 〜Ｒ10と電源Ｅ3 ，Ｅ4 と電流源
Ｉ5 と抵抗Ｒ11とトランジスタＱ11とダイオードＤ1 ，
2 と、電流源Ｉ6 とからなる。これらのうちトランジス
タＱ5 〜Ｑ10と抵抗Ｒ5 〜Ｒ10と電源Ｅ3 ，Ｅ4 と電流
源Ｉ5 とは、前記トランジスタＱ29〜Ｑ34と抵抗Ｒ29〜
Ｒ34と電源Ｅ8 ，Ｅ9 と電流源Ｉ15と同様に接続されて
いる。トランジスタＱ5 ，Ｑ8 のベースには、前記移相
器２の出力端子であるトランジスタＱ3 のエミッタが接
続されている。トランジスタＱ9 のベースには、前記移
相器５の出力端子であるトランジスタＱ14のエミッタが
接続されている。前記トランジスタＱ8のコレクタと電
源Ｅ0 との間に抵抗Ｒ11が接続されている。前記トラン
ジスタＱ11のコレクタは電源Ｅ0 と接続されている。前
記トランジスタＱ8 のコレクタと抵抗Ｒ11との接続点
は、前記トランジスタＱ11のベースに接続されている。
前記トランジスタＱ11のエミッタには、ダイオード
Ｄ1 ，2 と電流源Ｉ6 とが直列に接続されている。ダイ
オードＤ2 の出力端子が前記二重平衡型混合器７の出力
端子である。
【００３８】前記二重平衡型混合器８は、トランジスタ
Ｑ16〜Ｑ21と抵抗Ｒ16〜Ｒ21と電源Ｅ5 ，Ｅ6 と電流源
Ｉ11と抵抗Ｒ22とトランジスタＱ22とダイオードＤ3 ，
4 と、電流源Ｉ12とからなる。これらのトランジスタＱ
16〜Ｑ21と抵抗Ｒ16〜Ｒ21と電源Ｅ5 ，Ｅ6 と電流源Ｉ
11と抵抗Ｒ22とトランジスタＱ22とダイオードＤ3 ，4
と電流源Ｉ12とは、前記トランジスタＱ5 〜Ｑ10と抵抗
Ｒ5 〜Ｒ10と電源Ｅ3，Ｅ4 と電流源Ｉ5 と抵抗Ｒ11と
トランジスタＱ11とダイオードＤ1 ，2 と電流源Ｉ6 と
同様に接続されている。トランジスタＱ16，Ｑ19のベー
スには、前記移相器３の出力端子であるトランジスタＱ
4 のエミッタが接続されている。トランジスタＱ20のベ
ースには、前記移相器６の出力端子であるトランジスタ
Ｑ15のエミッタが接続されている。ダイオードＤ4 の出
力端子が前記二重平衡型混合器８の出力端子である。
Ｑ16〜Ｑ21と抵抗Ｒ16〜Ｒ21と電源Ｅ5 ，Ｅ6 と電流源
Ｉ11と抵抗Ｒ22とトランジスタＱ22とダイオードＤ3 ，
4 と、電流源Ｉ12とからなる。これらのトランジスタＱ
16〜Ｑ21と抵抗Ｒ16〜Ｒ21と電源Ｅ5 ，Ｅ6 と電流源Ｉ
11と抵抗Ｒ22とトランジスタＱ22とダイオードＤ3 ，4
と電流源Ｉ12とは、前記トランジスタＱ5 〜Ｑ10と抵抗
Ｒ5 〜Ｒ10と電源Ｅ3，Ｅ4 と電流源Ｉ5 と抵抗Ｒ11と
トランジスタＱ11とダイオードＤ1 ，2 と電流源Ｉ6 と
同様に接続されている。トランジスタＱ16，Ｑ19のベー
スには、前記移相器３の出力端子であるトランジスタＱ
4 のエミッタが接続されている。トランジスタＱ20のベ
ースには、前記移相器６の出力端子であるトランジスタ
Ｑ15のエミッタが接続されている。ダイオードＤ4 の出
力端子が前記二重平衡型混合器８の出力端子である。
【００３９】前記加減算器９は、トランジスタＱ23〜Ｑ
28と抵抗Ｒ23〜Ｒ28と電流源Ｉ13、14と抵抗29と電源Ｅ
7 と、スイッチＳとからなる。前記二重平衡型混合器７
の出力端子であるダイオードＤ2 の出力端子は、トラン
ジスタＱ23のベースに接続されている。前記二重平衡型
混合器８の出力端子であるダイオードＤ4 の出力端子
は、トランジスタＱ25，28のベースに接続されている。
トランジスタＱ23，25，28のコレクタには、電源Ｅ0 が
接続されている。トランジスタＱ24，26，28のコレクタ
には、抵抗Ｒ29を介して電源Ｅ0 が接続されている。ト
ランジスタＱ24，26，28のコレクタと抵抗Ｒ29との接続
点は、出力端子１０に接続されている。トランジスタＱ
24，26，27のベースには、電源Ｅ7 が接続されている。
トランジスタＱ23，24のエミッタは、それぞれ抵抗
Ｒ23，24を介して電流源Ｉ13に接続されている。トラン
ジスタＱ25のエミッタは、抵抗Ｒ25およびスイッチＳを
介して電流源Ｉ14に接続されている。トランジスタＱ26
のエミッタは、抵抗Ｒ26およびスイッチＳを介して電流
源Ｉ14に接続されている。トランジスタＱ27のエミッタ
は、抵抗Ｒ27およびスイッチＳを介して電流源Ｉ14に接
続されている。トランジスタＱ28のエミッタは、抵抗Ｒ
28およびスイッチＳを介して電流源Ｉ14に接続されてい
る。加減算器９は、スイッチＳを抵抗Ｒ25，Ｒ26の接続
点側に倒すと加算器として動作し、かつ、スイッチＳを
抵抗Ｒ27，Ｒ28の接続点側に倒すと減算器として動作す
る。
28と抵抗Ｒ23〜Ｒ28と電流源Ｉ13、14と抵抗29と電源Ｅ
7 と、スイッチＳとからなる。前記二重平衡型混合器７
の出力端子であるダイオードＤ2 の出力端子は、トラン
ジスタＱ23のベースに接続されている。前記二重平衡型
混合器８の出力端子であるダイオードＤ4 の出力端子
は、トランジスタＱ25，28のベースに接続されている。
トランジスタＱ23，25，28のコレクタには、電源Ｅ0 が
接続されている。トランジスタＱ24，26，28のコレクタ
には、抵抗Ｒ29を介して電源Ｅ0 が接続されている。ト
ランジスタＱ24，26，28のコレクタと抵抗Ｒ29との接続
点は、出力端子１０に接続されている。トランジスタＱ
24，26，27のベースには、電源Ｅ7 が接続されている。
トランジスタＱ23，24のエミッタは、それぞれ抵抗
Ｒ23，24を介して電流源Ｉ13に接続されている。トラン
ジスタＱ25のエミッタは、抵抗Ｒ25およびスイッチＳを
介して電流源Ｉ14に接続されている。トランジスタＱ26
のエミッタは、抵抗Ｒ26およびスイッチＳを介して電流
源Ｉ14に接続されている。トランジスタＱ27のエミッタ
は、抵抗Ｒ27およびスイッチＳを介して電流源Ｉ14に接
続されている。トランジスタＱ28のエミッタは、抵抗Ｒ
28およびスイッチＳを介して電流源Ｉ14に接続されてい
る。加減算器９は、スイッチＳを抵抗Ｒ25，Ｒ26の接続
点側に倒すと加算器として動作し、かつ、スイッチＳを
抵抗Ｒ27，Ｒ28の接続点側に倒すと減算器として動作す
る。
【００４０】
【発明の効果】以上説明したように、本発明は、ＬＣ同
調回路または水晶フィルタなどにより構成される帯域ろ
波器を用いないため、安価で無調整化が計れ、かつ、容
易に集積回路化できる。
調回路または水晶フィルタなどにより構成される帯域ろ
波器を用いないため、安価で無調整化が計れ、かつ、容
易に集積回路化できる。
【図１】本発明の一実施例を示すブロック図である。
【図２】図１の実施例の具体的な回路を示す回路図であ
る。
る。
【図３】従来の周波数変換回路を示すブロック図であ
る。
る。
【図４】図３の周波数変換回路の具体的な回路を示す回
路図である。
路図である。
【図５】図３の周波数変換回路の他の具体的な回路を示
す回路図である。
す回路図である。
１ 第１の入力端子１ ２，３，５，６ 移相器 ４ 第２の入力端子１ ７，８ 二重平衡型混合器 ９ 加減算器 １０ 出力端子 Ｃ1 〜Ｃ5 コンデンサ Ｄ1 〜Ｄ4 ダイオード Ｅ0 、Ｅ01、Ｅ02、Ｅ1 〜Ｅ11 電源 Ｉ1 〜Ｉ16 電流源 Ｌ1 コイル Ｑ1 〜Ｑ40 トランジスタ Ｒ1 〜Ｒ40 抵抗 Ｓ スイッチ Ｘ 水晶フィルタ
Claims (1)
- 【請求項１】 第１の入力端子に接続され第１の入力信
号の位相を４５度遅らせる第１の移相器と、前記第１の
入力端子に接続され前記第１の入力信号の位相を４５度
進める第２の移相器と、第２の入力端子に接続され第２
の入力信号の位相を４５度遅らせる第３の移相器と、前
記第２の入力端子に接続され前記第２の入力信号の位相
を４５度進める第４の移相器と、前記第１の移相器の出
力信号と前記第３の移相器の出力信号とを受けて両者の
積を生成する第１の二重平衡型混合器と、前記第２の移
相器の出力信号と前記第４の移相器の出力信号とを受け
て両者の積を生成する第２の二重平衡型混合器と、前記
第１の二重平衡型混合器と前記第２の二重平衡型混合器
の出力信号とを受けて両者を加算又は減算し前記第１の
入力端子の入力信号の周波数と前記第２の入力端子の入
力信号の周波数との差又は和成分を出力端子に出力する
加減算器とを備えることを特徴とする周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34779792A JPH06204752A (ja) | 1992-12-28 | 1992-12-28 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34779792A JPH06204752A (ja) | 1992-12-28 | 1992-12-28 | 周波数変換回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204752A true JPH06204752A (ja) | 1994-07-22 |
Family
ID=18392650
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34779792A Pending JPH06204752A (ja) | 1992-12-28 | 1992-12-28 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204752A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100477041B1 (ko) * | 2002-04-10 | 2005-03-18 | 가부시끼가이샤 도시바 | 반도체 집적 회로 장치 |
| US6999746B2 (en) | 2000-03-30 | 2006-02-14 | Nec Compound Semiconductor Devices, Ltd. | Image rejection mixer |
-
1992
- 1992-12-28 JP JP34779792A patent/JPH06204752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6999746B2 (en) | 2000-03-30 | 2006-02-14 | Nec Compound Semiconductor Devices, Ltd. | Image rejection mixer |
| KR100477041B1 (ko) * | 2002-04-10 | 2005-03-18 | 가부시끼가이샤 도시바 | 반도체 집적 회로 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5942935A (en) | Filter circuit | |
| US6798678B2 (en) | Frequency voltage converter | |
| WO1999016179A2 (en) | Improvements in or relating to phasing receivers | |
| JPH01212108A (ja) | Ｓｓｂ信号発生器 | |
| JPH0638567B2 (ja) | 周波数変換器 | |
| JP3478313B2 (ja) | 受信機 | |
| US6492914B2 (en) | Filter-provided device | |
| JPH0770919B2 (ja) | 低雑音信号発生器 | |
| JP2730346B2 (ja) | 分周回路 | |
| JP2930305B2 (ja) | 移相型発振回路 | |
| JPS62264732A (ja) | ユニバ−サルダブルコンバ−タ | |
| JP2551330B2 (ja) | ミキサ回路 | |
| JPS61129908A (ja) | ３逓倍回路 | |
| KR930008231Y1 (ko) | 멀티 반송파 주파수 변환회로 | |
| JPH0336095Y2 (ja) | ||
| JPS6012815B2 (ja) | 位相制御回路 | |
| JPS6327463Y2 (ja) | ||
| JP2528651B2 (ja) | 帯域幅可変ろ波器 | |
| JPS62274811A (ja) | フイルタ制御回路 | |
| JPS6130215Y2 (ja) | ||
| JPS6348969Y2 (ja) | ||
| JPS5926386Y2 (ja) | 残響装置 | |
| JPS6128447Y2 (ja) | ||
| KR820002313Y1 (ko) | 텔레비전 수상기 | |
| JPH04189006A (ja) | アナログ絶縁アンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990421 |