JPH06205481A - 時分割交換スイッチ - Google Patents

Abstract

(57)【要約】 【目的】時分割通話路メモリに発生した障害を直ちに、
かつ簡易に復旧することができる。 【構成】時分割通話路メモリ１は、通常交換時に使用す
る通話路メモリ３と障害発生時に使用する予備メモリ２
を有し、障害検出部７が、入ハイウェイ９からの入力タ
イムスロットデータと出ハイウェイ１０から出力される
出力タイムスロットデータとから通話路メモリ３内の障
害を検出し、障害が検出された場合は、この障害発生箇
所を障害処理制御部８に通知し、障害処理制御部８は、
この障害発生箇所である通話路メモリ３のアドレスを予
備メモリ２のアドレスに変換する対応関係をアドレス変
換部４に対して設定する。そして、アドレス変換部４
は、この設定に基づいて、障害のあった通話路メモリ３
への書込あるいは読出アドレスを予備メモリ２のアドレ
スに変換することにより、通話路メモリ３内の障害発生
箇所が予備メモリ２に置き換えられる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時分割通話路メモリに
対する書込アドレスおよび読込アドレスを制御して入出
力タイムスロットの入れ替えを行うことによって交換処
理を行う際の、該時分割通話路メモリに発生した障害を
復旧することができる時分割交換スイッチに関する。

【０００２】

【従来の技術】従来、時分割通話路メモリの書込アドレ
スと読出アドレスを制御して、入出力タイムスロットの
入れ替えを行うことによって交換処理を行う時分割交換
スイッチにおいて、該時分割交換スイッチ内の時分割通
話路メモリに発生した障害を検出する方法が考えられて
いる。

【０００３】例えば、この時分割通話路メモリに発生し
た障害を検出する方法としては、パリティ・チェックに
より障害を検出する方法が知られている。

【０００４】また、特開平３−１０４４９２号公報に
は、２重化されている通話路メモリに同一データを書き
込み、この同一データを出力照合手段によって照合する
ことによって、障害を検出する時分割交換スイッチが記
載されている。

【０００５】しかし、これら従来のものは、単に通話路
メモリに発生した障害を検出するのみであり、この障害
の検出から時分割交換スイッチを正常に復旧することに
ついては、言及されていない。

【０００６】このため、従来の時分割交換スイッチは、
直ちに発生した障害を復旧することができず、また、障
害検出後、新たに障害復旧のための障害復旧手段を設け
る必要があった。

【０００７】

【発明が解決しようとする課題】前述したように、従来
の時分割交換スイッチは、障害の検出を行うのみであ
り、発生した時分割通話路メモリの障害を直ちに復旧す
ることができず、また、復旧のための手段を特別に設け
る必要があるという問題点があった。

【０００８】そこで、本発明は、かかる問題点を除去
し、時分割通話路メモリに発生した障害を直ちに、かつ
簡易に復旧することができる時分割交換スイッチを提供
することを目的とする。

【０００９】

【課題を解決するための手段】本発明は、時分割通話路
メモリに対する書込アドレスおよび読込アドレスを制御
して入出力タイムスロットの入れ替えを行うことによっ
て交換処理を行う時分割交換スイッチにおいて、前記時
分割通話路メモリが通常記憶領域および予備記憶領域か
ら構成され、前記時分割通話路メモリの障害発生箇所を
検出する検出手段と、前記検出手段の検出結果に基づい
て前記通常記憶領域のアドレスを前記予備記憶領域のア
ドレスに変換するための前記通常記憶領域のアドレスと
前記予備記憶領域のアドレスとの対応関係を設定する障
害処理制御手段と、前記時分割通話路メモリへの交換指
示アドレスを前記対応関係に基づいて変換する変換手段
とを具備したことを特徴とする。

【００１０】

【作用】本発明は、時分割通話路メモリが通常交換時に
使用する通常記憶領域と障害発生時に使用する予備記憶
領域を有し、検出手段が、入力された被交換データと出
力された交換データとから時分割通話路メモリ内の障害
を検出し、障害が検出された場合は、この障害発生箇所
を障害処理制御手段に出力し、障害処理制御手段は、こ
の障害発生箇所である通常記憶領域のアドレスを予備記
憶領域のアドレスに変換するために、変換手段に、障害
が発生した通常記憶領域のアドレスと予備記憶領域のア
ドレスとの対応関係を設定する。そして、変換手段は、
この設定に基づいて、障害のあった時分割通話路メモリ
への交換指示アドレスを予備記憶領域のアドレスに変換
することにより、通常記憶領域内の障害発生箇所が予備
記憶領域に置き換えるので、時分割通話路メモリへの少
量の予備記憶領域の付加により、時分割通話路メモリの
障害から迅速かつ簡易に復旧することができる。

【００１１】

【実施例】以下、図面を参照して本発明の一実施例につ
いて説明する。

【００１２】図１は、本発明による時分割交換スイッチ
の概要構成ブロック図である。

【００１３】図１において、時分割交換スイッチは、入
ハイウェイ９から入力される所定の入力側タイムスロッ
トを、所定の出力側タイムスロットに交換するための通
話路メモリ３と障害発生時の交換に使用するメモリであ
る予備メモリ２を有した時分割通話路メモリ１、この時
分割通話路メモリ１による交換制御のための該時分割通
話路メモリ１のアドレスの指定を制御する通話路制御部
６、通話路制御部６の制御により指定アドレスを発生す
るアドレス発生部５、入ハイウェイ９からの入力タイム
スロットデータと、この入力タイムスロットデータに対
応する出ハイウェイ１０から出力される出力タイムスロ
ットデータとの比較により時分割通話路メモリ１内の障
害発生箇所を検出する障害検出部７、この障害検出部７
の障害検出結果をもとに障害が発生した場合は、該障害
が発生した箇所を予備メモリ２に置き換える制御を行う
障害処理制御部８、障害処理制御部８の制御のもとに障
害が発生した箇所のアドレスを予備メモリ２内のアドレ
スに変換し、時分割通話路メモリ１に出力するアドレス
変換部４から構成される。

【００１４】次に、この時分割交換スイッチの概要動作
について説明する。

【００１５】まず、障害検出部７が、時分割通話路メモ
リ１の障害を検出しない場合は、障害が発生していない
ことを示す信号が障害処理制御部８に出力されており、
この場合、障害処理制御部８は、アドレス変換部４に対
してアドレス変換の制御は行わなわず、アドレス発生部
５で発生したアドレスはそのまま時分割通話路メモリ１
に出力される。

【００１６】すなわち、通話路制御部６は、呼制御情報
に基づいて、アドレス発生部５に対して、アドレス発生
部５で生成される読出アドレスを操作してタイムスロッ
トの入れ替え制御を行う。そして、アドレス発生部５か
ら発生され、時分割通話路メモリ１に出力されるシーケ
ンシャルな書込アドレスに対して、ランダムに読出アド
レスを入れ替えることによって、時分割通話路メモリに
接続された入ハイウェイ９上の入力タイムスロットと出
ハイウェイ１０上の出力タイムスロットとの間でタイム
スロットの交換処理が行われる。これは、通常の時分割
通話路スイッチと同様の動作である。

【００１７】一方、障害検出部７が、時分割通話路メモ
リ１の障害を検出した場合は、障害が発生した箇所を障
害処理制御部８に出力し、障害処理制御部８は、障害が
発生した箇所のアドレスを通常使用されていない予備メ
モリ２内のアドレスに変換する設定をアドレス変換部４
に対して行う。そして、アドレス変換部４は、障害処理
制御部８により設定されたアドレスに変換する。すなわ
ち、障害の発生した箇所のアドレスを予備メモリ１のア
ドレスに変換する。そして、この変換されたアドレスは
時分割通話路メモリ１に出力され、通話路メモリ３内の
障害の発生した箇所のアドレスを使用する場合は、この
箇所を使用することなく、予備メモリ２内の変換された
アドレスの箇所を使用して交換処理が行われることにな
る。

【００１８】これにより、時分割通話路メモリ１内の通
話路メモリ３内で、障害が発生した場合、予備メモリ２
の予備記憶領域を用いて迅速に復旧されることになる。

【００１９】また、障害の発生は、障害検出部７から外
部に通知される。

【００２０】図２は、本発明の一実施例である時分割交
換スイッチの詳細な構成ブロック図である。

【００２１】図２において、図２の時分割交換スイッチ
は、入ハイウェイ１９から入力される入力タイムスロッ
トデータからパリティ・チェック用データを生成するパ
リティ発生器１１、入ハイウェイ１９から入力される所
定の入力側タイムスロットを所定の出力側タイムスロッ
トに交換するための通話路メモリｍ２と障害発生時の交
換に使用するメモリである予備メモリｍ１とパリティ発
生器１１から入力されたパリティ・チェック用データを
記憶するパリティ・メモリｍ３を有した時分割通話路メ
モリｍ、通話路メモリｍ２の空塞状態を管理している通
話路メモリ管理テーブルＴａ、この通話路メモリ管理テ
ーブルＴａを参照して、通話路メモリｍ２による交換制
御のための該通話路メモリｍ２のアドレスの指定を制御
する通話路制御部１８、通話路制御部１８によるアドレ
スの指定を保持する保持メモリ１７、入力されるタイム
スロットに対応したアドレスを循環して生成しているア
ドレス発生部１６、アドレス発生部１６から生成される
書込アドレスおよび保持メモリ１７から出力される読込
アドレスを変換し、時分割通話路メモリｍに出力するア
ドレス変換部１５、パリティ・メモリｍ３に書き込まれ
たパリティ・チェック用データの書込アドレスに対応す
る読出アドレスの出力タイムスロットのタイミングで出
力されたパリティ・チェック用データと同じタイミング
で通話路メモリｍ２から出力された出力タイムスロット
データとからパリティ・チェックを行うパリティ検査器
１２、パリティ検査器１２から障害の検出を通知された
時の読出アドレスを一時記憶するアドレス一時記憶部１
３、予備メモリｍ１の空塞状態を管理する予備メモリ管
理テーブルＴｂ、パリティ検査器１２から障害の検出を
通知された場合に、アドレス一時記憶部１３に一時記憶
されている障害のあった書込アドレスおよび予備メモリ
管理テーブルＴｂに記憶されている予備メモリの空塞状
態をもとに、該障害が検出された通話路メモリｍ２のア
ドレスを予備メモリｍ１のアドレスに設定する制御をア
ドレス変換部１５に対して行う障害処理制御部１４から
構成される。

【００２２】ここで、時分割通話路メモリｍについて説
明する。

【００２３】図３は、時分割通話路メモリｍのアドレス
空間を示す図である。

【００２４】図３において、時分割通話路メモリｍは、
通話路メモリｍ２およびパリティ・メモリｍ３のアドレ
ス空間と予備メモリｍ１のアドレス空間に区分され、通
話路メモリｍ２およびパリティメモリｍ３のアドレス空
間と予備メモリｍ１のアドレス空間とが相互に重複しな
いように構成されている。

【００２５】そして、図３で示すように、通話路メモリ
ｍ２およびパリティ・メモリｍ３のアドレスは、アドレ
ス”０”からアドレス”Ｎ”までのＮ＋１個のアドレス
をもち、予備メモリｍ１のアドレスは、アドレス”Ｎ＋
１”からアドレス”Ｎ＋Ｍ”までのＭ個のアドレスをも
っている。

【００２６】次に、この時分割交換スイッチの動作につ
いて説明する。

【００２７】まず、通話路メモリｍ２内で障害が発生し
ていない場合について説明する。

【００２８】すなわち、入ハイウェイ１９から入力され
る入力タイムスロットデータは、１２５μｓ（２５６ビ
ット）のフレームごとに、アドレス発生部１６で生成さ
れるシーケンシャルな書込アドレスに従って、タイムス
ロット単位で時分割通話路メモリｍ内の通話路メモリｍ
２に書き込まれる。この際、アドレス変換部１５は、ア
ドレス発生部１６が生成する書込アドレスをそのまま時
分割通話路メモリｍにパラレルデータとして出力する。

【００２９】一方、入ハイウェイ１９から入力された入
力タイムスロットデータは、パリティ発生器１１にも入
力され、パリティ発生器１１は、タイムスロットごとに
パリティ・チェックデータを生成し、入力タイムスロッ
トに対応したアドレスのパリティ・メモリｍ３に書き込
まれる。

【００３０】また、通話路制御部１８は、呼制御情報を
もとに入力タイムスロットデータの出力タイムスロット
を決定し、通話路メモリ管理テーブルＴａを検索して該
当する出力タイムスロットが未使用であることを確認し
た後、未使用であればこの決定した出力タイムスロット
位置に相当する読出アドレスを保持メモリ１７に書き込
む。

【００３１】これに対し、保持メモリ１７は、アドレス
発生部で生成されるシーケンシャルな書込アドレスをも
とに読出アドレスを生成する。そして、アドレス変換部
１５は、この読出アドレスに対しても、アドレス変換を
行わずに、そのまま時分割通話路メモリｍにパラレルデ
ータとして出力する。

【００３２】そして、この読出アドレスによって、所望
の出力タイムスロット位置で、通話路メモリｍ２内に記
憶された入力タイムスロットデータがタイムスロット単
位で読み出され、出力タイムスロットデータとして出ハ
イウェイ２０に出力されることにより、タイムスロット
単位の交換処理が実行される。

【００３３】この出力タイムスロットデータが出ハイウ
ェイ２０に出力される際、同じ読出アドレスのパリティ
・メモリｍ３に記憶されているパリティ・チェックデー
タは、この読出アドレスの読出タイミングでパリティ検
査器１２に出力される。

【００３４】パリティ検査器１２では、入力されたパリ
ティ・チェックデータとこれに対応する出力タイムスロ
ットデータとからパリティ・チェックを行う。

【００３５】そして、この検査結果は、アドレス一時記
憶部１３および障害処理制御部１４に出力される。

【００３６】次に、パリティ検査器１２により障害を検
出した場合について説明する。

【００３７】まず、パリティ検査器１２において、パリ
ティ・チェックの結果、通話路メモリに障害が発生した
ことを検出すると、アドレス一時記憶部１３は、障害検
出時の読出アドレスを一時記憶する。

【００３８】そして、障害の発生が通知された障害処理
制御部１４は、障害が検出された通話路メモリの読出ア
ドレスをアドレス一時記憶部１３から取り出すととも
に、予備メモリｍ１の使用状況が登録されている予備メ
モリ管理テーブルＴｂを参照して、予備メモリｍ１の未
使用アドレスを検索し、予備メモリｍ１の未使用アドレ
スを取り出す。さらに、障害処理制御部１４は、障害が
検出された読出アドレスを検索した未使用の予備メモリ
ｍ１のアドレスに置き換える設定と読出アドレスに対応
する書込アドレスを未使用の予備メモリｍ１のアドレス
に置き換える設定を、アドレス変換部１５に対して行
う。

【００３９】すなわち、障害の検出された読出アドレス
および書込アドレスに対応するアドレスを、未使用の予
備メモリｍ１のアドレスに設定する。

【００４０】これにより、アドレス変換部１５は、アド
レス発生部１６から入力される書込アドレスあるいは保
持メモリ１７から入力される読出アドレスが、障害が検
出されたアドレスである場合は、それぞれ障害処理制御
部１４で設定された未使用の予備メモリｍ１のアドレス
に変換されて、時分割交換スイッチｍに出力される。

【００４１】なお、アドレス変換部１５は、高速メモリ
等によって構成される書き換え可能なルックアップテー
ブルであり、個々の入力データに対して、それぞれ異な
ったデータを出力するように設定できるものである。す
なわち、アドレス発生部１６および保持メモリ１７から
入力される書込アドレスおよび読出アドレスに変換す
る。

【００４２】ここで、図４は、アドレス変換部１５のア
ドレス変換を説明する図である。

【００４３】図４において、障害が発生していない初期
状態においては、入力されたアドレス”ｎ”は、そのま
まアドレス”ｎ”として出力される。一方、アドレス”
ｎ”に障害が発生した場合は、障害処理制御部１４が、
予備メモリ管理テーブルＴｂを検索して、予備メモリｍ
１のアドレス”Ｎ＋ｋ”が未使用であることを探し、こ
のアドレス”Ｎ＋ｋ”の値「Ｎ＋ｋ」を、アドレス”
ｎ”のアドレス値に置き換えているので、アドレス”
ｎ”が入力された場合は、アドレス”Ｎ＋ｋ”に変換さ
れて出力される。すなわち、予備メモリｍ１のアドレ
ス”Ｎ＋ｋ”のメモリ領域が交換に使用されることにな
る。

【００４４】この結果、障害が発生した箇所のメモリ
は、正常な予備メモリに置き換えられ、時分割交換スイ
ッチの障害復旧が行われることになる。

【００４５】なお、上記実施例において、障害検出手段
をパリティ・チェックによる障害検出を行う場合につい
て説明したが、障害検出手段はこれに限定されるもので
はない。

【００４６】また、上記実施例においては、１つの時分
割通話路メモリに対し、メモリアドレスを置き換える時
分割交換スイッチについて説明したが、複数の時分割通
話路メモリを用いて交換処理を行う場合、置き換える単
位をメモリ素子、すなわち複数の時分割通話路メモリ単
位とすることができる。

【００４７】この場合、アドレス変換部による置き換え
操作は、複数の時分割通話路スイッチの全アドレスでは
なく、複数の時分割通話路メモリのメモリ素子のチップ
セレクト信号のみを置き換えるようにすればよい。ま
た、これにより、アドレス一時記憶部およびアドレス変
換部の構成を簡略化することができる。

【００４８】

【発明の効果】以上説明したように、本発明では、時分
割通話路メモリが通常交換時に使用する通常記憶領域と
障害発生時に使用する予備記憶領域を有し、検出手段
が、入力された被交換データと出力された交換データと
から時分割通話路メモリ内の障害を検出し、障害が検出
された場合は、この障害発生箇所を障害処理制御手段に
出力し、障害処理制御手段は、この障害発生箇所である
通常記憶領域のアドレスを予備記憶領域のアドレスに変
換するために、変換手段に、障害が発生した通常記憶領
域のアドレスと予備記憶領域のアドレスとの対応関係を
設定する。そして、変換手段は、この設定に基づいて、
障害のあった時分割通話路メモリへの交換指示アドレス
を予備記憶領域のアドレスに変換することにより、通常
記憶領域内の障害発生箇所が予備記憶領域に置き換える
ようにしているので、時分割通話路メモリへの少量の予
備記憶領域の付加により、時分割通話路メモリの障害を
迅速、かつ簡易に復旧することができる利点を有する。

【００４９】しかも、障害の発生の通報と同時に、障害
の復旧を自動的に行うので、継続的な通信を維持するこ
とができるという利点を有する。

【図面の簡単な説明】

【図１】本発明による時分割交換スイッチの概要構成ブ
ロック図。

【図２】本発明の一実施例である時分割交換スイッチの
詳細な構成ブロック図。

【図３】時分割通話路メモリｍのアドレス空間を示す
図。

【図４】アドレス変換部１５のアドレス変換を説明する
図。

【符号の説明】

１ 時分割通話路メモリ ２ 予備メモリ ３ 通話路
メモリ ４ アドレス変換部 ５ アドレス発生部 ６ 通話路
制御部 ７ 障害検出部 ８ 障害処理制御部 ９ 入ハイウェ
イ １０ 出ハイウェイ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 時分割通話路メモリに対する書込アドレ
   スおよび読込アドレスを制御して入出力タイムスロット
   の入れ替えを行うことによって交換処理を行う時分割交
   換スイッチにおいて、 前記時分割通話路メモリが通常記憶領域および予備記憶
   領域から構成され、 前記時分割通話路メモリの障害発生箇所を検出する検出
   手段と、 前記検出手段の検出結果に基づいて前記通常記憶領域の
   アドレスを前記予備記憶領域のアドレスに変換するため
   の前記通常記憶領域のアドレスと前記予備記憶領域のア
   ドレスとの対応関係を設定する障害処理制御手段と、 前記時分割通話路メモリへの交換指示アドレスを前記対
   応関係に基づいて変換する変換手段とを具備したことを
   特徴とする時分割交換スイッチ。