JPH06209168A - セラミック多層基板 - Google Patents
セラミック多層基板Info
- Publication number
- JPH06209168A JPH06209168A JP5002753A JP275393A JPH06209168A JP H06209168 A JPH06209168 A JP H06209168A JP 5002753 A JP5002753 A JP 5002753A JP 275393 A JP275393 A JP 275393A JP H06209168 A JPH06209168 A JP H06209168A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- substrate portion
- low temperature
- temperature sintered
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 回路配線の高集積化，高密度化に対応でき、
かつ抗折強度を向上してクラックの発生を回避できると
ともに、抵抗特性を向上でき、ひいては回路基板として
の用途を拡大できるセラミック多層基板を提供する。 【構成】 上記アルミナ基板部２と低温焼結基板部３と
を熱硬化樹脂１６（絶縁部材）を介在させて一体化する
ことによりセラミック多層基板１を構成する。そして上
記アルミナ基板部２に電極回路４をパターン形成すると
ともに、上記低温焼結基板部３の内部に受動素子１０を
形成する。また該受動素子１０と上記電極回路４とをラ
ンド電極５，１２を介して電気的に接続する。
かつ抗折強度を向上してクラックの発生を回避できると
ともに、抵抗特性を向上でき、ひいては回路基板として
の用途を拡大できるセラミック多層基板を提供する。 【構成】 上記アルミナ基板部２と低温焼結基板部３と
を熱硬化樹脂１６（絶縁部材）を介在させて一体化する
ことによりセラミック多層基板１を構成する。そして上
記アルミナ基板部２に電極回路４をパターン形成すると
ともに、上記低温焼結基板部３の内部に受動素子１０を
形成する。また該受動素子１０と上記電極回路４とをラ
ンド電極５，１２を介して電気的に接続する。
Description
【０００１】
【産業上の利用分野】本発明は、高集積化，高密度化に
対応できるとともに、抗折強度，抵抗特性を向上でき、
ひいては回路基板としての用途を拡大できるようにした
セラミック多層基板に関する。
対応できるとともに、抗折強度，抵抗特性を向上でき、
ひいては回路基板としての用途を拡大できるようにした
セラミック多層基板に関する。
【０００２】
【従来の技術】電子機器，電子部品を構成する回路基板
として、従来から混成集積回路や多層基板等が採用され
ている。この混成集積回路は、アルミナ基板の表面に酸
化ルテニウム系の抵抗ペーストを用いて抵抗，配線等の
電極回路を厚膜状にパターン形成してなるもので、これ
はレンジで１０Ω／ｂ〜１０ＭΩ／ｂ，ＴＣＲで±１５
０ｐｐｍと優れた抵抗特性が得られる。また、上記多層
基板は、低温焼結のセラミック材料と電極とを交互に積
層して同時に一体焼結し、これによりコンデンサ，イン
ダクタ等の受動素子を内蔵してなるもので、小型で高集
積化，高密度化に優れた特長を有している。
として、従来から混成集積回路や多層基板等が採用され
ている。この混成集積回路は、アルミナ基板の表面に酸
化ルテニウム系の抵抗ペーストを用いて抵抗，配線等の
電極回路を厚膜状にパターン形成してなるもので、これ
はレンジで１０Ω／ｂ〜１０ＭΩ／ｂ，ＴＣＲで±１５
０ｐｐｍと優れた抵抗特性が得られる。また、上記多層
基板は、低温焼結のセラミック材料と電極とを交互に積
層して同時に一体焼結し、これによりコンデンサ，イン
ダクタ等の受動素子を内蔵してなるもので、小型で高集
積化，高密度化に優れた特長を有している。
【０００３】
【発明が解決しようとする課題】しかしながら、上記従
来の混成集積回路では、電極回路の多層化がアルミナ基
板の両面合わせても６層程度が限界であることから、高
集積化，高密度化に対応できないという問題がある。ま
た、上記従来の多層基板では、電極回路の多層化には対
応できるものの、低温焼結セラミック材料を用いること
から抗折強度が低く、取り扱い時やトリミング時等にク
ラックが生じ易いという問題がある。さらにまた上記低
温焼結セラミック材料に表面抵抗を形成して再加熱する
場合、抵抗との界面状態が不安定となり易いことから、
抵抗特性に劣るという問題点がある。この結果、上記従
来の混成集積回路，多層基板ではそれぞれ用途が限定さ
れることから、この点での改善が要請されている。
来の混成集積回路では、電極回路の多層化がアルミナ基
板の両面合わせても６層程度が限界であることから、高
集積化，高密度化に対応できないという問題がある。ま
た、上記従来の多層基板では、電極回路の多層化には対
応できるものの、低温焼結セラミック材料を用いること
から抗折強度が低く、取り扱い時やトリミング時等にク
ラックが生じ易いという問題がある。さらにまた上記低
温焼結セラミック材料に表面抵抗を形成して再加熱する
場合、抵抗との界面状態が不安定となり易いことから、
抵抗特性に劣るという問題点がある。この結果、上記従
来の混成集積回路，多層基板ではそれぞれ用途が限定さ
れることから、この点での改善が要請されている。
【０００４】本発明は上記従来の状況に鑑みてなされた
もので、電極回路の多層化を可能にして高集積化，及び
高密度化に対応でき、かつ抗折強度を向上してクラック
の発生回避できるとともに、抵抗特性を向上でき、ひい
ては回路基板としての用途を拡大できるセラミック多層
基板を提供することを目的としている。
もので、電極回路の多層化を可能にして高集積化，及び
高密度化に対応でき、かつ抗折強度を向上してクラック
の発生回避できるとともに、抵抗特性を向上でき、ひい
ては回路基板としての用途を拡大できるセラミック多層
基板を提供することを目的としている。
【０００５】
【課題を解決するための手段】本発明は、絶縁部材を介
在させて一体化された少なくとも一対のアルミナ基板部
と低温焼結基板部とからなり、上記アルミナ基板部に電
極回路をパターン形成するとともに、上記低温焼結基板
部の内部に受動素子を形成し、該受動素子と上記電極回
路とを上記両基板部を介して電気的に接続したことを特
徴とするセラミック多層基板である。
在させて一体化された少なくとも一対のアルミナ基板部
と低温焼結基板部とからなり、上記アルミナ基板部に電
極回路をパターン形成するとともに、上記低温焼結基板
部の内部に受動素子を形成し、該受動素子と上記電極回
路とを上記両基板部を介して電気的に接続したことを特
徴とするセラミック多層基板である。
【０００６】ここで、上記受動素子と電極回路とを接続
するには、両基板部の対向面にランド電極を形成し、該
各ランド電極と受動素子，及び電極回路とをスルーホー
ル電極，側面電極を介して接続し、上記ランド電極同士
を半田バンプ、導電ペイント、あるいは厚膜ペーストで
加熱接合することにより実現できる。また、上記両基板
部を一体化するには、両基板の間に絶縁性の熱硬化樹
脂，あるいはガラスペースト等を塗布し、これを所定温
度で加熱することにより両基板部を接合できる。
するには、両基板部の対向面にランド電極を形成し、該
各ランド電極と受動素子，及び電極回路とをスルーホー
ル電極，側面電極を介して接続し、上記ランド電極同士
を半田バンプ、導電ペイント、あるいは厚膜ペーストで
加熱接合することにより実現できる。また、上記両基板
部を一体化するには、両基板の間に絶縁性の熱硬化樹
脂，あるいはガラスペースト等を塗布し、これを所定温
度で加熱することにより両基板部を接合できる。
【０００７】
【作用】本発明に係るセラミック多層基板によれば、ア
ルミナ基板部と低温焼結基板部とを一体形成したので、
この低温焼結基板部で回路配線の多層化を可能にでき、
高集積化，高密度化に対応できる。また抗折強度の高い
アルミナ基板部を一体化したので、低温焼結基板部の抗
折強度を向上でき、取り扱い時等におけるクラックの発
生を回避できる。さらに上記アルミナ基板部に抵抗を形
成することにより再加熱による特性劣化を回避でき、抵
抗特性を向上できる。この結果、１つの部品素子で、高
集積化，高密度化に対応でき、かつ抗折強度及び抵抗特
性を向上できることから、それだけ回路基板としての用
途を拡大でき、上述の要請に応えられる。
ルミナ基板部と低温焼結基板部とを一体形成したので、
この低温焼結基板部で回路配線の多層化を可能にでき、
高集積化，高密度化に対応できる。また抗折強度の高い
アルミナ基板部を一体化したので、低温焼結基板部の抗
折強度を向上でき、取り扱い時等におけるクラックの発
生を回避できる。さらに上記アルミナ基板部に抵抗を形
成することにより再加熱による特性劣化を回避でき、抵
抗特性を向上できる。この結果、１つの部品素子で、高
集積化，高密度化に対応でき、かつ抗折強度及び抵抗特
性を向上できることから、それだけ回路基板としての用
途を拡大でき、上述の要請に応えられる。
【０００８】
【実施例】以下、本発明の実施例を図について説明す
る。図１ないし図３は本発明の一実施例によるセラミッ
ク多層基板を説明するための図である。図において、１
は本実施例の特徴をなすセラミック多層基板であり、こ
れはアルミナ基板部２と低温焼結基板部３とから構成さ
れている。上記アルミナ基板部２は、９０〜９９％アル
ミナを含むセラミックシートを高温焼成して形成された
もので、この基板部２の上面にはＡｇ，Ａｇ／Ｐｄ，Ａ
ｇ／Ｐｔ，Ｃｕからなる電極回路４がパターン形成され
ている。この電極回路４は抵抗，配線を厚膜状に形成し
てなり、この配線にトランジスタやダイオード等のチッ
プ部品が接続される。
る。図１ないし図３は本発明の一実施例によるセラミッ
ク多層基板を説明するための図である。図において、１
は本実施例の特徴をなすセラミック多層基板であり、こ
れはアルミナ基板部２と低温焼結基板部３とから構成さ
れている。上記アルミナ基板部２は、９０〜９９％アル
ミナを含むセラミックシートを高温焼成して形成された
もので、この基板部２の上面にはＡｇ，Ａｇ／Ｐｄ，Ａ
ｇ／Ｐｔ，Ｃｕからなる電極回路４がパターン形成され
ている。この電極回路４は抵抗，配線を厚膜状に形成し
てなり、この配線にトランジスタやダイオード等のチッ
プ部品が接続される。
【０００９】また上記アルミナ基板部２の下面には同じ
くＡｇ／Ｐｄ，Ｃｕからなるランド電極５がパターン形
成されており、この各ランド電極５と上記電極回路４の
入出力部とは基板部２を貫通して形成されたスルーホー
ル電極６により接続されている。
くＡｇ／Ｐｄ，Ｃｕからなるランド電極５がパターン形
成されており、この各ランド電極５と上記電極回路４の
入出力部とは基板部２を貫通して形成されたスルーホー
ル電極６により接続されている。
【００１０】上記低温焼結基板部３は、ＢａＯ−Ａｌ2
Ｏ3 −ＳｉＯ系セラミック材料からなるセラミック層７
を多数枚積層して構成されている。また各セラミック層
７の上面にＣｕ，Ａｇからなるコンデンサ電極８，及び
スパイラル状のコイル電極９をパターン形成し、このコ
イル電極９，及び各コンデンサ電極８とセラミック層７
とを交互に積層して積層体を形成し、この積層体を１０
００℃以下の低温で同時に一体焼結して形成されたもの
である。これにより上記低温焼結基板部３の内部にはコ
ンデンサ，インダクタからなる受動素子１０が形成され
ている。
Ｏ3 −ＳｉＯ系セラミック材料からなるセラミック層７
を多数枚積層して構成されている。また各セラミック層
７の上面にＣｕ，Ａｇからなるコンデンサ電極８，及び
スパイラル状のコイル電極９をパターン形成し、このコ
イル電極９，及び各コンデンサ電極８とセラミック層７
とを交互に積層して積層体を形成し、この積層体を１０
００℃以下の低温で同時に一体焼結して形成されたもの
である。これにより上記低温焼結基板部３の内部にはコ
ンデンサ，インダクタからなる受動素子１０が形成され
ている。
【００１１】また上記低温焼結基板部３の外表面には表
面実装用の端子電極１１，１１が形成されており、該端
子電極１１には上記各受動素子１０の入出力部が接続さ
れている。
面実装用の端子電極１１，１１が形成されており、該端
子電極１１には上記各受動素子１０の入出力部が接続さ
れている。
【００１２】上記低温焼結基板部３の上面にはランド電
極１２がパターン形成されており、この各ランド電極１
２は上記アルミナ基板部２の各ランド電極５と対向して
いる。上記各ランド電極１２とコンデンサ電極８，コイ
ル電極９の入出力部とは基板部３内に形成されたスルー
ホール電極１３，共通電極１４を介して接続されてい
る。
極１２がパターン形成されており、この各ランド電極１
２は上記アルミナ基板部２の各ランド電極５と対向して
いる。上記各ランド電極１２とコンデンサ電極８，コイ
ル電極９の入出力部とは基板部３内に形成されたスルー
ホール電極１３，共通電極１４を介して接続されてい
る。
【００１３】また上記低温焼結基板部３の各ランド電極
１２とアルミナ基板部２の各ランド電極５とは高温半田
１５により電気的に接続されている。これは上記低温焼
結基板部３の各ランド電極１２上面に高温半田バンプ１
５をスクリーン印刷等より塗布し、この半田バンプ１５
を２８０〜３３０℃で加熱することにより上記各ランド
電極５，１２同士を接合したものである。ここで、上記
バンプ材には、上記高温半田１５の他にろう材，導電ペ
イント，厚膜金属ペーストを採用でき、これらをスクリ
ーン印刷，あるいはディスペンサで塗布してもよい。上
記ろう材を用いる場合の加熱温度は３５０〜８００℃、
導電ペイントの場合には２００〜５００℃、さらに厚膜
ペーストの場合は４５０〜９００℃で行うこととなる。
１２とアルミナ基板部２の各ランド電極５とは高温半田
１５により電気的に接続されている。これは上記低温焼
結基板部３の各ランド電極１２上面に高温半田バンプ１
５をスクリーン印刷等より塗布し、この半田バンプ１５
を２８０〜３３０℃で加熱することにより上記各ランド
電極５，１２同士を接合したものである。ここで、上記
バンプ材には、上記高温半田１５の他にろう材，導電ペ
イント，厚膜金属ペーストを採用でき、これらをスクリ
ーン印刷，あるいはディスペンサで塗布してもよい。上
記ろう材を用いる場合の加熱温度は３５０〜８００℃、
導電ペイントの場合には２００〜５００℃、さらに厚膜
ペーストの場合は４５０〜９００℃で行うこととなる。
【００１４】そして、上記アルミナ基板部２と低温焼結
基板部３との間には絶縁性の熱硬化樹脂１６が充填され
ており、この樹脂１６を介して上記両基板部２，３は機
械的に一体化されている。これは上記低温焼結基板部３
のランド電極１２を除く表面に熱硬化樹脂１６を塗布
し、該樹脂１６と上記高温半田１５とを同時に加熱して
接合したものである。ここで、上記熱硬化樹脂１６の他
に、ガラスペーストを用いてもよい。
基板部３との間には絶縁性の熱硬化樹脂１６が充填され
ており、この樹脂１６を介して上記両基板部２，３は機
械的に一体化されている。これは上記低温焼結基板部３
のランド電極１２を除く表面に熱硬化樹脂１６を塗布
し、該樹脂１６と上記高温半田１５とを同時に加熱して
接合したものである。ここで、上記熱硬化樹脂１６の他
に、ガラスペーストを用いてもよい。
【００１５】次に本実施例の作用効果について説明す
る。本実施例のセラミック多層基板１を製造するには、
アルミナ基板部３，及び低温焼結基板部３にそれぞれ別
個に電極回路４，受動素子１０を形成する。次に低温焼
結基板部３の各ランド電極１２に高温半田バンプ１５を
塗布するとともに、該基板部３のランド電極１２を除く
上面に熱硬化樹脂１６を塗布する。そしてこの低温焼結
基板部３の上面にアルミナ基板部２を配設するととも
に、該基板部２の各ランド電極５と上記ランド電極１２
とを位置合わせして固定する。
る。本実施例のセラミック多層基板１を製造するには、
アルミナ基板部３，及び低温焼結基板部３にそれぞれ別
個に電極回路４，受動素子１０を形成する。次に低温焼
結基板部３の各ランド電極１２に高温半田バンプ１５を
塗布するとともに、該基板部３のランド電極１２を除く
上面に熱硬化樹脂１６を塗布する。そしてこの低温焼結
基板部３の上面にアルミナ基板部２を配設するととも
に、該基板部２の各ランド電極５と上記ランド電極１２
とを位置合わせして固定する。
【００１６】この状態で所定温度に加熱することによっ
て、両基板部２，３のランド電極５，１２同士を電気的
に接合し、該基板部２，３同士を機械的に接合する。こ
れによりアルミナ基板部２，低温焼結基板部３が一体化
したセラミック多層基板１を形成する。そしてこのセラ
ミック多層基板１は、これをプリント基板２０上に載置
し、該基板２０のラインと端子電極１１とを半田２１で
接続して実装される。
て、両基板部２，３のランド電極５，１２同士を電気的
に接合し、該基板部２，３同士を機械的に接合する。こ
れによりアルミナ基板部２，低温焼結基板部３が一体化
したセラミック多層基板１を形成する。そしてこのセラ
ミック多層基板１は、これをプリント基板２０上に載置
し、該基板２０のラインと端子電極１１とを半田２１で
接続して実装される。
【００１７】このように本実施例によれば、セラミック
多層基板１をアルミナ基板部２と低温焼結基板部３とを
一体化して構成したので、上記低温焼結基板部３で受動
素子１０を内蔵できるとともに回路配線を多層化でき、
高集積化，高密度化に対応できる。また、抗折強度の高
いアルミナ基板部２と低温焼結基板部３とを一体化した
ので、低温焼結基板部３の抗折強度を向上でき、取り扱
い時のクラック等の発生を回避でき、品質に対する信頼
性を向上できる。さらに、上記アルミナ基板部２に抵抗
を形成することにより、優れた抵抗特性が得られること
から、従来の低温焼結材料では困難であった再加熱によ
る特性劣化を回避できる。
多層基板１をアルミナ基板部２と低温焼結基板部３とを
一体化して構成したので、上記低温焼結基板部３で受動
素子１０を内蔵できるとともに回路配線を多層化でき、
高集積化，高密度化に対応できる。また、抗折強度の高
いアルミナ基板部２と低温焼結基板部３とを一体化した
ので、低温焼結基板部３の抗折強度を向上でき、取り扱
い時のクラック等の発生を回避でき、品質に対する信頼
性を向上できる。さらに、上記アルミナ基板部２に抵抗
を形成することにより、優れた抵抗特性が得られること
から、従来の低温焼結材料では困難であった再加熱によ
る特性劣化を回避できる。
【００１８】このように本実施例セラミック多層基板１
では、高集積化，高密度化に対応でき、かつ抗折強度，
抵抗特性を向上できることから、上記アルミナ基板部
２，低温焼結基板部３を用途に応じて構成することによ
り、あらゆる回路製品に対応でき、モジュール基板とし
て用途を拡大できる。
では、高集積化，高密度化に対応でき、かつ抗折強度，
抵抗特性を向上できることから、上記アルミナ基板部
２，低温焼結基板部３を用途に応じて構成することによ
り、あらゆる回路製品に対応でき、モジュール基板とし
て用途を拡大できる。
【００１９】また、アルミナ基板２と低温焼結基板部３
とを一体化したので、低温焼結セラミック材料単体で多
層配線を構成する場合に比べて電気的な回路結合を回避
でき、それだけ回路設計の自由度を向上できる。さらに
またアルミナ基板部２，低温焼結基板部３をそれぞれ別
個に焼成したので、両基板部を結合する際に不良品の選
別を行うことができ、信頼性を向上できる。
とを一体化したので、低温焼結セラミック材料単体で多
層配線を構成する場合に比べて電気的な回路結合を回避
でき、それだけ回路設計の自由度を向上できる。さらに
またアルミナ基板部２，低温焼結基板部３をそれぞれ別
個に焼成したので、両基板部を結合する際に不良品の選
別を行うことができ、信頼性を向上できる。
【００２０】なお、上記実施例では、アルミナ基板部
２，低温焼結基板部３をそれぞれ１枚用いてセラミック
多層基板１を構成した場合を例にとって説明したが、本
発明は上記何れか一方の基板部，又は両方の基板部を複
数枚用いてもよい。また上記アルミナ基板部にはこれの
上面，下面に電極回路と絶縁層とを交互に積層した構造
のものを採用してもよい。
２，低温焼結基板部３をそれぞれ１枚用いてセラミック
多層基板１を構成した場合を例にとって説明したが、本
発明は上記何れか一方の基板部，又は両方の基板部を複
数枚用いてもよい。また上記アルミナ基板部にはこれの
上面，下面に電極回路と絶縁層とを交互に積層した構造
のものを採用してもよい。
【００２１】
【発明の効果】以上のように本発明に係るセラミック多
層基板によれば、アルミナ基板部と低温焼結基板部とを
絶縁部材を介して一体化し、上記アルミナ基板部の電極
回路と低温焼結基板部内の受動素子とを電気的に接続し
たので、回路配線の多層化を可能にして高集積化，高密
度化に対応でき、かつ抗折強度を向上してクラックの発
生を回避できるとともに、抵抗特性を向上できる効果が
あり、ひいては回路基板としての用途を拡大できる効果
がある。
層基板によれば、アルミナ基板部と低温焼結基板部とを
絶縁部材を介して一体化し、上記アルミナ基板部の電極
回路と低温焼結基板部内の受動素子とを電気的に接続し
たので、回路配線の多層化を可能にして高集積化，高密
度化に対応でき、かつ抗折強度を向上してクラックの発
生を回避できるとともに、抵抗特性を向上できる効果が
あり、ひいては回路基板としての用途を拡大できる効果
がある。
【図１】本発明の一実施例によるセラミック多層基板を
説明するための断面図である。
説明するための断面図である。
【図２】上記実施例のアルミナ基板部と低温焼結基板部
とを接合する状態を示す分解斜視図である。
とを接合する状態を示す分解斜視図である。
【図３】上記実施例のセラミック多層基板の一部拡大断
面図である。
面図である。
１ セラミック多層基板 ２ アルミナ基板部 ３ 低温焼結基板部 ４ 電極回路 １０ 受動素子 １６ 熱硬化樹脂（絶縁部材）
Claims (1)
- 【請求項１】 絶縁部材を介在させて一体化された少な
くとも一対のアルミナ基板部と低温焼結基板部とからな
り、上記アルミナ基板部に電極回路をパターン形成する
とともに、上記低温焼結基板部の内部に受動素子を形成
し、該受動素子と上記電極回路とを上記両基板部を介し
て電気的に接続したことを特徴とするセラミック多層基
板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00275393A JP3295997B2 (ja) | 1993-01-11 | 1993-01-11 | セラミック多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00275393A JP3295997B2 (ja) | 1993-01-11 | 1993-01-11 | セラミック多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06209168A true JPH06209168A (ja) | 1994-07-26 |
| JP3295997B2 JP3295997B2 (ja) | 2002-06-24 |
Family
ID=11538111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00275393A Expired - Fee Related JP3295997B2 (ja) | 1993-01-11 | 1993-01-11 | セラミック多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3295997B2 (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6570469B2 (en) * | 2000-06-27 | 2003-05-27 | Matsushita Electric Industrial Co., Ltd. | Multilayer ceramic device including two ceramic layers with multilayer circuit patterns that can support semiconductor and saw chips |
| JP2005050881A (ja) * | 2003-07-29 | 2005-02-24 | Kyocera Corp | 積層型配線基板およびその製造方法、電気装置、並びにその実装構造 |
| US7154148B2 (en) | 1997-01-18 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Hybrid circuit and electronic device using same |
| JP2011159649A (ja) * | 2010-01-29 | 2011-08-18 | Kyocera Corp | 配線基板 |
| WO2018003262A1 (ja) * | 2016-06-30 | 2018-01-04 | 株式会社村田製作所 | 複合基板及び複合基板の製造方法 |
-
1993
- 1993-01-11 JP JP00275393A patent/JP3295997B2/ja not_active Expired - Fee Related
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7154148B2 (en) | 1997-01-18 | 2006-12-26 | Semiconductor Energy Laboratory Co., Ltd. | Hybrid circuit and electronic device using same |
| US7619282B2 (en) | 1997-01-18 | 2009-11-17 | Semiconductor Energy Laboratory Co., Ltd. | Hybrid circuit and electronic device using same |
| US6570469B2 (en) * | 2000-06-27 | 2003-05-27 | Matsushita Electric Industrial Co., Ltd. | Multilayer ceramic device including two ceramic layers with multilayer circuit patterns that can support semiconductor and saw chips |
| US6784765B2 (en) | 2000-06-27 | 2004-08-31 | Matsushita Electric Industrial Co., Ltd. | Multilayer ceramic device |
| JP2005050881A (ja) * | 2003-07-29 | 2005-02-24 | Kyocera Corp | 積層型配線基板およびその製造方法、電気装置、並びにその実装構造 |
| JP2011159649A (ja) * | 2010-01-29 | 2011-08-18 | Kyocera Corp | 配線基板 |
| WO2018003262A1 (ja) * | 2016-06-30 | 2018-01-04 | 株式会社村田製作所 | 複合基板及び複合基板の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3295997B2 (ja) | 2002-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5384434A (en) | Multilayer ceramic circuit board | |
| US10811194B2 (en) | Composite electronic component and resistor | |
| US10141116B2 (en) | Composite electronic component and resistor device | |
| CN107808726A (zh) | 复合电子部件以及电阻元件 | |
| CN107808775A (zh) | 复合电子部件以及电阻元件 | |
| JP3295997B2 (ja) | セラミック多層基板 | |
| JP3928665B2 (ja) | チップ型電子部品内蔵型多層基板及びその製造方法 | |
| JP2002271038A (ja) | 複合多層基板およびその製造方法ならびに電子部品 | |
| JP6728697B2 (ja) | 複合電子部品およびこれを備えた実装体 | |
| JP2007053328A (ja) | チップ型電子部品内蔵型多層基板及びその製造方法 | |
| JPH0754778B2 (ja) | コンデンサ内蔵型セラミツク基板 | |
| JP2000068149A (ja) | 積層電子部品及びその製造方法 | |
| JPH06124850A (ja) | 積層複合電子部品 | |
| JP2002359343A (ja) | 半導体装置 | |
| JP4599240B2 (ja) | 混成集積回路用基板 | |
| JPH0714110B2 (ja) | 多層セラミック基板 | |
| JPH05243745A (ja) | 多層セラミック基板 | |
| JPH05166672A (ja) | 複合部品 | |
| JP2000294674A (ja) | 半導体装置及びその製造方法 | |
| JPH01321695A (ja) | セラミック複合回路基板 | |
| JPS6347248B2 (ja) | ||
| JP2002100697A (ja) | 電子部品およびそれを備える電子装置 | |
| JPH0142333Y2 (ja) | ||
| JP2017126704A (ja) | 複合電子部品 | |
| JP2006100680A (ja) | 電子デバイス用パッケージおよびその製造方法並びに圧電デバイス |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020312 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090412 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100412 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110412 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |