JPH0621180A - プリント配線板のソルダーレジスト層の位置ずれ検査方法 - Google Patents
プリント配線板のソルダーレジスト層の位置ずれ検査方法Info
- Publication number
- JPH0621180A JPH0621180A JP4176921A JP17692192A JPH0621180A JP H0621180 A JPH0621180 A JP H0621180A JP 4176921 A JP4176921 A JP 4176921A JP 17692192 A JP17692192 A JP 17692192A JP H0621180 A JPH0621180 A JP H0621180A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- resist layer
- solder resist
- marks
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【目的】 煩雑な操作を要せずに、かつ量産的でありな
がら、被着・形成したソルダーレジスト層の位置ずれを
高精度に検出し、合否の評価が可能なプリント配線板の
ソルダーレジスト層の位置ずれ検出方法の提供を目的と
する。 【構成】 プリント配線板3の配線パターン形成面に、
予め互いに平行的、かつ一定間隔で位置ずれさせて基準
導電マーク2aを含む複数対の導電マーク2a,2b,2b′を
設けておき、この導電マーク2a,2b,2b′を含め配線パ
ターン形成面をソルダーレジスト層5で選択的に被覆し
た後、前記導電マーク2a,2b,2b′形成領域に対応した
一定間隔幅の導電端子7を当接して電気的に導通する導
電マーク対によって、前記被覆したソルダーレジスト層
5の位置ずれを検出することを特徴とする。
がら、被着・形成したソルダーレジスト層の位置ずれを
高精度に検出し、合否の評価が可能なプリント配線板の
ソルダーレジスト層の位置ずれ検出方法の提供を目的と
する。 【構成】 プリント配線板3の配線パターン形成面に、
予め互いに平行的、かつ一定間隔で位置ずれさせて基準
導電マーク2aを含む複数対の導電マーク2a,2b,2b′を
設けておき、この導電マーク2a,2b,2b′を含め配線パ
ターン形成面をソルダーレジスト層5で選択的に被覆し
た後、前記導電マーク2a,2b,2b′形成領域に対応した
一定間隔幅の導電端子7を当接して電気的に導通する導
電マーク対によって、前記被覆したソルダーレジスト層
5の位置ずれを検出することを特徴とする。
Description
【0001】
【産業上の利用分野】本発明はプリント配線板のソルダ
ーレジスト層の位置ずれ検査方法に係り、特にソルダー
レジスト層の位置ずれを電気的に、かつ高精度に検出す
る方法に関する。
ーレジスト層の位置ずれ検査方法に係り、特にソルダー
レジスト層の位置ずれを電気的に、かつ高精度に検出す
る方法に関する。
【0002】
【従来の技術】周知のように、プリント配線板の製造工
程においては、所要の接続部(被半田付け部)を除いて
表面に配設・形成されている配線パターン領域を、絶縁
保護などのためソルダーレジスト層で選択的に被覆して
いる。すなわち、所要の配線パターンを形成した後の最
終的な段階で、電子部品のリード(端子)を電気的に接
続する箇所など、将来半田付けを行う接続部を選択的に
露出させ、他の配線パターン領域をソルダーレジストで
選択的に被覆して、選択的な半田付けの可能化と電気的
および外界雰囲気に対する絶縁・保護機能を付与してい
る。そして、前記ソルダーレジストの選択的な被覆は、
換言すると、半田付け・接続部などを高精度に(位置ず
れなく)選択・露出させながら、他の配線パターン領域
をソルダーレジストで確実に被覆することは、プリント
配線板の品質保証などの点で重要な事項といえる。
程においては、所要の接続部(被半田付け部)を除いて
表面に配設・形成されている配線パターン領域を、絶縁
保護などのためソルダーレジスト層で選択的に被覆して
いる。すなわち、所要の配線パターンを形成した後の最
終的な段階で、電子部品のリード(端子)を電気的に接
続する箇所など、将来半田付けを行う接続部を選択的に
露出させ、他の配線パターン領域をソルダーレジストで
選択的に被覆して、選択的な半田付けの可能化と電気的
および外界雰囲気に対する絶縁・保護機能を付与してい
る。そして、前記ソルダーレジストの選択的な被覆は、
換言すると、半田付け・接続部などを高精度に(位置ず
れなく)選択・露出させながら、他の配線パターン領域
をソルダーレジストで確実に被覆することは、プリント
配線板の品質保証などの点で重要な事項といえる。
【0003】このような観点から、前記ソルダーレジス
ト層の選択的な被着・被覆後においては、ソルダーレジ
スト層が位置ずれなく、換言すると、所要領域のみを選
択的に露出させ、他の領域面がソルダーレジスト層で確
実に被覆されているか否かを検出している。つまり、図
4(a) ,(b) に模式的に示すごとく、選択的に露出させ
ておくべき導体パターン(接続部)1に対して、被覆さ
れたソルダーレジスト層2の位置関係を、目視観察ある
いは拡大鏡観察によって検出して、たとえば図4(a) に
平面的に示すように、露出導体パターン1を囲繞するソ
ルダーレジスト層2の端縁位置が一定の場合を位置ずれ
なしと、そして図4(b) に平面的に示すごとく、露出導
体パターン1を囲繞するソルダーレジスト層2の端縁位
置が一定でない場合を位置ずれありと評価・判定してい
る。
ト層の選択的な被着・被覆後においては、ソルダーレジ
スト層が位置ずれなく、換言すると、所要領域のみを選
択的に露出させ、他の領域面がソルダーレジスト層で確
実に被覆されているか否かを検出している。つまり、図
4(a) ,(b) に模式的に示すごとく、選択的に露出させ
ておくべき導体パターン(接続部)1に対して、被覆さ
れたソルダーレジスト層2の位置関係を、目視観察ある
いは拡大鏡観察によって検出して、たとえば図4(a) に
平面的に示すように、露出導体パターン1を囲繞するソ
ルダーレジスト層2の端縁位置が一定の場合を位置ずれ
なしと、そして図4(b) に平面的に示すごとく、露出導
体パターン1を囲繞するソルダーレジスト層2の端縁位
置が一定でない場合を位置ずれありと評価・判定してい
る。
【0004】
【発明が解決しようとする課題】しかし、前記プリント
配線板のソルダーレジスト層の位置ずれ検出手段(方
法)の場合は、実際的に次のような不都合な問題があ
る。すなわち、プリント配線板を製造する一連の製造工
程の中において、全数を目視観察あるいは拡大鏡観察し
てソルダーレジスト層の位置ずれ量(通常 0〜 100μm
程度)を検出することは、事実上至難のことであり、ま
たこの結果を検査規格と照合して、製品の合格・不合格
を判断するのにかなりの時間を要するという問題があ
る。特に、プリント配線板においては、近時配線の微細
化や配線の狭ピッチ化(配線の高密度化)が進められて
おり、このような現状からすると、前記目視観察あるい
は拡大鏡観察によって、ソルダーレジスト層の位置ずれ
を検出しての品質保証することや、またその検出手段の
不経済性(非量産的)および検出の信頼性などの点で、
由々しい問題を呈することになる。
配線板のソルダーレジスト層の位置ずれ検出手段(方
法)の場合は、実際的に次のような不都合な問題があ
る。すなわち、プリント配線板を製造する一連の製造工
程の中において、全数を目視観察あるいは拡大鏡観察し
てソルダーレジスト層の位置ずれ量(通常 0〜 100μm
程度)を検出することは、事実上至難のことであり、ま
たこの結果を検査規格と照合して、製品の合格・不合格
を判断するのにかなりの時間を要するという問題があ
る。特に、プリント配線板においては、近時配線の微細
化や配線の狭ピッチ化(配線の高密度化)が進められて
おり、このような現状からすると、前記目視観察あるい
は拡大鏡観察によって、ソルダーレジスト層の位置ずれ
を検出しての品質保証することや、またその検出手段の
不経済性(非量産的)および検出の信頼性などの点で、
由々しい問題を呈することになる。
【0005】本発明は上記事情に対処してなされたもの
で、煩雑な操作を要せずに、かつ量産的でありながら、
被着・形成したソルダーレジスト層の位置ずれを高精度
に検出し、合否の評価が可能なプリント配線板のソルダ
ーレジスト層の位置ずれ検出方法の提供を目的とする。
で、煩雑な操作を要せずに、かつ量産的でありながら、
被着・形成したソルダーレジスト層の位置ずれを高精度
に検出し、合否の評価が可能なプリント配線板のソルダ
ーレジスト層の位置ずれ検出方法の提供を目的とする。
【0006】
【課題を解決するための手段】本発明に係るプリント配
線板のソルダーレジスト層の位置ずれ検出方法は、プリ
ント配線板の配線パターン形成面に、予め互いに平行
的、かつ一定間隔で位置ずれさせて基準導電マークを含
む複数対の導電マークを設けておき、この導電マークを
含め配線パターン形成面をソルダーレジスト層で選択的
に被覆した後、前記導電マーク形成領域に対応した一定
間隔幅の導電端子を当接して電気的に導通する導電マー
ク対によって、前記被覆したソルダーレジスト層の位置
ずれを検出することを特徴とする。
線板のソルダーレジスト層の位置ずれ検出方法は、プリ
ント配線板の配線パターン形成面に、予め互いに平行
的、かつ一定間隔で位置ずれさせて基準導電マークを含
む複数対の導電マークを設けておき、この導電マークを
含め配線パターン形成面をソルダーレジスト層で選択的
に被覆した後、前記導電マーク形成領域に対応した一定
間隔幅の導電端子を当接して電気的に導通する導電マー
ク対によって、前記被覆したソルダーレジスト層の位置
ずれを検出することを特徴とする。
【0007】
【作用】上記本発明に係るソルダーレジスト層の位置ず
れ検出方法によれば、ソルダーレジスト層を被着・形成
する配線パターン形成面に、予め設けてある互いに平行
的に、かつ一定間隔で位置ずれさせて基準導電マークを
含む複数対の導電マーク領域にも、ソルダーレジスト層
が選択的に被着・形成される。そして、この領域におい
ても、配線パターン形成面におけるソルダーレジスト層
の位置ずれに対応して露出する領域(部分)が変化す
る。したがって、配線パターン形成面におけるソルダー
レジスト層に位置ずれがない場合は、対をなす基準導電
マーク以外の他のいずれかの導電マークが露出して、こ
の導電マークによる導電が検出されることになる。一
方、配線パターン形成面におけるソルダーレジスト層に
位置ずれがある場合は、前記基準導電マークが露出し
て、この露出した基準導電マークによる導電が検出さ
れ、位置ずれの方向や程度(位置ずれ量)が分かる。つ
まり、互いに平行的に位置ずれ・配置された基準導電マ
ークを含む複数対の導電マークのうち、いずれの対の導
電マークが導電に寄与(関与)しているか電気的に検知
して、位置ずれの有無や位置ずれ量などを容易・確実
に、かつ精度よく検出し得るので、プリント配線板の信
頼性ないし品質検証の向上も図り得る。
れ検出方法によれば、ソルダーレジスト層を被着・形成
する配線パターン形成面に、予め設けてある互いに平行
的に、かつ一定間隔で位置ずれさせて基準導電マークを
含む複数対の導電マーク領域にも、ソルダーレジスト層
が選択的に被着・形成される。そして、この領域におい
ても、配線パターン形成面におけるソルダーレジスト層
の位置ずれに対応して露出する領域(部分)が変化す
る。したがって、配線パターン形成面におけるソルダー
レジスト層に位置ずれがない場合は、対をなす基準導電
マーク以外の他のいずれかの導電マークが露出して、こ
の導電マークによる導電が検出されることになる。一
方、配線パターン形成面におけるソルダーレジスト層に
位置ずれがある場合は、前記基準導電マークが露出し
て、この露出した基準導電マークによる導電が検出さ
れ、位置ずれの方向や程度(位置ずれ量)が分かる。つ
まり、互いに平行的に位置ずれ・配置された基準導電マ
ークを含む複数対の導電マークのうち、いずれの対の導
電マークが導電に寄与(関与)しているか電気的に検知
して、位置ずれの有無や位置ずれ量などを容易・確実
に、かつ精度よく検出し得るので、プリント配線板の信
頼性ないし品質検証の向上も図り得る。
【0008】
【実施例】以下図1〜図3を参照して本発明の実施例を
説明する。
説明する。
【0009】先ず、所定の配線パターンおよびその配線
パターン近傍に、互いに平行して、かつ一定間隔(たと
えば20μm 程度)で位置ずれさせて基準導電マークを含
む複数対の導電マークを設けたプリント配線板を用意し
た。次いで、常套の手段に従って、前記配線パターンお
よび導電マークを形成した面に、シルクスクリーン法に
よりソルダーレジスト層を被着・形成した。図1はこの
ようにして、ソルダーレジスト層を被着・形成したプリ
ント配線板3の要部構成を平面的に示したもので、4aは
一定間隔(たとえば 1mm程度)で対向配置された対を成
す基準導電マーク、4b,4b′はそれぞれ一定間隔で対向
配置され、かつ一定間隔(たとえば20μm 程度)で位置
ずれさせた対を成す他の導電マーク(非基準導電マー
ク)、5はソルダーレジスト層、6a,6b,6b′は前記基
準導電マーク4aおよび他の導電マーク4b,4b′にそれぞ
れ電気的に接続する導体ランド(電気検査ブロープ用)
であり、これらの導体ランド6a,6b,6b′面は露出して
いる。そして、この図1の場合は、互いに平行的、かつ
一定間隔で位置ずれ配置された複数対の導電マークのう
ち、基準導電マーク4aはソルダーレジスト層5で全面的
に被覆されており、他の導電マーク4b,4b′のいずれか
一方がそれぞれ露出している。つまり、配線パターン形
成面においては、位置ずれを起こさずソルダーレジスト
層5が被着・形成されており、露出させておくべき導体
パターン(接続部)は、選択的な半田付けが可能に露出
し、その他の導体パターン領域面はソルダーレジスト層
5によって、確実に被覆され所要の保護機能を備えてい
る。
パターン近傍に、互いに平行して、かつ一定間隔(たと
えば20μm 程度)で位置ずれさせて基準導電マークを含
む複数対の導電マークを設けたプリント配線板を用意し
た。次いで、常套の手段に従って、前記配線パターンお
よび導電マークを形成した面に、シルクスクリーン法に
よりソルダーレジスト層を被着・形成した。図1はこの
ようにして、ソルダーレジスト層を被着・形成したプリ
ント配線板3の要部構成を平面的に示したもので、4aは
一定間隔(たとえば 1mm程度)で対向配置された対を成
す基準導電マーク、4b,4b′はそれぞれ一定間隔で対向
配置され、かつ一定間隔(たとえば20μm 程度)で位置
ずれさせた対を成す他の導電マーク(非基準導電マー
ク)、5はソルダーレジスト層、6a,6b,6b′は前記基
準導電マーク4aおよび他の導電マーク4b,4b′にそれぞ
れ電気的に接続する導体ランド(電気検査ブロープ用)
であり、これらの導体ランド6a,6b,6b′面は露出して
いる。そして、この図1の場合は、互いに平行的、かつ
一定間隔で位置ずれ配置された複数対の導電マークのう
ち、基準導電マーク4aはソルダーレジスト層5で全面的
に被覆されており、他の導電マーク4b,4b′のいずれか
一方がそれぞれ露出している。つまり、配線パターン形
成面においては、位置ずれを起こさずソルダーレジスト
層5が被着・形成されており、露出させておくべき導体
パターン(接続部)は、選択的な半田付けが可能に露出
し、その他の導体パターン領域面はソルダーレジスト層
5によって、確実に被覆され所要の保護機能を備えてい
る。
【0010】したがって、この形態ないし状態におい
て、前記導電マーク4a,4b,4b′の領域に、たとえば導
電性ゴムや導電性樹脂の成型体、導電性金属ブロックな
どの導電体7を配置する一方、前記導電マーク4a,4b,
4b′に対応する導体ランド6a,6b,6b′面に検査ブロー
ブを当接し、この導電体を介して所要の電圧を印加して
導電状態を検出すると、導電マーク4b,4b′間の導電が
得られ、基準導電マーク4aと導電マーク4bもしくは4b′
間の導電は得られないので、ソルダーレジスト層5に位
置ずれが生じていないことが分かる。つまり、前記導電
検査でいずれの導電マーク間で導電を生じたかを確認
し、その結果を予め設定しておいた検査規格と対比する
ことによって、ソルダーレジスト層5を被覆したプリン
ト配線板の合格,不合格を瞬時に判定・評価し得る。
て、前記導電マーク4a,4b,4b′の領域に、たとえば導
電性ゴムや導電性樹脂の成型体、導電性金属ブロックな
どの導電体7を配置する一方、前記導電マーク4a,4b,
4b′に対応する導体ランド6a,6b,6b′面に検査ブロー
ブを当接し、この導電体を介して所要の電圧を印加して
導電状態を検出すると、導電マーク4b,4b′間の導電が
得られ、基準導電マーク4aと導電マーク4bもしくは4b′
間の導電は得られないので、ソルダーレジスト層5に位
置ずれが生じていないことが分かる。つまり、前記導電
検査でいずれの導電マーク間で導電を生じたかを確認
し、その結果を予め設定しておいた検査規格と対比する
ことによって、ソルダーレジスト層5を被覆したプリン
ト配線板の合格,不合格を瞬時に判定・評価し得る。
【0011】一方、前記ソルダーレジスト層5の被着・
形成において、ソルダーレジスト層5の位置ずれがある
と、図2に要部構成を平面的、また図3に要部構成を断
面的にそれぞれ示すごとくなる。すなわち、図2および
図3に図示された場合は、互いに平行的に、かつ一定間
隔で位置ずれ配置された複数対の導電マークのうち、基
準導電マーク4aおよび他の導電マーク4b,4b′のいずれ
も一方は、ソルダーレジスト層5で全面的に被覆されて
おり、基準導電マーク4aおよび他の導電マーク4b,4b′
のいずれも他方は一部ないし全体が露出している。つま
り、配線パターン形成面においては、位置ずれを起こし
てソルダーレジスト層5が被着・形成されており、露出
させておくべき導体パターン(接続部)も選択的な半田
付けが可能な状態に露出しておらず、一部が被覆された
状態を成しているため、ソルダーレジスト層5は本来の
保護機能を呈していない。
形成において、ソルダーレジスト層5の位置ずれがある
と、図2に要部構成を平面的、また図3に要部構成を断
面的にそれぞれ示すごとくなる。すなわち、図2および
図3に図示された場合は、互いに平行的に、かつ一定間
隔で位置ずれ配置された複数対の導電マークのうち、基
準導電マーク4aおよび他の導電マーク4b,4b′のいずれ
も一方は、ソルダーレジスト層5で全面的に被覆されて
おり、基準導電マーク4aおよび他の導電マーク4b,4b′
のいずれも他方は一部ないし全体が露出している。つま
り、配線パターン形成面においては、位置ずれを起こし
てソルダーレジスト層5が被着・形成されており、露出
させておくべき導体パターン(接続部)も選択的な半田
付けが可能な状態に露出しておらず、一部が被覆された
状態を成しているため、ソルダーレジスト層5は本来の
保護機能を呈していない。
【0012】したがって、この形態ないし状態におい
て、前記導電マーク4a,4b,4b′の領域に、たとえば導
電性ゴムや導電性樹脂の成型体、導電性金属ブロックな
どの導電体7を配置する一方、前記導電マーク4a,4b,
4b′に対応する導体ランド6a,6b,6b′面に検査ブロー
ブを当接し、この導電体を介して所要の電圧を印加して
導電状態を検出すると、導電マーク4b,4b′間の導電が
得られ、かつ基準導電マーク4aと導電マーク4bもしくは
4b′間の導電が得られるので、ソルダーレジスト層5に
位置ずれが生じていることが分かる。この例示の場合に
おいては、導電マーク4a,4b,4b′の右側導体ランド6
a,6b,6b′に導電が全て得られるので、ソルダーレジ
スト層が正常な位置よりも20μm 以上ズレていること
が、容易に検出される。
て、前記導電マーク4a,4b,4b′の領域に、たとえば導
電性ゴムや導電性樹脂の成型体、導電性金属ブロックな
どの導電体7を配置する一方、前記導電マーク4a,4b,
4b′に対応する導体ランド6a,6b,6b′面に検査ブロー
ブを当接し、この導電体を介して所要の電圧を印加して
導電状態を検出すると、導電マーク4b,4b′間の導電が
得られ、かつ基準導電マーク4aと導電マーク4bもしくは
4b′間の導電が得られるので、ソルダーレジスト層5に
位置ずれが生じていることが分かる。この例示の場合に
おいては、導電マーク4a,4b,4b′の右側導体ランド6
a,6b,6b′に導電が全て得られるので、ソルダーレジ
スト層が正常な位置よりも20μm 以上ズレていること
が、容易に検出される。
【0013】なお、上記においては、導電マーク4a,4
b,4b′3対を配置した構成の例を示したが、この導電
マークの対をさらに増加・設定してもよし、対を成す導
電マークの対向する間隔などの設定も任意であり、前記
導電マーク対の増加・設定によりソルダーレジスト層の
位置ずれを、さらに高精度に検出(検査)することが可
能である。
b,4b′3対を配置した構成の例を示したが、この導電
マークの対をさらに増加・設定してもよし、対を成す導
電マークの対向する間隔などの設定も任意であり、前記
導電マーク対の増加・設定によりソルダーレジスト層の
位置ずれを、さらに高精度に検出(検査)することが可
能である。
【0014】
【発明の効果】上記説明したように、本発明に係るソル
ダーレジスト層の位置ずれ検出方法によれば、配線パタ
ーン形成面におけるソルダーレジスト層の位置ずれに対
応して変化する導電マーク群領域の露出状態を巧みに利
用して、位置ずれの方向や位置ずれ量を容易・迅速に、
かつ正確に検出することができる。つまり、配線パター
ン形成面におけるソルダーレジスト層に位置ずれがない
場合、あるいは位置ずれがある場合により、基準導電マ
ークの露出が生じたり生じなかったりするので、これら
導電マーク間(特に基準導電マークを中心にして)の導
電の検出によって、ソルダーレジスト層の位置ずれ方向
や程度を容易に検出し得る。そして、このソルダーレジ
スト層の位置ずれ検査(検出)は、いわゆるプリント配
線板の製造ラインにおいても容易に行い得るので、前記
精度の高さに伴うプリント配線板(製品)の信頼性向
上、量産的なことなどと相俟って実用上多くの利点をも
たらすものといえる。
ダーレジスト層の位置ずれ検出方法によれば、配線パタ
ーン形成面におけるソルダーレジスト層の位置ずれに対
応して変化する導電マーク群領域の露出状態を巧みに利
用して、位置ずれの方向や位置ずれ量を容易・迅速に、
かつ正確に検出することができる。つまり、配線パター
ン形成面におけるソルダーレジスト層に位置ずれがない
場合、あるいは位置ずれがある場合により、基準導電マ
ークの露出が生じたり生じなかったりするので、これら
導電マーク間(特に基準導電マークを中心にして)の導
電の検出によって、ソルダーレジスト層の位置ずれ方向
や程度を容易に検出し得る。そして、このソルダーレジ
スト層の位置ずれ検査(検出)は、いわゆるプリント配
線板の製造ラインにおいても容易に行い得るので、前記
精度の高さに伴うプリント配線板(製品)の信頼性向
上、量産的なことなどと相俟って実用上多くの利点をも
たらすものといえる。
【図1】本発明に係るソルダーレジスト層の位置ずれ検
出方法の実施態様例の要部を示す平面図。
出方法の実施態様例の要部を示す平面図。
【図2】本発明に係るソルダーレジスト層の位置ずれ検
出方法の他の実施態様例の要部を示す平面図。
出方法の他の実施態様例の要部を示す平面図。
【図3】図2に図示した実施態様例の要部を示す断面
図。
図。
【図4】プリント配線板のソルダーレジスト層の位置ず
れを模式的に示したもので、(a) は位置ずれの起きてい
ない状態を示す平面図、(b) は位置ずれの起きている状
態を示す平面図。
れを模式的に示したもので、(a) は位置ずれの起きてい
ない状態を示す平面図、(b) は位置ずれの起きている状
態を示す平面図。
1…露出させておく導体パターン(接続部) 2,5
…ソルダーレジスト層 3…プリント配線板 4a…基準導電マーク 4b,4
b′…非基準導電マーク 6a,6b,6b′…導体ランド
7…導電端子(導電体)
…ソルダーレジスト層 3…プリント配線板 4a…基準導電マーク 4b,4
b′…非基準導電マーク 6a,6b,6b′…導体ランド
7…導電端子(導電体)
Claims (1)
- 【請求項1】 プリント配線板の配線パターン形成面
に、予め互いに平行的、かつ一定間隔で位置ずれさせて
基準導電マークを含む複数対の導電マークを設けてお
き、この導電マークを含め配線パターン形成面をソルダ
ーレジスト層で選択的に被覆した後、前記導電マーク形
成領域に対応した一定間隔幅の導電端子を当接して電気
的に導通する導電マーク対によって、前記被覆したソル
ダーレジスト層の位置ずれを検出することを特徴とする
プリント配線板のソルダーレジスト層の位置ずれ検査方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176921A JPH0621180A (ja) | 1992-07-03 | 1992-07-03 | プリント配線板のソルダーレジスト層の位置ずれ検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4176921A JPH0621180A (ja) | 1992-07-03 | 1992-07-03 | プリント配線板のソルダーレジスト層の位置ずれ検査方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0621180A true JPH0621180A (ja) | 1994-01-28 |
Family
ID=16022096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4176921A Withdrawn JPH0621180A (ja) | 1992-07-03 | 1992-07-03 | プリント配線板のソルダーレジスト層の位置ずれ検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0621180A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112818624A (zh) * | 2021-01-06 | 2021-05-18 | 深圳沸石智能技术有限公司 | 印制线路板设计图的生成方法、印制电路板及其制作方法 |
| CN113834827A (zh) * | 2020-06-24 | 2021-12-24 | 江苏长电科技股份有限公司 | 多层电路基板及其偏移检测方法 |
-
1992
- 1992-07-03 JP JP4176921A patent/JPH0621180A/ja not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113834827A (zh) * | 2020-06-24 | 2021-12-24 | 江苏长电科技股份有限公司 | 多层电路基板及其偏移检测方法 |
| CN113834827B (zh) * | 2020-06-24 | 2024-04-12 | 江苏长电科技股份有限公司 | 多层电路基板及其偏移检测方法 |
| CN112818624A (zh) * | 2021-01-06 | 2021-05-18 | 深圳沸石智能技术有限公司 | 印制线路板设计图的生成方法、印制电路板及其制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7381903B2 (en) | Printed circuit board and inspection method therefor | |
| US6664794B1 (en) | Apparatus and method for evaluating the surface insulation resistance of electronic assembly manufacture | |
| JP2890442B2 (ja) | 半導体装置のコンタクトホールの目ずれ検査方法 | |
| JPH0621180A (ja) | プリント配線板のソルダーレジスト層の位置ずれ検査方法 | |
| EP0909117B1 (en) | Method of making thick film circuits | |
| JPH02198186A (ja) | プリント配線板シールド層検査方法と検査手段 | |
| JPH06260799A (ja) | 回路基板検査方法および回路基板 | |
| TWI771567B (zh) | 電路基板及其製造方法 | |
| JPH0360192B2 (ja) | ||
| JP2002299805A (ja) | 回路基板と実装位置の検査方法 | |
| CN112970335B (zh) | 用于检查多层印刷电路的金属化的质量的方法和电路 | |
| JP3820854B2 (ja) | プリント基板 | |
| JP2002100845A (ja) | ブラインドビアホール位置ずれ検査用回路パターン | |
| JPH01310841A (ja) | プリント基板の位置ずれ検査方法 | |
| JP2864752B2 (ja) | パターンのズレ検査装置 | |
| JP2000138438A (ja) | プリント回路基板の検査方法 | |
| JP2000244097A (ja) | プリント配線板の導通検査方法 | |
| JP2001251062A (ja) | 多層型プリント配線基板及び多層型プリント配線基板の検査方法 | |
| JP2000138437A (ja) | プリント回路基板の検査方法 | |
| JPH07123188B2 (ja) | 多層プリント基板の整合ずれ検出方法 | |
| JPH056870U (ja) | 印刷配線板 | |
| JPS634960B2 (ja) | ||
| JPH055765A (ja) | 印刷配線板の印刷有無検出法 | |
| JPH05133978A (ja) | プリント配線板の電気的検査用プローブピン | |
| JP2005044869A (ja) | プリント配線板の検査方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19991005 |