JPH06217523A - ゲート電力供給回路 - Google Patents
ゲート電力供給回路Info
- Publication number
- JPH06217523A JPH06217523A JP709893A JP709893A JPH06217523A JP H06217523 A JPH06217523 A JP H06217523A JP 709893 A JP709893 A JP 709893A JP 709893 A JP709893 A JP 709893A JP H06217523 A JPH06217523 A JP H06217523A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- snubber
- discharge
- cathode
- anode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Power Conversion In General (AREA)
Abstract
(57)【要約】
【目的】 本発明の目的は、スナバエネルギを回生して
ゲ―ト電力に利用する際に、スナバコンテデンサの放電
電圧を低減することにある。 【構成】アノ―ドが第１のスナバコンンサを介して自己
消弧形素子のアノ―ドに接続され、カソ―ドが第２のス
ナバコンデンサとスナバダイオ―ドの直列回路を介して
前記自己消弧形素子のカソ―ドに接続される放電阻止用
ダイオ―ドと、アノ―ドが前記スナバダイオ―ドのアノ
―ドに接続されカソ―ドが前記放電阻止用ダイオのアノ
―ドに接続される第１の放電用ダイオ―ドと、アノ―ド
が前記放電阻止用ダイオ―ドのカソ―ドに接続されカソ
―ドが前記自己消弧形素子のアノ―ドに接続される第２
の放電用ダイオ―ドと、前記スナバダイオ―ドに並列接
続され前記第１及び第２のスナバコンデンサの放電エネ
ルギを前記自己消弧形素子のゲ―ト電力として供給する
回路を具備したゲ―ト電力供給回路。
ゲ―ト電力に利用する際に、スナバコンテデンサの放電
電圧を低減することにある。 【構成】アノ―ドが第１のスナバコンンサを介して自己
消弧形素子のアノ―ドに接続され、カソ―ドが第２のス
ナバコンデンサとスナバダイオ―ドの直列回路を介して
前記自己消弧形素子のカソ―ドに接続される放電阻止用
ダイオ―ドと、アノ―ドが前記スナバダイオ―ドのアノ
―ドに接続されカソ―ドが前記放電阻止用ダイオのアノ
―ドに接続される第１の放電用ダイオ―ドと、アノ―ド
が前記放電阻止用ダイオ―ドのカソ―ドに接続されカソ
―ドが前記自己消弧形素子のアノ―ドに接続される第２
の放電用ダイオ―ドと、前記スナバダイオ―ドに並列接
続され前記第１及び第２のスナバコンデンサの放電エネ
ルギを前記自己消弧形素子のゲ―ト電力として供給する
回路を具備したゲ―ト電力供給回路。
Description
【０００１】
【産業上の利用分野】本発明は、自分消弧形素子（以下
単に、ＧＴＯと記す）のスナバエネルギをゲ―ト電源に
供給するゲ―ト電力供給回路に関する。
単に、ＧＴＯと記す）のスナバエネルギをゲ―ト電源に
供給するゲ―ト電力供給回路に関する。
【０００２】
【従来の技術】サイリスタ、トランジスタ、ＧＴＯ等の
半導体スイッチング素子は、タ―ンオフ時の単位時間当
りの電圧変化率（ｄｖ／ｄｔ）を低減し、過電圧から素
子を保護するためにスナバ回路を用いている。自励イン
バ―タ回路では周波数が１０００Ｈｚ程度になるとスナ
バ回路損失が１００Ｗに達することがあり、効率の低下
を来たすばかりでなく、外形を小形化する上での障害に
なっていた。従来より、スナバ回路のエネルギを有効に
利用して、効率の向上を図るとともに、発熱部分を減ら
して小形化の制約を取り除いた変換装置に関する研究開
発が行われてきている。図７は、スナバ回路エネルギ回
生回路を用いたスナバ回路の蓄積エネルギをゲ―ト電力
に利用した従来の一実施例を示すブロック図である。
半導体スイッチング素子は、タ―ンオフ時の単位時間当
りの電圧変化率（ｄｖ／ｄｔ）を低減し、過電圧から素
子を保護するためにスナバ回路を用いている。自励イン
バ―タ回路では周波数が１０００Ｈｚ程度になるとスナ
バ回路損失が１００Ｗに達することがあり、効率の低下
を来たすばかりでなく、外形を小形化する上での障害に
なっていた。従来より、スナバ回路のエネルギを有効に
利用して、効率の向上を図るとともに、発熱部分を減ら
して小形化の制約を取り除いた変換装置に関する研究開
発が行われてきている。図７は、スナバ回路エネルギ回
生回路を用いたスナバ回路の蓄積エネルギをゲ―ト電力
に利用した従来の一実施例を示すブロック図である。
【０００３】図中、３１はＧＴＯ、３１Ｃはスナバコン
デンサ、３１Ｅはスナバダイオ―ドを示し、ＧＴＯ３１
のタ―ンオン時に、スナバコンデンサ３１Ｃの蓄積エネ
ルギはスナバエネルギ回生回路を含むＤＣ／ＤＣコンバ
―タ３１Ｓにより、ゲ―ト電力に変換して、ゲ―ト回路
３１Ｇに利用するものである。ゲ―トオン、オフ信号
は、各々のライトガイド４１Ｌ、４２Ｌを介し、ゲ―ト
回路３１Ｇに伝送している。
デンサ、３１Ｅはスナバダイオ―ドを示し、ＧＴＯ３１
のタ―ンオン時に、スナバコンデンサ３１Ｃの蓄積エネ
ルギはスナバエネルギ回生回路を含むＤＣ／ＤＣコンバ
―タ３１Ｓにより、ゲ―ト電力に変換して、ゲ―ト回路
３１Ｇに利用するものである。ゲ―トオン、オフ信号
は、各々のライトガイド４１Ｌ、４２Ｌを介し、ゲ―ト
回路３１Ｇに伝送している。
【０００４】
【発明が解決しようとする課題】以上述べた従来例にお
いてもまだ、下記のような問題点があった。
いてもまだ、下記のような問題点があった。
【０００５】スナバエネルギ回生回路部３１Ｓは、スナ
バコンデンサ３１Ｃの高電圧に蓄積した電荷を低電圧の
ゲ―ト電力に変換することを必要とし、高耐圧のスイッ
チング素子を用いているため、小形化の妨げとなってい
た。
バコンデンサ３１Ｃの高電圧に蓄積した電荷を低電圧の
ゲ―ト電力に変換することを必要とし、高耐圧のスイッ
チング素子を用いているため、小形化の妨げとなってい
た。
【０００６】従って、本発明の目的は、スナバコンデン
サの高電圧に蓄積した電荷を並列放電する回路構成とす
ることにより、低耐圧のスイッチング素子を用いたスナ
バエネルギ回生回路を用いて小形化を図ることができる
有効なゲ―ト電力供給回路を提供することにある。
サの高電圧に蓄積した電荷を並列放電する回路構成とす
ることにより、低耐圧のスイッチング素子を用いたスナ
バエネルギ回生回路を用いて小形化を図ることができる
有効なゲ―ト電力供給回路を提供することにある。
【０００７】
【課題を解決するための手段】本発明は上記の目的を達
成するために、本発明の請求項１に記載のゲ―ト電力供
給回路は、アノ―ドが第１のスナバコンンサを介して自
己消弧形素子のアノ―ドに接続され、カソ―ドが第２の
スナバコンデンサとスナバダイオ―ドの直列回路を介し
て前記自己消弧形素子のカソ―ドに接続される放電阻止
用ダイオ―ドと、アノ―ドが前記スナバダイオ―ドのア
ノ―ドに接続されカソ―ドが前記放電阻止用ダイオのア
ノ―ドに接続される第１の放電用ダイオ―ドと、アノ―
ドが前記放電阻止用ダイオ―ドのカソ―ドに接続されカ
ソ―ドが前記自己消弧形素子のアノ―ドに接続される第
２の放電用ダイオ―ドと、前記スナバダイオ―ドに並列
接続され前記第１及び第２のスナバコンデンサの放電エ
ネルギを前記自己消弧形素子のゲ―ト電力として供給す
る回路を具備したものである。
成するために、本発明の請求項１に記載のゲ―ト電力供
給回路は、アノ―ドが第１のスナバコンンサを介して自
己消弧形素子のアノ―ドに接続され、カソ―ドが第２の
スナバコンデンサとスナバダイオ―ドの直列回路を介し
て前記自己消弧形素子のカソ―ドに接続される放電阻止
用ダイオ―ドと、アノ―ドが前記スナバダイオ―ドのア
ノ―ドに接続されカソ―ドが前記放電阻止用ダイオのア
ノ―ドに接続される第１の放電用ダイオ―ドと、アノ―
ドが前記放電阻止用ダイオ―ドのカソ―ドに接続されカ
ソ―ドが前記自己消弧形素子のアノ―ドに接続される第
２の放電用ダイオ―ドと、前記スナバダイオ―ドに並列
接続され前記第１及び第２のスナバコンデンサの放電エ
ネルギを前記自己消弧形素子のゲ―ト電力として供給す
る回路を具備したものである。
【０００８】又、本発明の請求項２に記載のゲ―ト電力
供給回路は、アノ―ドが第１のスナバコンンサを介して
自己消弧形素子のアノ―ドに接続される第１の放電阻止
用ダイオ―ドと、カソ―ドが第２のスナバコンデンサと
スナバダイオ―ドの直列回路を介して前記自己消弧形素
子のカソ―ドに接続される第２の放電阻止用ダイオ―ド
と、前記第１の放電阻止用ダイオ―ドのカソ―ドと前記
第２の放電阻止用ダイオ―ドのアノ―ド間に接続される
第３のスナバコンデンサと、アノ―ドが前記スナバダイ
オ―ドのアノ―ドに接続されカソ―ドが前記第１の放電
阻止用ダイオのアノ―ドに接続される第１の放電用ダイ
オ―ドと、アノ―ドが前記第２の放電阻止用ダイオ―ド
のカソ―ドに接続されカソ―ドが前記自己消弧形素子の
アノ―ドに接続される第２の放電用ダイオ―ドと、前記
第３のスナバコンデンサを挟んで前記自己消弧形素子に
逆並列接続される１対の第３の放電用ダイオ―ドと、前
記スナバダイオ―ドに並列接続され前記第１、第２、第
３のスナバコンデンサの放電エネルギを前記自己消弧形
素子のゲ―ト電力とし供給する回路を具備したものであ
る。
供給回路は、アノ―ドが第１のスナバコンンサを介して
自己消弧形素子のアノ―ドに接続される第１の放電阻止
用ダイオ―ドと、カソ―ドが第２のスナバコンデンサと
スナバダイオ―ドの直列回路を介して前記自己消弧形素
子のカソ―ドに接続される第２の放電阻止用ダイオ―ド
と、前記第１の放電阻止用ダイオ―ドのカソ―ドと前記
第２の放電阻止用ダイオ―ドのアノ―ド間に接続される
第３のスナバコンデンサと、アノ―ドが前記スナバダイ
オ―ドのアノ―ドに接続されカソ―ドが前記第１の放電
阻止用ダイオのアノ―ドに接続される第１の放電用ダイ
オ―ドと、アノ―ドが前記第２の放電阻止用ダイオ―ド
のカソ―ドに接続されカソ―ドが前記自己消弧形素子の
アノ―ドに接続される第２の放電用ダイオ―ドと、前記
第３のスナバコンデンサを挟んで前記自己消弧形素子に
逆並列接続される１対の第３の放電用ダイオ―ドと、前
記スナバダイオ―ドに並列接続され前記第１、第２、第
３のスナバコンデンサの放電エネルギを前記自己消弧形
素子のゲ―ト電力とし供給する回路を具備したものであ
る。
【０００９】更に、本発明の請求項３に記載のゲ―ト電
力供給回路は、アノ―ドが第１のスナバコンンサを介し
て自己消弧形素子のアノ―ドに接続される第１の放電阻
止用ダイオ―ドと、カソ―ドが第２のスナバコンデンサ
とスナバダイオ―ドの直列回路を介して前記自己消弧形
素子のカソ―ドに接続される第２の放電阻止用ダイオ―
ドと、前記第１の放電阻止用ダイオ―ドのカソ―ドと前
記第２の放電阻止用ダイオ―ドのアノ―ド間に接続され
る第３のスナバコンデンサと、アノ―ドが前記スナバダ
イオ―ドのアノ―ドに接続されカソ―ドが前記第１の放
電阻止用ダイオのアノ―ドに接続される第１の放電用ダ
イオ―ドと、アノ―ドが前記第２の放電阻止用ダイオ―
ドのカソ―ドに接続されカソ―ドが前記自己消弧形素子
のアノ―ドに接続される第２の放電用ダイオ―ドと、前
記第３のスナバコンデンサを挟んで前記自己消弧形素子
に逆並列接続される１対の第３の放電用ダイオ―ドから
成る直列回路を複数回路設けこれらの複数回路間に設け
られる放電阻止用ダイオ―ドと、前記スナバダイオ―ド
に並列接続され前記複数個のスナバコンデンサの放電エ
ネルギを前記自己消弧形素子のゲ―ト電力とし供給する
回路を具備したものである。
力供給回路は、アノ―ドが第１のスナバコンンサを介し
て自己消弧形素子のアノ―ドに接続される第１の放電阻
止用ダイオ―ドと、カソ―ドが第２のスナバコンデンサ
とスナバダイオ―ドの直列回路を介して前記自己消弧形
素子のカソ―ドに接続される第２の放電阻止用ダイオ―
ドと、前記第１の放電阻止用ダイオ―ドのカソ―ドと前
記第２の放電阻止用ダイオ―ドのアノ―ド間に接続され
る第３のスナバコンデンサと、アノ―ドが前記スナバダ
イオ―ドのアノ―ドに接続されカソ―ドが前記第１の放
電阻止用ダイオのアノ―ドに接続される第１の放電用ダ
イオ―ドと、アノ―ドが前記第２の放電阻止用ダイオ―
ドのカソ―ドに接続されカソ―ドが前記自己消弧形素子
のアノ―ドに接続される第２の放電用ダイオ―ドと、前
記第３のスナバコンデンサを挟んで前記自己消弧形素子
に逆並列接続される１対の第３の放電用ダイオ―ドから
成る直列回路を複数回路設けこれらの複数回路間に設け
られる放電阻止用ダイオ―ドと、前記スナバダイオ―ド
に並列接続され前記複数個のスナバコンデンサの放電エ
ネルギを前記自己消弧形素子のゲ―ト電力とし供給する
回路を具備したものである。
【００１０】
【作用】前記のように構成した請求項１に記載の発明
は、スナバエネルギを充電する時は２個のコンデンサを
直列接続し、放電するときは２個のコンデンサを並列接
続して行うようにしている。
は、スナバエネルギを充電する時は２個のコンデンサを
直列接続し、放電するときは２個のコンデンサを並列接
続して行うようにしている。
【００１１】又、請求項２に記載の発明は、スナバエネ
ルギを充電する時は３個のコンデンサを直列接続し、放
電するときは３個のコンデンサを並列接続して行うよう
にしている。
ルギを充電する時は３個のコンデンサを直列接続し、放
電するときは３個のコンデンサを並列接続して行うよう
にしている。
【００１２】更に、請求項３に記載の発明は、スナバエ
ネルギを充電する時は複数個のコンデンサを直列接続
し、放電するときは複数個のコンデンサを並列接続して
行うようにしている。
ネルギを充電する時は複数個のコンデンサを直列接続
し、放電するときは複数個のコンデンサを並列接続して
行うようにしている。
【００１３】従って、スナバエネルギをゲ―ト電力へ変
換するスナバエネルギ回生回路が低耐圧のスイッチング
素子で構成でき、低圧回路設計が可能となり、従来の高
圧回路設計が不要となるので、スナバエネギ回生回路が
小形化できる。更に、スナバエネルギを直接ゲ―ト電力
へ変換できるので、変換効率の向上が可能である。
換するスナバエネルギ回生回路が低耐圧のスイッチング
素子で構成でき、低圧回路設計が可能となり、従来の高
圧回路設計が不要となるので、スナバエネギ回生回路が
小形化できる。更に、スナバエネルギを直接ゲ―ト電力
へ変換できるので、変換効率の向上が可能である。
【００１４】
【実施例】次に、本発明の実施例を図面を参照して説明
する。図１は、本発明の一実施例を示すブロック図であ
る。説明のため、図７と同一部分あるいは同相当部分に
は同一符号を付しその説明を省略する。図１において、
３１Ｓはスナバエネルギ回生回路を含むＤＣ／ＤＣコン
バ―タで、ＧＴＯの主回路スナバエネルギの一部をゲ―
ト電力として変換供給する。
する。図１は、本発明の一実施例を示すブロック図であ
る。説明のため、図７と同一部分あるいは同相当部分に
は同一符号を付しその説明を省略する。図１において、
３１Ｓはスナバエネルギ回生回路を含むＤＣ／ＤＣコン
バ―タで、ＧＴＯの主回路スナバエネルギの一部をゲ―
ト電力として変換供給する。
【００１５】ＤＣ／ＤＣコンバ―タ３１Ｓはゲ―ト回路
３１Ｇへゲ―ト電力を供給する。スナバコンデンサ３１
Ｃと５２に２分割し、放電阻止用ダイオ―ド６２と放電
用ダイオ―ド３１Ｆ、５０を具備する構成である。
３１Ｇへゲ―ト電力を供給する。スナバコンデンサ３１
Ｃと５２に２分割し、放電阻止用ダイオ―ド６２と放電
用ダイオ―ド３１Ｆ、５０を具備する構成である。
【００１６】図２は図１のＤＣ／ＤＣコンバ―タ部３１
Ｓの詳細構成を示している。図１と同一部分には同一符
号を付してその説明を省略する。スナバコンデンサ３１
Ｃの電荷はＧＴＯ３１がオンしたときトランジスタ５４
をオンそせるため、ダイオ―ド３１Ｆを介して放電し、
スナバコンデンサ５２の電荷は、ダイオ―ド５０を介し
て放電し、各々放電回路は並列回路を形成する。スナバ
エネルギ回生回路３１Ｓはコンデンサ５２と３１Ｃの蓄
積電荷をリアクトル５１、抵抗６４、トランジスタ５４
を介して放電し、所定時間後トランジスタ５４をオフす
ることにより、ダイオ―ド５６を介した上で、コンデン
サ６０にリアクトル５１の蓄積エネギを回収する。本発
明では更に、抵抗５８，５９で分圧し、ダイオ―ド５７
を介しコンデンサ６０を初期充電する初期充電回路を設
けている。これはゲ―ト回路の起動時の最初のオフゲ―
ト電流を出力するエネルギを初期充電する必要があると
いう理由に基づいている。主ＧＴＯ３１のオンオフ時に
発生するスナバエネルギを利用してゲ―ト電力を得てい
るので主ＧＴＯが起動前はゲ―ト電力が得られないから
である。このように構成して得られたコンデンサ６０に
蓄積された直流電力は、ＤＣ／ＤＣコンバ―タ６１によ
り、オンゲ―ト電源ＰON、負バイアス電源Ｎ、オフゲ―
ト電源ＰOFF の３出力電圧に変換されオンゲ―ト回路３
１Ａ、負バイアス回路３１Ｂ、オフゲ―ト３１Ｃで構成
されるゲ―ト回路３１Ｇに供給される。 次に、前述構
成から成る本発明の動作を図３のタイムチャ―トを参照
して説明する。
Ｓの詳細構成を示している。図１と同一部分には同一符
号を付してその説明を省略する。スナバコンデンサ３１
Ｃの電荷はＧＴＯ３１がオンしたときトランジスタ５４
をオンそせるため、ダイオ―ド３１Ｆを介して放電し、
スナバコンデンサ５２の電荷は、ダイオ―ド５０を介し
て放電し、各々放電回路は並列回路を形成する。スナバ
エネルギ回生回路３１Ｓはコンデンサ５２と３１Ｃの蓄
積電荷をリアクトル５１、抵抗６４、トランジスタ５４
を介して放電し、所定時間後トランジスタ５４をオフす
ることにより、ダイオ―ド５６を介した上で、コンデン
サ６０にリアクトル５１の蓄積エネギを回収する。本発
明では更に、抵抗５８，５９で分圧し、ダイオ―ド５７
を介しコンデンサ６０を初期充電する初期充電回路を設
けている。これはゲ―ト回路の起動時の最初のオフゲ―
ト電流を出力するエネルギを初期充電する必要があると
いう理由に基づいている。主ＧＴＯ３１のオンオフ時に
発生するスナバエネルギを利用してゲ―ト電力を得てい
るので主ＧＴＯが起動前はゲ―ト電力が得られないから
である。このように構成して得られたコンデンサ６０に
蓄積された直流電力は、ＤＣ／ＤＣコンバ―タ６１によ
り、オンゲ―ト電源ＰON、負バイアス電源Ｎ、オフゲ―
ト電源ＰOFF の３出力電圧に変換されオンゲ―ト回路３
１Ａ、負バイアス回路３１Ｂ、オフゲ―ト３１Ｃで構成
されるゲ―ト回路３１Ｇに供給される。 次に、前述構
成から成る本発明の動作を図３のタイムチャ―トを参照
して説明する。
【００１７】図３において、（ａ）はＧＴＯのゲ―ト信
号、（ｂ）はトランジスタ５４のベ―ス信号、（ｃ）は
コンデンサ６０の電圧、（ｄ）はコンデンサ３１Ｃの電
圧を示し、（ｅ）はリアクトル５１の電流波形を示して
いる。
号、（ｂ）はトランジスタ５４のベ―ス信号、（ｃ）は
コンデンサ６０の電圧、（ｄ）はコンデンサ３１Ｃの電
圧を示し、（ｅ）はリアクトル５１の電流波形を示して
いる。
【００１８】スナバエネルギの一部が回生されるモ―ド
は図３（ｂ）に示すようにＧＴＯ３１にオンゲ―ト信号
が与えられオンし、コンデンサ５２に蓄積されていた電
荷がダイオ―ド５０を介し、又、コンデンサ３１Ｃに蓄
積されていた電荷がダイオ―ド３１Ｆを介し、並列にＧ
ＴＯ３１、リアクトル５１、抵抗６４、トランジスタ５
４の閉回路で放電し、リアクトル５１にスナバエネルギ
の一部を蓄積する。この時、ダイオ―ド６２はカソ―ド
が正、アノ―ドが負の極性に電圧が生じ、ブロック状態
となる。次に時刻ｔ1 に（ｂ）に示すようにトランジス
タ５４のベ―ス信号が停止するとトランジスタ５４がオ
フし、リアクトル５１に蓄えられたエネルギはダイオ―
ド５６を介してコンデンサ６０に回収される。時刻ｔ2
以降トランジスタ５４のベ―ス信号（ｂ）に示すよう
に、トランジスタ５４がオンオフし、スナバコンデンサ
３１Ｃと５２の蓄積電荷がコンデンサ６０へ回収されて
いく。（ａ）に示すように時刻ｔ4 にオフゲ―トが出力
されると、ＧＴＯ３１がオフし、コンデンサ３１Ｃ、ダ
イオ―ド６２、スナバコンデンサ５２、タイオ―ド３１
Ｅの直列回路を構成し、ＧＴＯ３１のスナバ回路として
作用する。１周期内にこのモ―ドを繰返すことにより、
スナバエネルギの一部がゲ―ト電源用コンデンサ６０に
回生されていく。トランジスタ５４をオフすることによ
り、リアクトル５１の蓄積エネギはダイオ―ド５６を介
し、コンデンサ６０へ回収される。以上述べたようにし
て、回収されたスナバエネルギはＤＣ／ＤＣコンバ―タ
６１を介してゲ―ト電源へのゲ―ト電力に変換される。
図４と図５は、従来の回路と本発明の動作上の相違点を
説明するためのＧＴＯ３１のタ―ンオン時（図３時刻ｔ
o 〜ｔ2 ）の等価回路を示している。
は図３（ｂ）に示すようにＧＴＯ３１にオンゲ―ト信号
が与えられオンし、コンデンサ５２に蓄積されていた電
荷がダイオ―ド５０を介し、又、コンデンサ３１Ｃに蓄
積されていた電荷がダイオ―ド３１Ｆを介し、並列にＧ
ＴＯ３１、リアクトル５１、抵抗６４、トランジスタ５
４の閉回路で放電し、リアクトル５１にスナバエネルギ
の一部を蓄積する。この時、ダイオ―ド６２はカソ―ド
が正、アノ―ドが負の極性に電圧が生じ、ブロック状態
となる。次に時刻ｔ1 に（ｂ）に示すようにトランジス
タ５４のベ―ス信号が停止するとトランジスタ５４がオ
フし、リアクトル５１に蓄えられたエネルギはダイオ―
ド５６を介してコンデンサ６０に回収される。時刻ｔ2
以降トランジスタ５４のベ―ス信号（ｂ）に示すよう
に、トランジスタ５４がオンオフし、スナバコンデンサ
３１Ｃと５２の蓄積電荷がコンデンサ６０へ回収されて
いく。（ａ）に示すように時刻ｔ4 にオフゲ―トが出力
されると、ＧＴＯ３１がオフし、コンデンサ３１Ｃ、ダ
イオ―ド６２、スナバコンデンサ５２、タイオ―ド３１
Ｅの直列回路を構成し、ＧＴＯ３１のスナバ回路として
作用する。１周期内にこのモ―ドを繰返すことにより、
スナバエネルギの一部がゲ―ト電源用コンデンサ６０に
回生されていく。トランジスタ５４をオフすることによ
り、リアクトル５１の蓄積エネギはダイオ―ド５６を介
し、コンデンサ６０へ回収される。以上述べたようにし
て、回収されたスナバエネルギはＤＣ／ＤＣコンバ―タ
６１を介してゲ―ト電源へのゲ―ト電力に変換される。
図４と図５は、従来の回路と本発明の動作上の相違点を
説明するためのＧＴＯ３１のタ―ンオン時（図３時刻ｔ
o 〜ｔ2 ）の等価回路を示している。
【００１９】図４の従来回路では、リアクトル５１、抵
抗６４、トランジスタ５４の閉回路が形成されるので、
トランジスタ５４のオフ時に、スナバコンデンサ３１Ｃ
の電圧Ｖc がトランジスタ５４に印加される。一方、本
発明の図５では、ダイオ―ド６２がブロックされた状態
でスナバコンデンサ３１Ｃとダイオ―ド３１Ｆ及びスナ
バコンデンサ５２とダイオ―ド５０の各々の直列回路が
並列回路としてリアクトル５１、抵抗６４、トランジス
タ５４の放電回路が形成されるので、トランジスタ５４
のオフ時にスナバコンデンサ３１Ｃ、５２の電圧Ｖc ／
２がトランジスタ５４に印加される。
抗６４、トランジスタ５４の閉回路が形成されるので、
トランジスタ５４のオフ時に、スナバコンデンサ３１Ｃ
の電圧Ｖc がトランジスタ５４に印加される。一方、本
発明の図５では、ダイオ―ド６２がブロックされた状態
でスナバコンデンサ３１Ｃとダイオ―ド３１Ｆ及びスナ
バコンデンサ５２とダイオ―ド５０の各々の直列回路が
並列回路としてリアクトル５１、抵抗６４、トランジス
タ５４の放電回路が形成されるので、トランジスタ５４
のオフ時にスナバコンデンサ３１Ｃ、５２の電圧Ｖc ／
２がトランジスタ５４に印加される。
【００２０】ここで、例えば、ＧＴＯに使用するスナバ
コンデンサの必要容量は、ＧＴＯの遮断耐量を確保する
上で決められており、例えば１４００Ａ級ＧＴＯで、Ｃ
＝２μＦである。
コンデンサの必要容量は、ＧＴＯの遮断耐量を確保する
上で決められており、例えば１４００Ａ級ＧＴＯで、Ｃ
＝２μＦである。
【００２１】周波数６０Ｈz で６０Ｗの電力を得ようと
いう場合、図４では、コンデンサ３１Ｃの容量Ｃ1 ＝２
μＦ、トランジスタ５４の定格電圧は下式より、１００
０Ｖとなる。 （１／２）・Ｃ1 ・Ｖ2 ・ｆ ＝（１／２）・２μＦ・１０００2 ・６０ ＝６０Ｗ 一方、図５では、下式より、コンデンサ３１Ｃ、５２の
容量Ｃ2 ＝４μＦ、トランジスタ５４の定格電圧は、５
００Ｖとなる。 （１／２）・Ｃ2 ・Ｖ2 ・ｆ・２ ＝（１／２）・４μＦ・５００2 ・６０・２ ＝６０Ｗ 以上の計算より明らかなように、本発明ではトランジス
タ５４は低耐圧のトランジスタを用いることができると
いう特徴がある。
いう場合、図４では、コンデンサ３１Ｃの容量Ｃ1 ＝２
μＦ、トランジスタ５４の定格電圧は下式より、１００
０Ｖとなる。 （１／２）・Ｃ1 ・Ｖ2 ・ｆ ＝（１／２）・２μＦ・１０００2 ・６０ ＝６０Ｗ 一方、図５では、下式より、コンデンサ３１Ｃ、５２の
容量Ｃ2 ＝４μＦ、トランジスタ５４の定格電圧は、５
００Ｖとなる。 （１／２）・Ｃ2 ・Ｖ2 ・ｆ・２ ＝（１／２）・４μＦ・５００2 ・６０・２ ＝６０Ｗ 以上の計算より明らかなように、本発明ではトランジス
タ５４は低耐圧のトランジスタを用いることができると
いう特徴がある。
【００２２】尚、本発明は前述実施例に限定するもので
はなく、例えばＧＴＯ以外の自己消弧素子（ＧＴＲやＩ
ＧＢＴ等）にも適用でき、又、スナバ回生回路はトラン
ジスタを用いた例で説明したがトランジスタ以外のスイ
ッチ素子を用いても同様に実施できるものである。又、
図１の実施例では、スナバコンデンサを２分割構成して
いるが、ｎ分割（ここで、ｎは２以上の整数）して構成
することも出来る。
はなく、例えばＧＴＯ以外の自己消弧素子（ＧＴＲやＩ
ＧＢＴ等）にも適用でき、又、スナバ回生回路はトラン
ジスタを用いた例で説明したがトランジスタ以外のスイ
ッチ素子を用いても同様に実施できるものである。又、
図１の実施例では、スナバコンデンサを２分割構成して
いるが、ｎ分割（ここで、ｎは２以上の整数）して構成
することも出来る。
【００２３】図１と同様に動作する図６は、本発明の他
の実施例を示すブロック図で、スナバコンデンサをｎ分
割構成した例を示す。図１と同一或いは同相当部に同一
符号を付してその説明を省略する。ｎ個のスナバコンデ
ンサ３１Ｃ（１），３１Ｃ（２），…３１Ｃ（ｎ）と、
（ｎ−１）個のダイオ―ド３１Ｆ（１）３１Ｆ（２），
…３１Ｆ（ｎ−１）と、（ｎ−１）個のダイオ―ド５０
（１），５０（２），…５０（ｎ−１）及び（ｎ−１）
個のダイオ―ド６２（１），６２（２），…６２（ｎ−
１）を具備しｎ分割することにより、スナバエネルギ回
生モ―ド時に、スナバエネルギ回路を含むＤＣ／ＤＣコ
ンバ―タ３１Ｓの定格電圧を全体の１／ｎ即ち、低耐圧
することができる。
の実施例を示すブロック図で、スナバコンデンサをｎ分
割構成した例を示す。図１と同一或いは同相当部に同一
符号を付してその説明を省略する。ｎ個のスナバコンデ
ンサ３１Ｃ（１），３１Ｃ（２），…３１Ｃ（ｎ）と、
（ｎ−１）個のダイオ―ド３１Ｆ（１）３１Ｆ（２），
…３１Ｆ（ｎ−１）と、（ｎ−１）個のダイオ―ド５０
（１），５０（２），…５０（ｎ−１）及び（ｎ−１）
個のダイオ―ド６２（１），６２（２），…６２（ｎ−
１）を具備しｎ分割することにより、スナバエネルギ回
生モ―ド時に、スナバエネルギ回路を含むＤＣ／ＤＣコ
ンバ―タ３１Ｓの定格電圧を全体の１／ｎ即ち、低耐圧
することができる。
【００２４】
【発明の効果】以上説明のように、本発明によれば、ス
ナバ回路のコンデンサのエネルギを再利用することによ
り、装置の損失を低減できる。又、高耐圧の絶縁トラン
スを省くことができ、更に発熱部分が減少するので装置
を小形化できる。更に又、スナバエネルギを充電する時
は少くとも２個のコンデンサを直列接続し、放電すると
きは少くとも２個のコンデンサを並列接続して行うよう
にしているので、スナバエネルギ回生回路に用いられる
トランジスタは定格耐圧の低いトランジスタを適用出来
るなどの優れた効果を得ることができる。
ナバ回路のコンデンサのエネルギを再利用することによ
り、装置の損失を低減できる。又、高耐圧の絶縁トラン
スを省くことができ、更に発熱部分が減少するので装置
を小形化できる。更に又、スナバエネルギを充電する時
は少くとも２個のコンデンサを直列接続し、放電すると
きは少くとも２個のコンデンサを並列接続して行うよう
にしているので、スナバエネルギ回生回路に用いられる
トランジスタは定格耐圧の低いトランジスタを適用出来
るなどの優れた効果を得ることができる。
【図１】本発明の一実施例を示すブロック図。
【図２】図１の具体的一例を示す回路構成図。
【図３】本発明の動作を説明するためのタイムチャ―
ト。
ト。
【図４】従来回路の動作を説明するための等価回路図。
【図５】本発明の動作時の等価回路図。
【図６】本発明の他の実施例を示すブロック図。
【図７】従来のゲ―ト電力供給回路を示すブロック図。
３１ …ＧＴＯ ３１Ａ …オンゲ―ト回路 ３１Ｂ …負バイアス回路 ３１Ｃ …スナバコンデン
サ ３１Ｄ …フィ―ドバック
ダイオ―ド ３１Ｅ， …スナバダイオ―
ド ３１Ｆ …放電用ダイオ―
ド ３１Ｇ …ゲ―ト回路 ３１Ｓ …ＤＣ／ＤＣコン
バ―タ ４１Ｌ，４２Ｌ …ライトガイド ５０ …放電用ダイオ―
ド ６２ …放電阻止用ダイ
オ―ド ５１ …リアクトル ５２ …スナバダイオ―
ド ６０ …コンデンサ ５４ …トランジスタ ５５〜５７ …ダイオ―ド ５８，５９，６４ …抵抗 ６１ …ＤＣ／ＤＣコン
バ―タ ３１C(1), ３１C(2), …３１C(n) …スナバコンデン
サ ３１F(1), ３１F(2), …３１F(n-1) …放電用ダイオ―
ド ５０(1),５０(2),…５０(n-1) …放電用ダイオ―
ド ６２(1),６２(2),…６２(n-1) …放電阻止用ダイ
オ―ド
サ ３１Ｄ …フィ―ドバック
ダイオ―ド ３１Ｅ， …スナバダイオ―
ド ３１Ｆ …放電用ダイオ―
ド ３１Ｇ …ゲ―ト回路 ３１Ｓ …ＤＣ／ＤＣコン
バ―タ ４１Ｌ，４２Ｌ …ライトガイド ５０ …放電用ダイオ―
ド ６２ …放電阻止用ダイ
オ―ド ５１ …リアクトル ５２ …スナバダイオ―
ド ６０ …コンデンサ ５４ …トランジスタ ５５〜５７ …ダイオ―ド ５８，５９，６４ …抵抗 ６１ …ＤＣ／ＤＣコン
バ―タ ３１C(1), ３１C(2), …３１C(n) …スナバコンデン
サ ３１F(1), ３１F(2), …３１F(n-1) …放電用ダイオ―
ド ５０(1),５０(2),…５０(n-1) …放電用ダイオ―
ド ６２(1),６２(2),…６２(n-1) …放電阻止用ダイ
オ―ド
Claims (3)
- 【請求項１】 アノ―ドが第１のスナバコンンサを介
して自己消弧形素子のアノ―ドに接続され、カソ―ドが
第２のスナバコンデンサとスナバダイオ―ドの直列回路
を介して前記自己消弧形素子のカソ―ドに接続される放
電阻止用ダイオ―ドと、アノ―ドが前記スナバダイオ―
ドのアノ―ドに接続されカソ―ドが前記放電阻止用ダイ
オのアノ―ドに接続される第１の放電用ダイオ―ドと、
アノ―ドが前記放電阻止用ダイオ―ドのカソ―ドに接続
されカソ―ドが前記自己消弧形素子のアノ―ドに接続さ
れる第２の放電用ダイオ―ドと、前記スナバダイオ―ド
に並列接続され前記第１及び第２のスナバコンデンサの
放電エネルギを前記自己消弧形素子のゲ―ト電力として
供給する回路を具備したゲ―ト電力供給回路。 - 【請求項２】 アノ―ドが第１のスナバコンンサを介
して自己消弧形素子のアノ―ドに接続される第１の放電
阻止用ダイオ―ドと、カソ―ドが第２のスナバコンデン
サとスナバダイオ―ドの直列回路を介して前記自己消弧
形素子のカソ―ドに接続される第２の放電阻止用ダイオ
―ドと、前記第１の放電阻止用ダイオ―ドのカソ―ドと
前記第２の放電阻止用ダイオ―ドのアノ―ド間に接続さ
れる第３のスナバコンデンサと、アノ―ドが前記スナバ
ダイオ―ドのアノ―ドに接続されカソ―ドが前記第１の
放電阻止用ダイオのアノ―ドに接続される第１の放電用
ダイオ―ドと、アノ―ドが前記第２の放電阻止用ダイオ
―ドのカソ―ドに接続されカソ―ドが前記自己消弧形素
子のアノ―ドに接続される第２の放電用ダイオ―ドと、
前記第３のスナバコンデンサを挟んで前記自己消弧形素
子に逆並列接続される１対の第３の放電用ダイオ―ド
と、前記スナバダイオ―ドに並列接続され前記第１、第
２、第３のスナバコンデンサの放電エネルギを前記自己
消弧形素子のゲ―ト電力とし供給する回路を具備したゲ
―ト電力供給回路。 - 【請求項３】 前記第３のスナバコンデンサを挟んで
前記自己消弧形素子に逆並列接続される１対の第３の放
電用ダイオ―ドから成る直列回路を２回路以上設け且つ
各回路間にそれぞれ放電阻止用ダイオを設けたことを特
徴とする請求項２に記載のゲ―ト電力供給回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP709893A JPH06217523A (ja) | 1993-01-20 | 1993-01-20 | ゲート電力供給回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP709893A JPH06217523A (ja) | 1993-01-20 | 1993-01-20 | ゲート電力供給回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06217523A true JPH06217523A (ja) | 1994-08-05 |
Family
ID=11656609
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP709893A Pending JPH06217523A (ja) | 1993-01-20 | 1993-01-20 | ゲート電力供給回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06217523A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2724784A1 (fr) * | 1994-09-15 | 1996-03-22 | Electricite De France | Circuit electrique commutable incorporant au moins un thyristor gto et procede pour en commander la commutation |
-
1993
- 1993-01-20 JP JP709893A patent/JPH06217523A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2724784A1 (fr) * | 1994-09-15 | 1996-03-22 | Electricite De France | Circuit electrique commutable incorporant au moins un thyristor gto et procede pour en commander la commutation |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5576943A (en) | Soft switched three phase inverter with staggered resonant recovery system | |
| JPH09322547A (ja) | マルチレベルインバータ | |
| JP3325030B2 (ja) | ３レベルインバータ装置 | |
| US5841647A (en) | Power conversion system | |
| JPH05344708A (ja) | 電力変換器 | |
| US4570212A (en) | Silicon controlled rectifier polyphase bridge inverter commutated with gate-turn-off thyristor | |
| JPH06217523A (ja) | ゲート電力供給回路 | |
| JP2790600B2 (ja) | 電力変換装置 | |
| JPH0731158A (ja) | 電力変換装置のスナバエネルギー回収回路 | |
| JPH07337022A (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JP2528811B2 (ja) | 電力変換装置 | |
| KR970024485A (ko) | 멀티레벨(Multi-Level) 전력변환 시스템용 스너버회로 | |
| JPH1094249A (ja) | チョッパ回路 | |
| JPH06209580A (ja) | 電力変換装置のスナバエネルギー回収回路 | |
| JP3259345B2 (ja) | 半導体電力変換装置におけるスナバ回路 | |
| JP2555621B2 (ja) | インバ−タのエネルギ−回収回路 | |
| JPH0667176B2 (ja) | ゲートターンオフサイリスタ装置 | |
| JP3172664B2 (ja) | 電力変換装置 | |
| SU904153A1 (ru) | Автономный инвертор напр жени | |
| RU1777220C (ru) | Автономный инвертор тока | |
| SU1408512A1 (ru) | Транзисторный инвертор | |
| JP3122317B2 (ja) | スナバエネルギ回生装置 | |
| JPS62217864A (ja) | インバ−タのスナバ回路 | |
| JPH0526431B2 (ja) | ||
| Saadate et al. | Design of a high-voltage GTO chopper for traction drive |